KR102085096B1 - 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법 - Google Patents

불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법 Download PDF

Info

Publication number
KR102085096B1
KR102085096B1 KR1020130090269A KR20130090269A KR102085096B1 KR 102085096 B1 KR102085096 B1 KR 102085096B1 KR 1020130090269 A KR1020130090269 A KR 1020130090269A KR 20130090269 A KR20130090269 A KR 20130090269A KR 102085096 B1 KR102085096 B1 KR 102085096B1
Authority
KR
South Korea
Prior art keywords
word line
unselected
select
read
nonvolatile memory
Prior art date
Application number
KR1020130090269A
Other languages
English (en)
Other versions
KR20150014702A (ko
Inventor
박해석
김보창
김형석
송기환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130090269A priority Critical patent/KR102085096B1/ko
Priority to US14/328,913 priority patent/US9190163B2/en
Publication of KR20150014702A publication Critical patent/KR20150014702A/ko
Application granted granted Critical
Publication of KR102085096B1 publication Critical patent/KR102085096B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 실시 예에 따른 복수의 페이지들을 포함하는 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법은 외부 장치로부터 읽기 요청 및 논리적 어드레스를 수신하는 단계; 상기 수신된 논리적 어드레스와 대응되는 선택 워드 라인의 상위 비선택 워드 라인의 프로그램 상태를 판별하는 단계; 및 상기 읽기 요청에 응답하여 상기 선택 워드 라인에 연결된 선택 페이지의 읽기 동작시, 상기 판별 결과에 따라 상태 정보, 읽기 커맨드 및 상기 논리적 어드레스와 대응되는 물리적 어드레스를 상기 불휘발성 메모리 장치로 전송하는 단계를 포함하고, 상기 상태 정보는 상기 상위 비선택 워드 라인에 인가되는 제 1 비선택 읽기 전압의 레벨을 제어하기 위한 정보이다.

Description

불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법{OPERATING METHOD FOR NONVOLATILE MEMORY DEVICE AND OPERATING METHOD FOR MEMORY CONTROLLER CONTROLLING NONVOLATILE MEMORY DEVICE}
본 발명은 반도체 메모리 장치에 관한 것으로 더욱 상세하게는 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 관한 것이다.
반도체 메모리 장치(semiconductor memory device)는 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비화 갈륨(GaAs, gallium arsenide), 인화 인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억 장치이다. 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile Memory Device) 및 불휘발성 메모리 장치(Nonvolatile Memory Device)로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리 장치, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다.
최근에는 반도체 집적 기술이 향상됨에 따라 플래시 메모리 장치가 소형화되고 있다. 이에 따라 워드 라인들 사이의 간격이 좁아지면서 워드 라인들 사이의 커플링으로 인한 오동작이 발생된다. 이를 극복하기 위하여, 선택 워드 라인과 인접한 워드 라인들에 비선택 읽기 전압보다 소정의 레벨만큼 높은 전압을 인가하여 선택 워드 라인과 연결됨 메모리 셀들의 프로그램 상태를 독출하는 읽기 방법이 사용되고 있다.
그러나, 인접한 워드 라인에 높은 전압이 인가되기 때문에 플래시 메모리 장치가 동일한 페이지를 반복적으로 리드할 경우, 인접한 워드 라인과 연결된 메모리 셀들의 열화가 발생한다. 플래시 메모리 장치의 프로그램 동작시 열화된 메모리 셀들은 프로그램 페일될 수 있기 때문에 플래시 메모리 장치의 신뢰성이 저하될 수 있다.
본 발명의 목적은 불휘발성 메모리 장치에서 반복적인 리드 스트레스로 인한 메모리 셀의 열화를 방지할 수 있는 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 복수의 페이지들을 포함하는 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법은 외부 장치로부터 읽기 요청 및 논리적 어드레스를 수신하는 단계; 상기 수신된 논리적 어드레스와 대응되는 선택 워드 라인의 상위 비선택 워드 라인의 프로그램 상태를 판별하는 단계; 및 상기 읽기 요청에 응답하여 상기 선택 워드 라인에 연결된 선택 페이지의 읽기 동작시, 상기 판별 결과에 따라 상태 정보, 읽기 커맨드 및 상기 논리적 어드레스와 대응되는 물리적 어드레스를 상기 불휘발성 메모리 장치로 전송하는 단계를 포함하고, 상기 불휘발성 메모리 장치는 상기 상태 정보를 기반으로 상기 상위 비선택 워드 라인에 인가되는 제 1 비선택 읽기 전압의 레벨을 제어한다.
실시 예로서, 상기 상위 비선택 워드 라인은 선택 워드 라인과 인접한 워드 라인들 중 스트링 선택 라인 쪽에 위치한 워드 라인이고, 상기 선택 워드 라인은 상기 수신된 논리적 어드레스와 대응되는 선택 페이지와 연결된 워드 라인이다.
실시 예로서, 상기 불휘발성 메모리 장치는 상기 상위 비선택 워드 라인에 상기 제 1 비선택 읽기 전압을 인가하고, 상기 선택 워드 라인과 인접한 하위 비선택 워드 라인에 제 2 비선택 읽기 전압을 인가하고, 상기 상위 비선택 워드 라인 및 상기 하위 비선택 워드 라인을 제외한 나머지 비선택 워드 라인들에 제 3 비선택 읽기 전압을 인가하고, 상기 선택 워드 라인에 복수의 선택 읽기 전압들을 순차적으로 인가하여 읽기 동작을 수행하고, 상기 제 1 비선택 읽기 전압은 상기 제 3 비선택 읽기 전압보다 높거나 같고, 상기 제 2 비선택 읽기 전압보다 낮은 레벨이다.
실시 예로서, 상기 불휘발성 메모리 장치는 상기 상위 비선택 워드 라인에 상기 제 1 비선택 읽기 전압을 인가하고, 상기 선택 워드 라인과 인접한 하위 비선택 워드 라인에 제 2 비선택 읽기 전압을 인가하고, 상기 상위 비선택 워드 라인 및 상기 하위 비선택 워드 라인을 제외한 나머지 비선택 워드 라인들 중 스트링 선택 라인 쪽에 위치한 워드 라인들에 상기 제 1 비선택 읽기 전압을 인가하고, 상기 상위 비선택 워드 라인 및 상기 하위 비선택 워드 라인을 제외한 나머지 비선택 워드 라인들 중 접지 선택 라인 쪽에 위치한 워드 라인들에 제 3 비선택 읽기 전압을 인가하고, 상기 선택 워드 라인에 복수의 선택 읽기 전압들을 순차적으로 인가하여 읽기 동작을 수행하고, 상기 제 3 비선택 읽기 전압은 상기 제 1 비선택 읽기 전압보다 높고, 상기 제 2 비선택 읽기 전압보다 낮은 레벨이다.
실시 예로서, 상기 제 1 비선택 읽기 전압은 상기 복수의 선택 읽기 전압들 중 적어도 하나보다 낮은 레벨이다.
실시 예로서, 상기 수신된 논리적 어드레스와 대응되는 선택 워드 라인의 상위 비선택 워드 라인의 프로그램 상태를 판별하는 단계는, 상기 수신된 논리적 어드레스 및 상기 불휘발성 메모리 장치의 물리적 어드레스 간 매핑 정보를 기반으로 상기 수신된 논리적 어드레스와 대응되는 선택 페이지가 마지막 프로그램된 페이지인지 판별하는 단계를 포함한다.
실시 예로서, 상기 수신된 논리적 어드레스와 대응되는 선택 워드 라인의 상위 비선택 워드 라인의 프로그램 상태를 판별하는 단계는, 상기 선택 페이지가 마지막 프로그램된 페이지인지 판별된 결과에 따라 상기 선택 페이지가 마지막 프로그램된 페이지로 판별된 경우, 상기 상위 비선택 워드 라인의 상태를 소거 상태인 것으로 판별하는 단계를 더 포함한다.
실시 예로서, 상기 매핑 정보는 상기 메모리 컨트롤러에 의해 구동되는 플래시 변환 계층에 포함된다.
본 발명의 다른 실시 예에 따른 복수의 페이지들 및 상기 복수의 페이지들 중 마지막 프로그램된 페이지 정보가 저장된 저장 회로를 포함하는 불휘발성 메모리 장치의 동작 방법은 메모리 컨트롤러로부터 읽기 커맨드 및 물리적 어드레스를 수신하는 단계; 상기 수신된 물리적 어드레스 및 상기 저장 회로에 저장된 마지막 프로그램된 페이지 정보를 비교하여 상기 수신된 물리적 어드레스 대응되는 선택 페이지와 연결된 선택 워드 라인의 상위 비선택 워드 라인의 상태를 판별하는 단계; 및 상기 읽기 커맨드에 응답하여 상기 판별 결과를 기반으로 상기 상위 비선택 워드 라인에 제 1 비선택 읽기 전압을 인가하고, 상기 선택 워드 라인에 복수의 선택 읽기 전압을 순차적으로 인가하는 단계를 포함하고, 상기 제 1 비선택 읽기 전압은 상기 선택 워드 라인의 하위 인접 비선택 워드 라인에 인가되는 제 2 비선택 읽기 전압보다 낮고, 상기 상위 및 하위 인접 비선택 워드 라인들을 제외한 나머지 비선택 워드 라인들에 인가되는 제 3 비선택 읽기 전압보다 높거나 같은 레벨이다.
실시 예로서, 상기 수신된 물리적 어드레스및 상기 저장 회로에 저장된 마지막 프로그램된 페이지 정보를 비교하여 상기 수신된 물리적 어드레스 대응되는 선택 페이지의 상위 페이지의 상태를 판별하는 단계는, 상기 수신된 물리적 어드레스 상기 저장 회로에 저장된 정보에 포함된 경우, 상기 상위 페이지의 상태를 소거 상태인 것으로 판별하고, 상기 수신된 물물리적 어드레스 상기 저장 회로에 저장된 정보에 포함되지 않은 경우, 상기 상위 페이지의 상태를 프로그램 상태인 것으로 판별하는 단계를 포함한다.
본 발명에 따르면, 선택된 워드 라인과 인접한 상위 비선택 워드 라인의 프로그램 상태를 판별하고, 판별 결과를 기반으로 상위 비선택 워드 라인의 전압을 조절할 수 있다. 따라서, 반복적인 읽기 동작으로 인한 리드 디스터번스를 감소시킬 수 있으므로 향상된 신뢰성을 갖는 불휘발성 메모리 장치 및 그것의 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 시스템을 보여주는 블록도이다.
도 2는 도 1에 도시된 불휘발성 메모리 시스템의 소프트웨어 계층을 보여주는 블록도이다.
도 3은 도 1에 도시된 불휘발성 메모리 장치를 상세하게 보여주는 블록도이다.
도 4는 도 3에 도시된 메모리 셀 어레이를 상세하게 보여주는 회로도이다.
도 5는 도 1에 도시된 메모리 컨트롤러의 동작을 보여주는 순서도이다.
도 6 내지 도 1에 도시된 불휘발성 메모리 장치의 동작을 설명하기 위한 도면들이다.
도 9 및 도 10은 본 발명의 다른 실시 예에 따른 불휘발성 메모리 장치의 동작을 설명하기 위한 도면들이다.
도 11은 본 발명의 또 다른 실시 예에 따른 메모리 셀의 문턱 전압 산포를 보여주는 도면이다.
도 12는 본 발명의 또 다른 실시 예에 따른 불휘발성 메모리 시스템을 보여주는 블록도이다.
도 13은 도 12에 도시된 불휘발성 메모리 장치의 동작을 보여주는 순서도이다.
도 14는 본 발명에 따른 불휘발성 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD)를 예시적으로 보여주는 블록도이다.
도 15는 본 발명에 따른 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다.
도 16 및 도 17은 도 15에 도시된 메모리 블록의 3차원 구조를 예시적으로 보여주는 사시도이다.
이하에서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세하게 설명하기 위하여 본 발명의 실시 예들을 첨부된 도면들을 참조하여 설명하기로 한다.
본 발명의 실시 예에 따른 메모리 컨트롤러는 선택된 페이지와 연결된 선택 워드 라인의 상위 비선택 워드 라인 상태를 판별하고, 판별 결과를 기반으로 상위 비선택 워드 라인에 공급되는 비선택 읽기 전압의 레벨을 감소시킬 수 있다. 이로 인하여, 리드 디스터번스를 감소시킬 수 있으므로, 향상된 신뢰성을 갖는 불휘발성 메모리 장치 및 그것의 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 시스템을 보여주는 블록도이다. 도 1을 참조하면, 불휘발성 메모리 시스템(100)은 메모리 컨트롤러(110) 및 불휘발성 메모리 장치(120)를 포함한다.
메모리 컨트롤러(110)는 외부 장치(예를 들어, 호스트, AP 등)로부터 읽기 요청(RQ_read), 논리적 어드레스(ADDR_log)를 수신하고, 수신된 읽기 요청(RQ_read) 및 논리적 어드레스(ADDR_log)를 기반으로 불휘발성 메모리 장치(120)를 제어한다. 메모리 컨트롤러(110)는 플래시 변환 계층(111, FTL; Flash Translation Layer, 이하에서 'FTL'이라 한다.)을 포함한다. FTL(111)은 불휘발성 메모리 장치(120)가 효율적으로 사용되도록 외부 장치 및 불휘발성 메모리 장치(120) 간 인터페이스를 제공할 수 있다. 예시적으로, FTL(111)은 외부 장치로부터 수신된 논리적 어드레스(ADDR_log) 및 불휘발성 메모리 장치(120)의 물리적 어드레스(ADDR_phy)의 매핑 관계를 관리할 수 있다.
불휘발성 메모리 장치(120)는 메모리 컨트롤러(110)의 제어에 따라 동작한다. 예를 들어, 불휘발성 메모리 장치(120)는 메모리 컨트롤러(110)로부터 읽기 커맨드(CMD) 및 물리적 어드레스(ADDR_phy)를 수신할 수 있다. 불휘발성 메모리 장치(120)는 수신된 읽기 커맨드(CMD) 및 물리적 어드레스(ADDR_phy)를 기반으로 읽기 동작을 수행할 수 있다. 예시적으로, 불휘발성 메모리 장치(120)는 복수의 메모리 블록들을 포함한다. 복수의 메모리 블록들은 복수의 페이지들을 포함한다. 불휘발성 메모리 장치(120)는 페이지 단위로 읽기 및 쓰기 동작을 수행할 수 있다. 불휘발성 메모리 장치(120)는 도 3을 참조하여 더욱 상세하게 설명된다.
본 발명의 실시 예에 따른 메모리 컨트롤러(110)는 외부 장치로부터 수신된 논리적 어드레스(ADDR_log) 및 FTL(111)을 기반으로 외부 장치로부터 수신된 논리적 어드레스(ADDR_log)에 대응되는 페이지와 연결된 선택 워드 라인의 상위 비선택 워드 라인 상태를 판별할 수 있다. 간결한 설명을 위하여, 선택 워드 라인은 외부 장치로부터 수신된 논리적 어드레스(ADDR_log)와 대응되는 페이지와 연결된 워드 라인을 가리키고, 상위 비선택 워드 라인은 선택 워드 라인과 인접한 워드 라인들 중 스트링 선택 라인 쪽에 위치한 워드 라인이며, 하위 워드 라인은 선택 워드 라인과 인접한 워드 라인들 중 접지 선택 라인 쪽에 위치한 워드 라인인 것으로 가정한다. 선택 워드 라인, 상위 비선택 워드 라인 및 하위 워드 라인은 도 4를 참조하여 더욱 상세하게 설명하기로 한다.
메모리 컨트롤러(110)는 판별결과를 기반으로 상태 정보(STA)를 불휘발성 메모리 장치(120)로 전송한다. 예를 들어, FTL(111)은 외부 장치로부터 수신된 논리적 어드레스 및 불휘발성 메모리 장치(120)의 물리적 어드레스 간 매핑 정보를 포함한다. 메모리 컨트롤러(110)는 FTL(111)에 포함된 매핑 정보를 참조하여, 외부 장치로부터 수신된 논리적 어드레스(ADDR_log)와 대응되는 선택 워드 라인이 마지막 프로그램된 페이지와 연결된 워드 라인인 경우, 메모리 컨트롤러(110)는 수신된 논리적 어드레스(ADDR_log)와 대응되는 워드 라인의 상위 비선택 워드 라인과 연결된 페이지가 소거 상태인 것으로 판별한다. 상위 비선택 워드 라인과 연결된 페이지가 소거 상태인 것으로 판별된 경우, 메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)로 상태 정보(STA)를 전송한다. 예시적으로, 상태 정보(STA)는 상위 비선택 워드 라인으로 인가되는 비선택 읽기 전압의 레벨을 제어하기 위한 정보이다.
불휘발성 메모리 장치(120)는 상태 정보(STA)에 응답하여, 상위 비선택 워드 라인으로 인가되는 비선택 읽기 전압 레벨을 조절할 수 있다. 상위 비선택 워드 라인의 비선택 읽기 전압 조절 방법은 이하의 도면들을 참조하여 더욱 상세하게 설명된다.
도 2는 도 1에 도시된 불휘발성 메모리 시스템의 소프트웨어 계층을 보여주는 도면이다. 도 1 및 도 2를 참조하면, 불휘발성 메모리 시스템(100)의 소프트웨어 계층은 응용(101, Application), 파일 시스템(102, File system), FTL(111, Flash Translation Layer), 및 불휘발성 메모리 장치(120)를 포함한다.
응용(101, Application)은 외부 장치(예를 들어, 호스트 또는 AP 등)에서 구동되는 다양한 응용프로그램들을 가리킨다. 예를 들어, 응용(101)은 문서 편집기, 웹 브라우저, 영상 재생기, 게임 프로그램 등과 같은 다양한 컴퓨팅 프로그램들을 포함한다.
파일 시스템(102)은 파일 또는 데이터를 불휘발성 메모리 시스템(100)에 저장할 경우, 이를 조직화하는 역할을 수행한다. 예를 들어, 파일 시스템(102)은 읽기 요청에 따른 논리적 어드레스(ADDR_log)를 메모리 컨트롤러(120)로 제공할 수 있다. 파일 시스템(102)은 외부 장치의 운영 체제에 따라 다른 형태를 가질 수 있다. 예시적으로, 파일 시스템(102)은 FAT(File Allocation Table), FAT32, NTFS(NT File System), HFS(Hierarchical File System), JSF2(Journaled File System2), XFS, ODS-5(On-Disk Structure-5), UDF, ZFS, UFS(Unix File System), ext2, ext3, ext4, ReiserFS, Reiser4, ISO 9660, Gnome VFS, BFS, 또는 WinFS 등을 포함할 수 있다.
FTL(111)은 불휘발성 메모리 시스템(100)이 효율적으로 사용되도록 외부 장치 및 불휘발성 메모리 시스템(100) 간 인터페이스를 제공할 수 있다. FTL(111)은 파일 시스템(102)에 의해 생성된 논리적 어드레스(ADDR_log)를 수신하여, 불휘발성 메모리 장치(120)에서 사용 가능한 물리적 어드레스(ADDR_phy)로 변환하는 동작을 수행한다. FTL(111)은 이와 같은 어드레스 변환을 매핑 테이블을 통해 관리한다. 예시적으로, FTL(111)은 불휘발성 메모리 장치(120)에 포함된 복수의 메모리 블록들의 마지막 프로그램된 페이지 정보를 포함할 수 있다. 예시적으로, FTL(111)은 메모리 컨트롤러(110)에 포함되고, 메모리 컨트롤러(110)에 의해 구동될 수 있다.
예시적으로, 본 발명의 실시 예에 따른 메모리 컨트롤러(110)는 FTL(111)을 참조하여, 상위 비선택 워드 라인과 연결된 상위 페이지 상태를 판별할 것이다.
도 3은 도 1에 도시된 불휘발성 메모리 장치를 상세하게 보여주는 블록도이다. 도 3을 참조하면, 불휘발성 메모리 장치(120)는 메모리 셀 어레이(121), 제어 로직(122), 전압 발생기(123), 어드레스 디코더(124), 및 입출력 회로(125)를 포함한다.
메모리 셀 어레이(121)는 복수의 워드 라인들(WLs)을 통해 어드레스 디코더(124)와 연결되고, 복수의 비트 라인들(BLs)을 통해 쓰기 드라이버 및 감지 증폭기(125)와 연결된다. 메모리 셀 어레이(121)는 복수의 메모리 블록들을 포함한다. 복수의 메모리 블록들은 복수의 페이지들로 구성된다. 복수의 페이지들은 복수의 메모리 셀들을 포함한다.
제어 로직(122)은 메모리 컨트롤러(110)로부터 커맨드(CMD) 및 상태 정보(STA)를 수신한다. 제어 로직(122)은 수신된 커맨드(CMD) 및 상태 정보(STA)를 기반으로 전압 발생기(123), 어드레스 디코더(124), 및 입출력 회로(125)를 제어할 수 있다. 예를 들어, 메모리 컨트롤러(110)로부터 수신된 커맨드(CMD)가 읽기 커맨드(CMD)인 경우, 제어 로직(122)은 메모리 셀 어레이(121)에 저장된 데이터가 독출되도록 전압 발생기(123), 어드레스 디코더(124), 입출력 회로(125)를 제어할 수 있다. 예시적으로, 제어 로직(122)은 상태 정보(STA)에 응답하여, 비선택 워드 라인에 인가되는 비선택 읽기 전압을 제어할 수 있다. 비선택 읽기 전압의 제어 방법은 이하의 도면들을 참조하여 더욱 상세하게 설명된다.
전압 발생기(123)는 복수의 워드 라인들(WLs)에 인가되는 다양한 전압들을 생성할 수 있다. 예를 들어, 전압 발생기(123)는 메모리 셀 어레이(121)에 포함된 복수의 메모리 셀들의 상태를 판별하기 위한 복수의 선택 읽기 전압들 및 복수의 비선택 읽기 전압들을 생성할 수 있다.
어드레스 디코더(124)는 메모리 컨트롤러(110)로부터 어드레스(ADDR)를 수신할 수 있다. 어드레스 디코더(124)는 스트링 선택 라인(SSL), 복수의 워드 라인들(WLs), 및 접지 선택 라인(GSL)을 통해 메모리 셀 어레이(121)와 연결된다. 어드레스 디코더(124)는 수신된 어드레스(ADDR)를 디코딩하여, 복수의 워드 라인들(WLs) 중 어느 하나를 선택할 수 있다. 예시적으로, 어드레스 디코더(124)는 제어 로직(122)의 제어에 따라, 선택 워드 라인에 복수의 선택 읽기 전압들을 순차적으로 인가하고, 비선택 워드 라인들에 복수의 비선택 읽기 전압들을 인가할 수 있다.
입출력 회로(125)는 복수의 비트 라인들(BLs)을 통해 메모리 셀 어레이(121)와 연결된다. 입출력 회로(125)는 복수의 비트 라인들(BLs)의 전압 변화를 감지하여 데이터를 출력하거나, 복수의 비트 라인들(BLs)의 전압을 조절하여 메모리 셀 어레이에 데이터를 기입할 수 있다.
본 발명의 실시 예에 따르면, 불휘발성 메모리 장치(120)는 메모리 컨트롤러(110)로부터 커맨드(CMD), 어드레스(ADDR), 및 상태 정보(STA)를 수신하고, 읽기 동작을 수행한다. 이 때, 불휘발성 메모리 장치(120)는 상태 정보(STA)에 응답하여, 수신된 어드레스(ADDR)에 대응되는 선택 워드 라인의 상위 비선택 워드 라인에 공급되는 비선택 읽기 전압의 레벨을 조절할 수 있다. 예시적으로, 불휘발성 메모리 장치(120)는 상위 비선택 워드 라인에 공급되는 비선택 읽기 전압의 레벨을 하위 비선택 워드 라인에 공급되는 비선택 읽기 전압의 레벨보다 소정의 레벨만큼 낮출 것이다. 따라서, 상위 비선택 워드 라인과 연결된 메모리 셀의 열화가 감소되므로, 향상된 신뢰성을 갖는 불휘발성 메모리 장치가 제공된다.
도 4는 도 3에 도시된 메모리 셀 어레이를 상세하게 보여주는 회로도이다. 간결한 설명을 위하여, 메모리 셀 어레이(121)에 포함된 복수의 메모리 블록들 중 하나의 메모리 블록이 도시된다.
도 1 및 도 3을 참조하면, 메모리 셀 어레이(121)는 복수의 스트링들(STR)을 포함한다. 복수의 스트링들(STR) 각각은 스트링 선택 트랜지스터(SST), 접지 선택 트랜지스터(GST), 및 복수의 메모리 셀들(MC1~MCn)을 포함한다. 복수의 메모리 셀들(MC1~MCn)은 스트린 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 직렬 연결된다.
스트링 선택 트랜지스터들(SST) 각각의 일단은 비트 라인들(BLs)과 연결된다. 스트링 선택 트랜지스터들(SST)의 게이트들은 스트링 선택 라인(SSL)과 연결된다. 접지 선택 트랜지스터들(GST)의 일단들은 공통 소스 라인(CSL)과 연결된다. 접지 선택 트랜지스터들(GST)의 게이트들은 접지 선택 라인(GSL)과 연결된다. 복수의 메모리 셀들(MC1~MCn)의 게이트들은 복수의 워드 라인들(WL~WLn)과 연결된다.
불휘발성 메모리 장치(120)의 읽기 동작시에 선택 워드 라인에 복수의 선택 읽기 전압들이 순차적으로 인가되고, 비선택 워드 라인들에 복수의 비선택 읽기 전압들이 인가된다. 본 발명의 실시 예에 따른 불휘발성 메모리 장치(120)가 마지막 프로그램된 페이지를 읽는 경우, 선택 워드 라인과 인접한 하위 워드 라인에 제 3 비선택 읽기 전압이 인가되고, 선택 워드 라인과 인접한 상위 비선택 워드 라인에 제 1 비선택 읽기 전압이 인가되고, 나머지 비선택 워드 라인에 제 2 비선택 읽기 전압이 인가된다. 제 2 비선택 읽기 전압은 제 1 비선택 읽기 전압보다 높고, 제 3 비선택 읽기 전압보다 낮다. 예시적으로, 제 4 워드 라인(WL4)과 연결된 페이지가 선택된 페이지인 경우, 상위 페이지는 제 5 워드 라인(WL5)과 연결된 페이지이다. 즉, 상위 페이지는 선택된 페이지와 인접한 페이지들 중 스트링 선택 라인(SSL) 쪽에 위치한 페이지를 가리킨다.
본 발명의 실시 예에 따르면, 마지막 프로그램된 페이지의 상위 페이지는 소거 상태일 것이다. 즉, 마지막 프로그램된 페이지의 읽기 동작을 수행하는 경우, 상위 페이지에 인가되는 비선택 읽기 전압을 소정의 레벨만큼 낮춤으로써 상위 페이지에 포함된 메모리 셀들의 열화를 감소시킬 수 있다. 따라서, 향상된 신뢰성을 갖는 불휘발성 메모리 시스템에 제공된다.
도 5는 도 1에 도시된 메모리 컨트롤러의 동작 방법을 보여주는 순서도이다. 도 1 및 도 5를 참조하면, S110 단계에서, 메모리 컨트롤러(110)는 외부 장치로부터 읽기 요청(RQ_read) 및 논리적 어드레스(ADDR_log)를 수신한다. 예시적으로, 논리적 어드레스(ADDR_log)는 외부 장치의 파일 시스템으로부터 생성된 어드레스일 수 있다.
S120 단계에서, 메모리 컨트롤러(110)는 FTL(111)을 기반으로 수신된 논리적 어드레스(ADDR_log)와 대응되는 상위 비선택 워드 라인의 상태를 판별한다. 예를 들어, 도 1 및 도 2를 참조하여 설명된 바와 같이 FTL(111)은 외부 장치로부터 수신된 논리적 어드레스(ADDR_log)와 불휘발성 메모리 장치(120)의 물리적 어드레스(ADDR_phy)의 매핑 정보를 포함한다. 예시적으로, FTL(111)은 불휘발성 메모리 장치(120)에 포함된 복수의 메모리 블록들의 마지막 프로그램된 페이지의 물리적 어드레스 정보를 포함할 수 있다.
메모리 컨트롤러(110)는 수신된 논리적 어드레스(ADDR_log) 및 FLT(111)의 매핑 정보 및 마지막 프로그램된 페이지 정보를 비교하여 수신된 논리적 어드레스(ADDR_log)와 대응되는 페이지의 프로그램 상태를 판별할 것이다. 이 때, 수신된 논리적 어드레스(ADDR_log)와 대응되는 페이지의 물리적 어드레스와 마지막 프로그램된 페이지의 물리적 어드레스 정보가 일치하는 경우, 메모리 컨트롤러(110)는 상위 비선택 워드 라인의 상태가 소거 상태인 것으로 판단한다. 이와 반대로, 수신된 논리적 어드레스(ADDR_log)와 대응되는 페이지의 물리적 어드레스와 마지막 프로그램된 페이지의 물리적 어드레스 정보가 서로 다른 경우, 메모리 컨트롤러(110)는 상위 비선택 워드 라인의 상태가 소거 상태가 아닌 것으로 판단한다. 예시적으로, 상위 비선택 워드 라인은 수신된 논리적 어드레스와 대응되는 선택 워드 라인과 인접한 비선택 워드 라인들 중 스트링 선택 라인(SSL, 도 4 참조) 쪽에 위치한 워드 라인이다.
S130 단계에서, 메모리 컨트롤러(110)는 S120 단계의 판별 결과를 기반으로 읽기 커맨드(CMD), 물리적 어드레스(ADDR_phy), 및 상태 정보(STA)를 불휘발성 메모리 장치(120)로 전송한다. 예를 들어, 메모리 컨트롤러(110)는 수신된 읽기 요청(RQ_read)에 응답하여 불휘발성 메모리 장치(120)가 선택 페이지의 읽기 동작을 수행하도록 제어할 수 있다. 이 때, 메모리 컨트롤러(110)는 읽기 커맨드(CMD), 물리적 어드레스(ADDR_phy), 및 상태 정보(STA)를 불휘발성 메모리 장치(120)로 전송한다.예시적으로, 상태 정보(STA)는 상위 비선택 워드 라인으로 인가되는 비선택 읽기 전압을 제어하기 위한 정보를 포함한다.
예시적으로, 불휘발성 메모리 장치(120)는 메모리 컨트롤러(110)로부터 수신된 읽기 커맨드(CMD), 물리적 어드레스(ADDR_phy), 및 상태 정보(STA)에 응답하여, 물리적 어드레스(ADDR_phy)와 대응되는 선택 페이지의 데이터를 독출할 것이다. 이하에서, 도 6 내지 도 8을 참조하여, 불휘발성 메모리 장치(120)의 읽기 동작 방법이 상세하게 설명된다.
도 6 내지 도 8은 도 5에 도시된 불휘발성 메모리 장치의 동작을 상세하게 설명하기 위한 도면들이다. 예시적으로, 불휘발성 메모리 장치(120)는 메모리 컨트롤러(110)로부터 읽기 커맨드(CMD), 물리적 어드레스(ADDR_phy), 및 상태 정보(STA)를 수신하고, 수신된 신호들에 응답하여 동작할 것이다. 예시적으로, 도 6은 메모리 셀 어레이(121)에 포함된 복수의 메모리 셀들의 문턱 전압 산포를 보여주는 도면이다. 도 7 및 도 8은 메모리 셀 어레이(121)의 프로그램 상태 및 읽기 전압 인가 방법을 설명하기 위한 도면이다.
먼저, 도 6을 참조하면, 메모리 셀 어레이(121)에 포함된 복수의 메모리 셀들은 멀티-레벨 메모리 셀(MLC; Multi-Level Cell)로 제공될 수 있다. 복수의 메모리 셀들은 적어도 2 비트 이상의 데이터를 저장할 수 있다. 간결한 설명을 위하여, 복수의 메모리 셀들은 2-비트의 데이터를 저장하는 MLC인 것으로 가정한다.
복수의 메모리 셀들은 소거 상태(E) 및 제 1 내지 제 3 프로그램 상태(P1~P3) 중 어느 하나의 상태를 가질 수 있다. 제 1 프로그램 상태(P1)를 갖는 메모리 셀들의 문턱 전압은 소거 상태(E)를 갖는 메모리 셀들의 문턱 전압보다 높다. 제 2 프로그램 상태(P2)를 갖는 메모리 셀들의 문턱 전압은 제 1 프로그램 상태(P1)를 갖는 메모리 셀들의 문턱 전압보다 높다. 제 3 프로그램 상태(P3)를 갖는 메모리 셀들의 문턱 전압은 제 2 프로그램 상태(P2)를 갖는 메모리 셀들의 문턱 전압보다 높다.
선택된 워드 라인과 연결된 메모리 셀들의 프로그램 상태를 독출하기 위하여, 선택된 워드 라인에 제 1 내지 제 3 선택 읽기 전압들(Vrd1~Vrd3)이 순차적으로 인가되고, 비선택 워드 라인들에 제 1 내지 제 3 비선택 읽기 전압들(Vread1~Vread3)가 인가될 수 있다. 제 1 비선택 읽기 전압(Vread1)은 제 2 비선택 읽기 전압(Vread2)보다 높거나 같고, 제 3 비선택 읽기 전압(Vread3)보다 낮을 수 있다.(Vread2 ≤ Vread1 < Vread3) 예시적으로, 제 1 내지 제 3 선택 읽기 전압들(Vrd1~Vrd3)은 불휘발성 메모리 장치(120)의 프로그램 검증 읽기 전압으로 사용될 수 있다.
이하에서, 도 7 및 도 8을 참조하여 복수의 워드 라인들에 제 1 내지 제 3 선택 읽기 전압들(Vrd1~Vrd3) 및 제 1 내지 제 3 비선택 읽기 전압들(Vread1~Vread3)이 인가되는 방법이 설명된다.
도 7 및 도 8을 참조하면, 메모리 셀 어레이(121)는 제 1 내지 제 8 페이지들(Page1~Page8)을 포함한다. 제 1 내지 제 8 페이지들(Page1~Page8)은 페이지 오더링에 따라 순차적으로 프로그램될 수 있다. 간결한 설명을 위하여, 제 1 내지 제 4 페이지들(Page1~Page4)은 LSB 프로그램 및 MSB 프로그램이 완료된 상태이고, 제 5 페이지(Page5)는 LSB 프로그램이 완료된 상태이고, 제 6 내지 제 8 페이지들(Page6~Page8)은 소거 상태인 것으로 가정한다. 즉, 메모리 셀 어레이(121)의 마지막 프로그램된 페이지는 제 5 페이지(Page5)일 것이다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니며, 메모리 셀 어레이(121)는 복수의 메모리 블록들을 포함할 수 있고, 복수의 메모리 블록들은 복수의 페이지들을 포함할 수 있고, 복수의 페이지들은 하위 페이지부터 순차적으로 프로그램될 수 있다.
메모리 컨트롤러(110, 도 1 참조)는 제 5 페이지(Page5)와 대응되는 논리적 어드레스(ADDR_log) 및 읽기 요청(RQ_read)을 수신할 수 있다. 메모리 컨트롤러(110)는 도 5의 S120 단계를 참조하여 설명된 방법을 기반으로 수신된 논리적 어드레스(ADDR_log)와 대응되는 제 5 페이지(Page5)의 상위 페이지(Page6)의 프로그램 상태를 판별할 수 있다. 이 때, 제 5 페이지(Page5)는 마지막 프로그램된 페이지이다. 마지막 프로그램된 페이지의 물리적 어드레스 정보는 FTL(111)에 포함되어 있으므로, 메모리 컨트롤러(110)는 논리적 어드레스(ADDR_log)와 대응되는 제 5 페이지(Page5)의 상위 페이지(Page6)가 소거 상태(E)인 것으로 판단한다.
도 8에 도시된 바와 같이, 제 5 페이지(Page5)에 포함된 메모리 셀들의 데이터를 독출하기 위하여, 불휘발성 메모리 장치(120)는 제 5 페이지(Page5)와 연결된 선택 워드 라인에 제 1 내지 제 3 선택 읽기 전압들(Vrd1~Vrd3)을 순차적으로 인가하고, 제 5 페이지(Page5)의 상위 페이지(Page6)과 연결된 상위 비선택 워드 라인에 제 1 비선택 읽기 전압(Vread1)을 인가하고, 제 5 페이지(Page5)의 하위 페이지(Page4)와 연결된 상위 비선택 워드 라인에 제 3 비선택 읽기 전압(Vread3)을 인가하고, 나머지 워드 라인들에 제 2 비선택 읽기 전압(Vread2)을 인가할 것이다.
이 때, 마지막 프로그램된 페이지는 제 5 페이지(Page5)이므로, 제 6 페이지(Page6)는 소거 상태일 것이다. 즉, 제 6 페이지(Page6)와 연결된 워드 라인으로 공급되는 비선택 읽기 전압의 레벨이 소정의 레벨만큼 낮아지더라도 제 6 페이지(Page6)에 포함된 메모리 셀들은 온-셀(on-cell)이 되므로, 제 5 페이지(Page5)의 데이터가 독출될 수 있다. 또한, 제 6 페이지(Page6)와 연결된 워드 라인으로 공급되는 비선택 읽기 전압의 레벨이 소정의 레벨만큼 낮아지므로, 제 6 페이지(Page6)에 포함된 메모리 셀들의 열화가 감소되므로, 이 후 프로그램 동작에서 신뢰성이 보장된다. 따라서, 향상된 신뢰성을 갖는 불휘발성 메모리 시스템이 제공된다.
도 9 및 도 10은 본 발명의 다른 실시 예에 따른 불휘발성 메모리 시스템의 읽기 동작을 설명하기 위한 도면들이다. 도 9 및 도 10을 참조하면, 도 9에 도시된 제 1 비선택 읽기 전압(Vread1_1, Vread1_2, Vread1_3)은 도 6에 도시된 제 1 비선택 읽기 전압(Vread1)과 달리 제 2 비선택 읽기 전압(Vread2)보다 낮은 레벨을 갖는다. 예시적으로, 제 1 비선택 읽기 전압(Vread1_1, Vread1_2, Vread1_3)은 제 1 내지 제 3 프로그램 상태들(P1~P3)을 갖는 메모리 셀들의 문턱 전압보다 낮을 수 있다.
예시적으로, 선택 페이지(Page5)의 상위 페이지들(Page6~Page8, 예를 들어, 선택 페이지(page5)로부터 스트링 선택 라인(SSL) 쪽으로 위치한 페이지들)은 소거 상태이므로, 제 1 비선택 전압들(Vread1_1, Vread_1_2, Vread1_3)가 인가되더라도 상위 페이지들(Page6~Page8)의 메모리 셀들은 온-셀일 것이다. 다시 말해서, 불휘발성 메모리 장치(120)가 제 5 페이지(Page5)의 데이터를 독출하는 경우, 불휘발성 메모리 장치(120)는 제 1 내지 제 3 페이지들(Page1~Page3)와 연결된 비선택 워드 라인들에 제 2 비선택 읽기 전압(Vread2)을 인가하고, 제 6 내지 제 8 페이지들(Page6~Page8)과 연결된 비선택 워드 라인들에 제 1 비선택 읽기 전압(Vread1_1, Vread1_2, Vread1_3) 중 어느 하나를 인가하고, 제 5 페이지(Page5)와 연결된 선택 워드 라인에 제 1 내지 제 3 선택 읽기 전압들(Vrd1~Vrd3)을 순차적으로 인가한다.
상술된 본 발명의 다른 실시 예에 따르면, 선택 페이지의 상위 페이지들에 낮은 레벨의 비선택 읽기 전압을 인가함으로써, 상위 페이지들에 포함된 메모리 셀들의 열화를 감소시킬 수 있다. 따라서, 향상된 신뢰성을 갖는 불휘발성 메모리 시스템이 제공된다.
도 11은 본 발명의 또 다른 실시 예에 따른 복수의 메모리 셀들의 문턱 전압 산포를 보여주는 도면이다. 도 11을 참조하면, 메모리 셀 어레이(121)에 포함된 복수의 메모리 셀들은 3-비트의 멀티-레벨 셀(MLC)로 제공될 수 있다. 복수의 메모리 셀들은 소거 상태(E) 및 제 1 내지 제 7 프로그램 상태들(P1~P7) 중 어느 하나의 상태를 가질 수 있다.
불휘발성 메모리 장치(120)는 선택된 페이지의 데이터를 독출하기 위하여 선택된 페이지와 연결된 워드 라인에 제 1 내지 제 7 선택 읽기 전압들(Vrd1~Vrd7)을 순차적으로 인가하고, 비선택 워드 라인들에 제 1 내지 제 3 비선택 읽기 전압들(Vread1~Vread3)을 인가할 것이다. 이 때, 불휘발성 메모리 장치(120)는 메모리 컨트롤러(110)로부터 수신된 상태 정보(STA)에 응답하여 도 6 내지 도 7을 참조하여 설명된 방법을 기반으로 비선택 읽기 전압들(Vread1~Vread3)을 비선택 워드 라인들에 인가할 것이다. 다시 말해서, 불휘발성 메모리 장치(120)는 선택된 페이지의 상위 페이지 상태에 따라 상위 페이지와 연결된 비선택 워드 라인에 제 1 비선택 읽기 전압(Vread1)을 인가하고, 하위 페이지와 연결된 비선택 워드라인에 제 3 비선택 읽기 전압(Vread3)을 인가하고, 나머지 비선택 워드라인들에 제 2 비선택 읽기 전압(Vread2)을 인가할 것이다. 이 때, 제 1 비선택 읽기 전압(Vread1)은 제 2 비선택 읽기 전압(Vread2)보다 높거나 같고, 제 3 비선택 읽기 전압(Vread3)보다 낮다. 예시적으로, 제 1 내지 제 7 선택 읽기 전압들(Vrd1~Vrd7)은 불휘발성 메모리 장치(120)의 프로그램 검증 전압으로 사용될 수 있다.
도 12는 본 발명의 또 다른 실시 예에 따른 불휘발성 메모리 시스템을 보여주는 블록도이다. 도 12를 참조하면, 불휘발성 메모리 시스템(200)은 메모리 컨트롤러(210) 및 불휘발성 메모리 장치(220)를 포함한다. 메모리 컨트롤러(210) 및 불휘발성 메모리 장치(220)는 도 1을 참조하여 설명된 불휘발성 메모리 시스템(100)의 구성 요소들과 유사한 동작을 수행한다. 이하에서, 도 12의 불휘발성 메모리 시스템(200) 및 도 1의 불휘발성 메모리 시스템(100)의 차이점이 중점적으로 설명된다.
메모리 컨트롤러(210)는 외부 장치(예를 들어, 호스트 또는 AP 등)로부터 읽기 요청(RQ_read) 및 논리적 어드레스(ADDR_log)를 수신할 수 있다. 메모리 컨트롤러(210)는 FTL의 동작을 기반으로 수신된 논리적 어드레스(ADDR_log) 및 불휘발성 메모리 장치(220)의 물리적 어드레스(ADDR_phy)를 매핑할 수 있다. 메모리 컨트롤러(210)는 수신된 논리적 어드레스(ADDR_log)와 대응되는 물리적 어드레스(ADDR_phy) 및 읽기 커맨드(CMD)를 불휘발성 메모리 장치(220)로 전송할 수 있다.
불휘발성 메모리 장치(220)는 메모리 컨트롤러(210)로부터 읽기 커맨드(CMD) 및 물리적 어드레스(ADDR_phy)를 수신하고, 수신된 읽기 커맨드(CMD) 및 물리적 어드레스(ADDR_phy)를 기반으로 읽기 동작을 수행할 수 있다. 예시적으로, 도 12의 불휘발성 메모리 장치(220)는 도 1의 불휘발성 메모리 장치(210)와 달리 저장 회로(227)를 더 포함한다. 저장 회로(227)는 메모리 셀 어레이에 포함된 복수의 메모리 블록들의 마지막 프로그램된 페이지 정보를 포함한다. 마지막 프로그램된 페이지 정보는 마지막 프로그램된 페이지의 물리적 어드레스일 수 있다. 예시적으로, 불휘발성 메모리 장치(220)는 복수의 메모리 블록들을 포함할 수 있다. 저장 회로(227)는 복수의 메모리 블록들 각각에 대응하는 마지막 프로그램된 페이지의 정보를 포함할 수 있다.
다시 말해서, 도 1의 불휘발성 메모리 시스템(100)은 메모리 컨트롤러(110)가 FTL(111)을 참조하여 상위 페이지의 상태를 판별하나, 도 12의 불휘발성 메모리 시스템(100)은 저장 회로(227)를 더 포함하고, 저장 회로(227)는 마지막 프로그램된 페이지의 정보를 포함한다. 불휘발성 메모리 장치(220)는 저장 회로(227)에 저장된 정보 및 메모리 컨트롤러(210)로부터 수신된 물리적 어드레스(ADDR_phy)를 비교하여 상위 페이지의 상태를 판별한다.
불휘발성 메모리 장치(220)는 수신된 물리적 어드레스(ADDR_phy) 및 저장 회로(227)에 저장된 정보를 비교하여 물리적 어드레스(ADDR_phy)와 대응되는 페이지의 상위 페이지 상태를 판별할 수 있다. 예를 들어, 수신된 물리적 어드레스(ADDR_phy)의 정보가 저장 회로(227)에 포함되는 경우, 수신된 물리적 어드레스(ADDR_phy)와 대응되는 페이지는 마지막 프로그램된 페이지일 것이다. 따라서, 수신된 물리적 어드레스(ADDR_phy)와 대응되는 페이지의 상위 페이지는 소거 상태일 것이다.
수신된 물리적 어드레스(ADDR_phy)와 대응되는 페이지의 상위 페이지는 소거 상태인 것으로 판별된 경우, 불휘발성 메모리 장치(220)는 도 6 내지 도 10을 참조하여 설명된 선택 읽기 전압 및 비선택 읽기 전압 공급 방법을 기반으로 데이터를 읽을 것이다.
도 13은 도 12에 도시된 불휘발성 메모리 장치의 읽기 동작을 보여주는 순서도이다. 도 12 및 도 13을 참조하면, S210 단계에서, 불휘발성 메모리 장치(220)는 메모리 컨트롤러(210)로부터 읽기 커맨드(CMD) 및 물리적 어드레스(ADDR_phy)를 수신한다.
S220 단계에서, 불휘발성 메모리 장치(220)는 저장 회로(227)에 저장된 정보를 기반으로, 상위 페이지의 상태를 판별한다. 예를 들어, 불휘발성 메모리 장치(220)는 수신된 물리적 어드레스(ADDR_phy) 및 저장 회로(227)에 저장된 정보를 비교하여 상위 페이지의 상태를 판별한다. 수신된 물리적 어드레스(ADDR_phy)의 정보가 저장 회로(227)에 포함된 경우, 수신된 물리적 어드레스(ADDR_phy)에 대응되는 페이지이 상위 페이지 상태는 소거 상태일 것이다. 이와 반대로, 수신된 물리적 어드레스(ADDR_phy)의 정보가 저장 회로(227)에 포함되지 않은 경우, 수신된 물리적 어드레스(ADDR_phy)에 대응되는 페이지이 상위 페이지 상태는 프로그램 상태일 것이다.
S230 단계에서, 불휘발성 메모리 장치(220)는 판별 결과를 기반으로 비선택 읽기 전압을 조절한다. 예를 들어, 상위 페이지 상태가 소거 상태인 경우, 불휘발성 메모리 장치(220)는 상위 페이지와 연결된 워드 라인으로 인가되는 비선택 읽기 전압의 레벨을 소정의 레벨만큼 낮출 수 있다.
S240 단계에서, 불휘발성 메모리 장치(220)는 수신된 물리적 어드레스(ADDR_phy)와 대응되는 페이지의 읽기 동작을 수행한다. 예를 들어, 불휘발성 메모리 장치(220)는 상위 비선택 워드 라인에 조절된 제 1 비선택 읽기 전압을 인가하고, 하위 비선택 워드 라인에 제 2 비선택 읽기 전압을 인가하고, 나머지 비선택 워드 라인에 제 3 비선택 읽기 전압을 인가하고, 선택된 워드 라인(예를 들어, 수신된 물리적 어드레스(ADDR_phy)와 대응되는 페이지와 연결된 워드 라인)에 복수의 선택 읽기 전압들을 순차적으로 인가할 수 있다. 예시적으로, 제 1 비선택 읽기 전압은 제 2 비선택 읽기 전압보다 높거나 같고, 제 3 비선택 읽기 전압보다 낮다.
상술된 본 발명의 또 다른 실시 예에 따르면, 불휘발성 메모리 장치(220)는 수신된 물리적 어드레스(ADDR_phy) 및 저장 회로(227)에 저장된 정보를 비교하여 상위 페이지의 상태를 판별할 수 있다. 불휘발성 메모리 장치(220)는 판별 결과에 따라 상위 페이지와 연결된 워드 라인으로 인가되는 비선택 읽기 전압을 소정의 레벨만큼 낮출 수 있다. 이로 인하여, 상위 페이지에 포함된 메모리 셀들의 열화가 감소되므로, 이 후의 프로그램 동작시 프로그램 신뢰도가 향상될 수 있다. 따라서, 향상된 신뢰성을 갖는 불휘발성 메모리 장치가 제공된다.
도 14는 본 발명에 따른 불휘발성 메모리 시스템에 적용된 솔리드 스테이트 드라이브(SSD; Solid State Drive)를 예시적으로 보여주는 블록도이다.
도 14를 참조하면, SSD 시스템(1000)은 호스트(1100)와 SSD(1200)를 포함한다. 호스트(1100)는 호스트 인터페이스(1101), 디램(1110), 및 호스트 컨트롤러(1120)를 포함한다.
호스트(1100)는 SSD(1200)에 데이터를 쓰거나, SSD(1200)에 저장된 데이터를 읽는다. 호스트 컨트롤러(1120)는 커맨드, 어드레스, 상태 정보 등의 신호(SGL)를 호스트 인터페이스(1101)를 통해 SSD(1200)로 전송한다. 디램(1110)은 호스트(1100)의 메인 메모리이다. 호스트(1100)는 호스트 인터페이스(1101)를 통해 SSD(1200)와 신호(SGL)를 주고 받을 수 있다. 예시적으로, 호스트 인터페이스(1101)는 USB (Universal Serial Bus), MMC (multimedia card), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스들을 포함할 수 있다.
SSD(1200)는 호스트 인터페이스(1101)를 통해 호스트(1100)와 신호(SGL)를 주고 받으며, 전원 커넥터(power connector, 1202)를 통해 전원을 입력받는다. SSD(2200)는 복수의 불휘발성 메모리(2201~220n), SSD 컨트롤러(2210), 그리고 보조 전원 장치(1220)를 포함할 수 있다. 여기에서, 복수의 불휘발성 메모리 장치들(1221~122n)은 낸드 플래시 메모리 이외에도 PRAM, MRAM, ReRAM, FRAM 등으로 구현될 수 있다.
복수의 불휘발성 메모리 장치들(1221~122n)은 SSD(1200)의 저장 매체로서 사용된다. 복수의 불휘발성 메모리(1221~122n)는 복수의 채널(CH1~CHn)을 통해 SSD 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리는 동일한 데이터 버스에 연결될 수 있다.
SSD 컨트롤러(1210)는 호스트 인터페이스(1201)를 통해 호스트(1100)와 신호(SGL)를 주고 받는다. 여기에서, 신호(SGL)에는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. SSD 컨트롤러(1210)는 호스트(1100)의 커맨드에 따라 해당 불휘발성 메모리 장치에 데이터를 쓰거나 해당 불휘발성 메모리 장치로부터 데이터를 읽어낸다.
보조 전원 장치(1230)는 전원 커넥터(1202)를 통해 호스트(1100)와 연결된다. 보조 전원 장치(1230)는 호스트(1100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 한편, 보조 전원 장치(1230)는 SSD(1200) 내에 위치할 수도 있고, SSD(1200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(1230)는 메인 보드에 위치하며, SSD(1200)에 보조 전원을 제공할 수도 있다.
예시적으로, SSD 컨트롤러(1210) 및 복수의 불휘발성 메모리 장치들(1221~122n)은 도 1 내지 도 12를 참조하여 설명된 읽긷 동작 방법을 기반으로 불휘발성 메모리 장치에 저장된 데이터를 읽을 수 있다.
도 15는 본 발명에 따른 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다.
도 15를 참조하면, 불휘발성 메모리 장치(2000)는 3차원 셀 어레이(2110), 데이터 입출력 회로(2120), 어드레스 디코더(2130), 그리고 제어 로직(2140)을 포함한다.
3차원 셀 어레이(2110)는 복수의 메모리 블록(BLK1~BLKz)을 포함한다. 각각의 메모리 블록은 3차원 구조 (또는 수직 구조)를 가질 수 있다. 2차원 구조 (또는 수평 구조)를 갖는 메모리 블록에서는, 메모리 셀들이 기판과 수평 방향으로 형성된다. 그러나 3차원 구조를 갖는 메모리 블록에서는, 메모리 셀들이 기판과 수직 방향으로 형성된다. 각각의 메모리 블록은 불휘발성 메모리 장치(2000)의 소거 단위를 이룬다.
데이터 입출력 회로(2120)는 복수의 비트 라인(BLs)을 통해 3차원 셀 어레이(2110)와 연결된다. 데이터 입출력 회로(2120)는 외부로부터 데이터(DATA)를 입력받거나, 3차원 셀 어레이(2110)로부터 읽은 데이터(DATA)를 외부로 출력한다. 어드레스 디코더(2130)는 복수의 워드 라인(WLs) 및 선택 라인(GSL, SSL)을 통해 3차원 셀 어레이(2110)와 연결된다. 어드레스 디코더(2130)는 어드레스(ADDR)를 입력받고 워드 라인을 선택한다.
제어 로직(2140)은 불휘발성 메모리 장치(2000)의 프로그램, 읽기, 소거 등의 동작을 제어한다. 예를 들면, 제어 로직(2140)은 프로그램 동작 시에, 어드레스 디코더(2130)를 제어함으로 선택 워드 라인으로 프로그램 전압이 제공되도록 하고, 데이터 입출력 회로(2120)를 제어함으로 데이터가 프로그램되도록 할 수 있다.
예시적으로, 제어 로직(2140)은 도 1 내지 도 11을 참조하여 설명된 읽기 동작 방법을 기반으로 동작할 수 있다.
예시적으로, 불휘발성 메모리 장치(2000)는 저장 회로(미도시)를 더 포함할 수 있다. 저장 회로(미도시)가 더 포함된 불휘발성 메모리 장치(2000)는 도 12 및 도 13을 참조하여 설명된 읽기 동작 방법을 기반으로 데이터를 읽을 수 있다.
도 16은 도 14에 도시된 메모리 블록의 3차원 구조를 예시적으로 보여주는 사시도이다. 도 16을 참조하면, 메모리 블록(BLK1)은 기판(SUB)과 수직 방향으로 형성되어 있다. 기판(SUB)에는 n+ 도핑 영역이 형성된다. 기판(SUB) 위에는 게이트 전극막(gate electrode layer)과 절연막(insulation layer)이 교대로 증착된다. 그리고 게이트 전극막(gate electrode layer)과 절연막(insulation layer) 사이에는 전하 저장막(charge storage layer)이 형성될 수 있다.
게이트 전극막과 절연막을 수직 방향으로 패터닝(vertical patterning)하면, V자 모양의 필라(pillar)가 형성된다. 필라는 게이트 전극막과 절연막을 관통하여 기판(SUB)과 연결된다. 필라(Pillar)의 외곽 부분(O)은 채널 반도체로 구성될 수 있고, 내부(I)는 실리콘 산화물(Silicon Oxide)과 같은 절연 물질로 구성될 수 있다.
계속해서 도 20을 참조하면, 메모리 블록(BLK1)의 게이트 전극막(gate electrode layer)은 접지 선택 라인(GSL), 복수의 워드 라인(WL1~WL8), 그리고 스트링 선택 라인(SSL)에 연결될 수 있다. 그리고 메모리 블록(BLK1)의 필라(pillar)는 복수의 비트 라인(BL1~BL3)과 연결될 수 있다. 도 20에서는, 하나의 메모리 블록(BLK1)이 2개의 선택 라인(GSL, SSL), 8개의 워드 라인(WL1~WL8), 그리고 3개의 비트 라인(BL1~BL3)을 갖는 것으로 도시되어 있으나, 실제로는 이것들보다 더 많거나 적을 수 있다.
도 17은 도 16에 도시된 메모리 블록의 등가 회로도이다. 도 17을 참조하면, 비트 라인(BL1~BL3)과 공통 소스 라인(CSL) 사이에는 낸드 스트링(NS11~NS33)이 연결되어 있다. 각각의 낸드 스트링(예를 들면, NS11)은 스트링 선택 트랜지스터(SST), 복수의 메모리 셀(MC1~MC8), 그리고 접지 선택 트랜지스터(GST)를 포함한다.
스트링 선택 트랜지스터(SST)는 스트링 선택 라인(String Selection Line; SSL1~SSL3)에 연결되어 있다. 복수의 메모리 셀(MC1~MC8)은 각각 대응하는 워드 라인(WL1~WL8)에 연결되어 있다. 그리고 접지 선택 트랜지스터(GST)는 접지 선택 라인(Ground Selection Line; GSL)에 연결되어 있다. 스트링 선택 트랜지스터(SST)는 비트 라인(BL)에 연결되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL; Common Source Line)에 연결되어 있다.
계속해서 도 17을 참조하면, 동일 높이의 워드 라인(예를 들면, WL1)은 공통으로 연결되어 있고, 스트링 선택 라인(SSL1~SSL3)은 분리되어 있다. 제 1 워드 라인(WL1)에 연결되어 있고 낸드 스트링(NS11, NS12, NS13)에 속해 있는 메모리 셀(이하, 페이지라 함)을 프로그램하는 경우에는, 제 1 워드 라인(WL1)과 제 1 선택 라인(SSL1)이 선택된다.
상술된 본 발명의 실시 예들에 따르면, 불휘발성 메모리 시스템은 선택 페이지의 상위 페이지 상태를 판별할 수 있다. 불휘발성 메모리 시스템은 판별 결과에 따라 상위 페이지와 연결된 워드 라인에 인가되는 비선택 읽기 전압을 소정의 레벨만큼 낮출 수 있다. 이로 인하여, 상위 페이지에 포함된 메모리 셀들의 열화가 감소되므로, 향상된 신뢰성을 갖는 불휘발성 메모리 시스템 및 그것의 동작 방법이 제공된다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러가지 변형이 가능하다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
100 : 불휘발성 메모리 시스템
110 : 메모리 컨트롤러
111 : 플래시 변환 계층(FTL)
120 : 불휘발성 메모리 장치
Vrd1, Vrd2, Vrd3 : 선택 읽기 전압
Vread1, Vread2, Vread3 : 비선택 읽기 전압

Claims (10)

  1. 복수의 페이지들을 포함하는 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서,
    외부 장치로부터 읽기 요청 및 논리적 어드레스를 수신하는 단계;
    상기 수신된 논리적 어드레스와 대응되는 선택 페이지와 연결된 선택 워드 라인과 인접한 워드라인들 중 스트링 선택 라인 쪽에 위치한 상위 비선택 워드 라인의 프로그램 상태를 판별하는 단계; 및
    상기 읽기 요청에 응답하여 상기 선택 워드 라인에 연결된 선택 페이지의 읽기 동작시, 상기 판별 결과에 따라 상태 정보, 읽기 커맨드 및 상기 논리적 어드레스와 대응되는 물리적 어드레스를 상기 불휘발성 메모리 장치로 전송하는 단계를 포함하고,
    상기 불휘발성 메모리 장치는 상기 상태 정보를 기반으로 상기 상위 비선택 워드 라인에 인가되는 제 1 비선택 읽기 전압의 레벨을 제어하고,
    상기 불휘발성 메모리 장치는 상기 상위 비선택 워드 라인에 상기 제 1 비선택 읽기 전압을 인가하고, 상기 선택 워드 라인과 인접한 하위 비선택 워드 라인에 제 2 비선택 읽기 전압을 인가하고, 상기 상위 비선택 워드 라인 및 상기 하위 비선택 워드 라인을 제외한 나머지 비선택 워드 라인들 중 스트링 선택 라인 쪽에 위치한 워드 라인들에 상기 제 1 비선택 읽기 전압을 인가하고, 상기 상위 비선택 워드 라인 및 상기 하위 비선택 워드 라인을 제외한 나머지 비선택 워드 라인들 중 접지 선택 라인 쪽에 위치한 워드 라인들에 제 3 비선택 읽기 전압을 인가하고, 상기 선택 워드 라인에 복수의 선택 읽기 전압들을 순차적으로 인가하여 읽기 동작을 수행하고, 상기 제 3 비선택 읽기 전압은 상기 제 1 비선택 읽기 전압보다 높고, 상기 제 2 비선택 읽기 전압보다 낮은 레벨인 동작 방법.
  2. 제 1 항에 있어서,
    상기 제 1 비선택 읽기 전압은 상기 복수의 선택 읽기 전압들 중 적어도 하나보다 낮은 레벨인 동작 방법.
  3. 삭제
  4. 복수의 페이지들을 포함하는 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서,
    외부 장치로부터 읽기 요청 및 논리적 어드레스를 수신하는 단계;
    상기 수신된 논리적 어드레스와 대응되는 선택 페이지와 연결된 선택 워드 라인과 인접한 워드라인들 중 스트링 선택 라인 쪽에 위치한 상위 비선택 워드 라인의 프로그램 상태를 판별하는 단계; 및
    상기 읽기 요청에 응답하여 상기 선택 워드 라인에 연결된 선택 페이지의 읽기 동작시, 상기 판별 결과에 따라 상태 정보, 읽기 커맨드 및 상기 논리적 어드레스와 대응되는 물리적 어드레스를 상기 불휘발성 메모리 장치로 전송하는 단계를 포함하고,
    상기 불휘발성 메모리 장치는 상기 상태 정보를 기반으로 상기 상위 비선택 워드 라인에 인가되는 제 1 비선택 읽기 전압의 레벨을 제어하고,
    상기 불휘발성 메모리 장치는 상기 상위 비선택 워드 라인에 상기 제 1 비선택 읽기 전압을 인가하고, 상기 선택 워드 라인과 인접한 하위 비선택 워드 라인에 제 2 비선택 읽기 전압을 인가하고, 상기 상위 비선택 워드 라인 및 상기 하위 비선택 워드 라인을 제외한 나머지 비선택 워드 라인들에 제 3 비선택 읽기 전압을 인가하고, 상기 선택 워드 라인에 복수의 선택 읽기 전압들을 순차적으로 인가하여 읽기 동작을 수행하고, 상기 제 1 비선택 읽기 전압은 상기 제 3 비선택 읽기 전압보다 높거나 같고, 상기 제 2 비선택 읽기 전압보다 낮은 레벨인 동작 방법.
  5. 삭제
  6. 제 4 항에 있어서,
    상기 수신된 논리적 어드레스와 대응되는 선택 워드 라인의 상위 비선택 워드 라인의 프로그램 상태를 판별하는 단계는,
    상기 수신된 논리적 어드레스 및 상기 불휘발성 메모리 장치의 물리적 어드레스 간 매핑 정보를 기반으로 상기 수신된 논리적 어드레스와 대응되는 선택 페이지가 마지막 프로그램된 페이지인지 판별하는 단계를 포함하는 동작 방법.
  7. 제 6 항에 있어서,
    상기 수신된 논리적 어드레스와 대응되는 선택 워드 라인의 상위 비선택 워드 라인의 프로그램 상태를 판별하는 단계는,
    상기 선택 페이지가 마지막 프로그램된 페이지인지 판별된 결과에 따라 상기 선택 페이지가 마지막 프로그램된 페이지로 판별된 경우, 상기 상위 비선택 워드 라인의 상태를 소거 상태인 것으로 판별하는 단계를 더 포함하는 동작 방법.
  8. 제 6 항에 있어서,
    상기 매핑 정보는 상기 메모리 컨트롤러에 의해 구동되는 플래시 변환 계층에 포함되는 동작 방법.
  9. 복수의 페이지들 및 상기 복수의 페이지들 중 마지막 프로그램된 페이지 정보가 저장된 저장 회로를 포함하는 불휘발성 메모리 장치의 동작 방법에 있어서,
    메모리 컨트롤러로부터 읽기 커맨드 및 물리적 어드레스를 수신하는 단계;
    상기 수신된 물리적 어드레스 및 상기 저장 회로에 저장된 마지막 프로그램된 페이지 정보를 비교하여 상기 수신된 물리적 어드레스 대응되는 선택 페이지와 연결된 선택 워드 라인의 상위 비선택 워드 라인의 상태를 판별하는 단계; 및
    상기 읽기 커맨드에 응답하여 상기 판별 결과를 기반으로 상기 상위 비선택 워드 라인에 제 1 비선택 읽기 전압을 인가하고, 상기 선택 워드 라인에 복수의 선택 읽기 전압을 순차적으로 인가하는 단계를 포함하고,
    상기 제 1 비선택 읽기 전압은 상기 선택 워드 라인의 하위 인접 비선택 워드 라인에 인가되는 제 2 비선택 읽기 전압보다 낮고, 상기 상위 및 하위 인접 비선택 워드 라인들을 제외한 나머지 비선택 워드 라인들에 인가되는 제 3 비선택 읽기 전압보다 높거나 같은 레벨인 동작 방법.
  10. 제 9 항에 있어서,
    상기 수신된 물리적 어드레스및 상기 저장 회로에 저장된 마지막 프로그램된 페이지 정보를 비교하여 상기 수신된 물리적 어드레스 대응되는 선택 페이지의 상위 페이지의 상태를 판별하는 단계는,
    상기 수신된 물리적 어드레스 상기 저장 회로에 저장된 정보에 포함된 경우, 상기 상위 페이지의 상태를 소거 상태인 것으로 판별하고, 상기 수신된 물물리적 어드레스 상기 저장 회로에 저장된 정보에 포함되지 않은 경우, 상기 상위 페이지의 상태를 프로그램 상태인 것으로 판별하는 단계를 포함하는 동작 방법.
KR1020130090269A 2013-07-30 2013-07-30 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법 KR102085096B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130090269A KR102085096B1 (ko) 2013-07-30 2013-07-30 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법
US14/328,913 US9190163B2 (en) 2013-07-30 2014-07-11 Operating method of nonvolatile memory device and operating method of memory controller controlling the nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130090269A KR102085096B1 (ko) 2013-07-30 2013-07-30 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법

Publications (2)

Publication Number Publication Date
KR20150014702A KR20150014702A (ko) 2015-02-09
KR102085096B1 true KR102085096B1 (ko) 2020-03-05

Family

ID=52427544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130090269A KR102085096B1 (ko) 2013-07-30 2013-07-30 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법

Country Status (2)

Country Link
US (1) US9190163B2 (ko)
KR (1) KR102085096B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11789650B2 (en) 2020-11-17 2023-10-17 SK Hynix Inc. Storage device and method of operating the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IN2014MU00845A (ko) * 2014-03-13 2015-09-25 Sandisk Technologies Inc
KR102320955B1 (ko) * 2015-02-02 2021-11-05 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 읽기 방법
US9773563B2 (en) * 2015-03-27 2017-09-26 Toshiba Memory Corporation Memory controller, memory control method, and coefficient decision method
KR102396435B1 (ko) * 2015-08-11 2022-05-11 삼성전자주식회사 불휘발성 메모리 장치, 버퍼 메모리 및 컨트롤러를 포함하는 스토리지 장치를 포함하는 컴퓨팅 장치의 동작 방법
FR3045495B1 (fr) * 2015-12-22 2018-01-05 Michelin & Cie Materiaux composites a base d'empilage oriente de melanges durs-mous pour le couplage mecanique
KR102459077B1 (ko) * 2016-01-12 2022-10-27 삼성전자주식회사 비선형 필터링 방식을 사용하는 메모리 시스템 및 그것의 읽기 방법
KR102500222B1 (ko) 2016-03-28 2023-02-17 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20180072915A (ko) 2016-12-21 2018-07-02 삼성전자주식회사 3차원 반도체 메모리 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270969A (en) 1987-06-29 1993-12-14 Kabushiki Kaisha Toshiba Electrically programmable nonvolatile semiconductor memory device with nand cell structure
JP2009193631A (ja) 2008-02-14 2009-08-27 Toshiba Corp 不揮発性半導体記憶装置
US7684243B2 (en) 2006-08-31 2010-03-23 Micron Technology, Inc. Reducing read failure in a memory device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5970022A (en) 1997-03-21 1999-10-19 Winbond Electronics Corporation Semiconductor memory device with reduced read disturbance
JP3938309B2 (ja) 2002-01-22 2007-06-27 富士通株式会社 リードディスターブを緩和したフラッシュメモリ
KR101185617B1 (ko) * 2006-04-04 2012-09-24 삼성전자주식회사 외부 메모리의 부하를 줄일 수 있는 웨어 레벨링 기법에의한 플래시 파일 시스템의 동작 방법
US7426137B2 (en) 2006-04-12 2008-09-16 Sandisk Corporation Apparatus for reducing the impact of program disturb during read
KR101428767B1 (ko) * 2007-04-25 2014-08-08 샌디스크 테크놀로지스, 인코포레이티드 비휘발성 저장소자의 판독 동작 동안에 파워 소모의 감소
KR100877103B1 (ko) 2007-06-01 2009-01-07 주식회사 하이닉스반도체 리드 디스터브가 억제되도록 하는 플래시 메모리소자의리드 방법
KR101301140B1 (ko) 2007-07-13 2013-09-03 삼성전자주식회사 읽기 디스터브가 방지되는 불휘발성 반도체 메모리 장치 및그것의 읽기 방법
KR20090055314A (ko) 2007-11-28 2009-06-02 삼성전자주식회사 읽기 디스터번스를 줄일 수 있는 불휘발성 메모리 장치
US7808831B2 (en) 2008-06-30 2010-10-05 Sandisk Corporation Read disturb mitigation in non-volatile memory
KR101578511B1 (ko) 2009-05-20 2015-12-18 삼성전자주식회사 리드 전압 설정 방법
KR101678907B1 (ko) 2010-06-01 2016-11-23 삼성전자주식회사 리드 디스터번스를 줄일 수 있는 불휘발성 메모리 장치 및 그것의 읽기 방법
US8149624B1 (en) 2010-09-09 2012-04-03 Macronix International Co., Ltd. Method and apparatus for reducing read disturb in memory
US8472266B2 (en) 2011-03-31 2013-06-25 Sandisk Technologies Inc. Reducing neighbor read disturb

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270969A (en) 1987-06-29 1993-12-14 Kabushiki Kaisha Toshiba Electrically programmable nonvolatile semiconductor memory device with nand cell structure
US7684243B2 (en) 2006-08-31 2010-03-23 Micron Technology, Inc. Reducing read failure in a memory device
JP2009193631A (ja) 2008-02-14 2009-08-27 Toshiba Corp 不揮発性半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11789650B2 (en) 2020-11-17 2023-10-17 SK Hynix Inc. Storage device and method of operating the same

Also Published As

Publication number Publication date
US9190163B2 (en) 2015-11-17
KR20150014702A (ko) 2015-02-09
US20150036431A1 (en) 2015-02-05

Similar Documents

Publication Publication Date Title
KR102085096B1 (ko) 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법
KR101716713B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
KR102609177B1 (ko) 불휘발성 메모리 시스템의 동작 방법 및 불휘발성 메모리 장치의 동작 방법
KR102139323B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR102435026B1 (ko) 저장 장치의 동작 방법
KR102083506B1 (ko) 더미 워드 라인을 갖는 3차원 플래시 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR102285994B1 (ko) 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
US8837224B2 (en) Nonvolatile memory device, operating method thereof and memory system including the same
KR102254392B1 (ko) 메모리 컨트롤러의 동작 방법 및 불휘발성 메모리 장치 및 메모리 컨트롤러를 포함하는 불휘발성 메모리 시스템
KR102321501B1 (ko) 불휘발성 메모리 장치 및 그것을 포함하는 스토리지 장치의 동작 방법
KR102225989B1 (ko) 불휘발성 메모리 시스템 및 그것의 동작 방법
KR102083547B1 (ko) 플래시 메모리와 메모리 컨트롤러를 포함하는 데이터 저장 장치 및 그것의 배드 페이지 관리 방법
US10497452B2 (en) Semiconductor memory device and method of operating the same
KR102360211B1 (ko) 메모리 시스템의 동작 방법
KR101891164B1 (ko) 프로그램 스케줄러를 포함하는 플래시 메모리 장치
KR102444238B1 (ko) 메모리 장치의 프로그램 방법 및 이를 적용하는 메모리 시스템
KR102468994B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
US10020057B2 (en) Semiconductor memory device and operating method thereof with a connection control transistor operation voltage adjusted
KR20130037554A (ko) 불휘발성 메모리의 동작 방법 및 불휘발성 메모리를 제어하는 방법
KR20140021780A (ko) 불휘발성 메모리 장치 및 그것의 제어 방법
US10770151B2 (en) Semiconductor memory device and operating method thereof
KR102461726B1 (ko) 메모리 장치 및 이의 동작 방법
KR20180133982A (ko) 저장 장치 및 그것의 동작 방법
KR20230025273A (ko) 반도체 메모리 장치 및 그 동작 방법
KR102131060B1 (ko) 불휘발성 메모리 장치의 읽기 및 쓰기 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right