KR100877103B1 - 리드 디스터브가 억제되도록 하는 플래시 메모리소자의리드 방법 - Google Patents
리드 디스터브가 억제되도록 하는 플래시 메모리소자의리드 방법 Download PDFInfo
- Publication number
- KR100877103B1 KR100877103B1 KR1020070053752A KR20070053752A KR100877103B1 KR 100877103 B1 KR100877103 B1 KR 100877103B1 KR 1020070053752 A KR1020070053752 A KR 1020070053752A KR 20070053752 A KR20070053752 A KR 20070053752A KR 100877103 B1 KR100877103 B1 KR 100877103B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- applying
- pass voltage
- cell
- transistor
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
Description
Claims (16)
- 드레인 선택 트랜지스터, 복수개의 셀 트랜지스터들 및 소스 선택 트랜지스터가 직렬로 연결되어 이루어지는 셀 스트링을 포함하는 낸드 플래시 메모리소자의 리드 방법에 있어서,상기 드레인 선택 트랜지스터의 게이트에 상기 드레인 선택 트랜지스터를 턴 온 시키는 제1 전압을 인가하는 단계;상기 복수개의 셀 트랜지스터들 중 선택된 셀 트랜지스터의 게이트에 리드전압을 인가하는 단계; 및상기 복수개의 셀 트랜지스터들 중 선택되지 않은 셀 트랜지스터들의 게이트에 패스전압을 인가하되, 상기 패스전압의 인가는, 제1 패스전압을 인가시키고, 상기 제1 패스전압이 인가된 후 일정 시간이 경과된 뒤에 상기 제1 패스전압보다 크기가 큰 제2 패스전압을 인가시키는 두 단계로 이루어지는 낸드 플래시 메모리소자의 리드 방법.
- 제1항에 있어서,상기 제1 패스전압은 상기 드레인 선택 트랜지스터를 턴 온 시키는 제1 전압과 동시에 인가되도록 하는 낸드 플래시 메모리소자의 리드 방법.
- 삭제
- 제1항에 있어서,상기 제1 패스전압은 상기 선택되지 않은 셀 트랜지스터들을 턴 온시키면서 상기 선택된 셀 트랜지스터의 채널 내에 핫 캐리어를 발생시키지 않는 범위인 낸드 플래시 메모리소자의 리드 방법.
- 제4항에 있어서,상기 제1 패스전압은 1.5V 내지 4V로 설정하는 낸드 플래시 메모리소자의 리드 방법.
- 제1항에 있어서,상기 제1 패스전압의 인가는 10ns 내지 0.1ms 동안 유지되도록 하는 낸드 플래시 메모리소자의 리드 방법.
- 제1항에 있어서,상기 제2 패스전압을 인가한 후 상기 소스 선택 트랜지스터의 게이트에 상기 소스 선택 트랜지스터를 턴 온 시키는 제2 전압을 인가하는 단계를 더 포함하는 낸드 플래시 메모리소자의 리드 방법.
- 제6항에 있어서,상기 제2 패스전압은, 상기 소스 선택 트랜지스터를 턴 온 시키는 제2 전압을 인가하기 전에 인가되도록 하는 낸드 플래시 메모리소자의 리드 방법.
- 제1항에 있어서,상기 제1 전압을 인가하기 전에 상기 선택된 셀 트랜지스터를 포함하는 셀 스트링에 연결되는 선택된 비트라인에 프리차지 전압을 인가하고, 상기 선택된 셀 트랜지스터를 포함하는 셀 스트링 외의 다른 셀 스트링들에 연결되는 선택되지 않은 비트라인들에는 0V를 인가하는 단계를 더 포함하는 낸드 플래시 메모리소자의 리드 방법.
- 제9항에 있어서,상기 프리차지 전압은 0.5V 내지 7V로 설정하는 낸드 플래시 메모리소자의 리드 방법.
- 드레인 선택 트랜지스터, 복수개의 셀 트랜지스터들 및 소스 선택 트랜지스터가 직렬로 연결되어 이루어지고, 상기 드레인 선택 트랜지스터는 각각의 비트라인에 연결되는 셀 스트링을 포함하는 낸드 플래시 메모리소자의 리드 방법에 있어서,선택된 셀 트랜지스터를 포함하는 셀 스트링에 연결되는 선택된 비트라인에 프리차지 전압을 인가하는 단계;상기 선택된 비트라인 외의 다른 비트라인들에는 0V를 인가하는 단계;상기 드레인 선택 트랜지스터의 게이트에 상기 드레인 선택 트랜지스터를 턴 온 시키는 제1 전압을 인가하는 단계;상기 복수개의 셀 트랜지스터들 중 선택된 셀 트랜지스터의 게이트에 리드전압을 인가하는 단계; 및상기 복수개의 셀 트랜지스터들 중 선택되지 않은 셀 트랜지스터들의 각 게이트에 선택되지 않은 셀 트랜지스터들을 턴 온시키는 패스전압을 인가하되, 상기 패스전압의 인가는, 제1 패스전압을 인가시키고, 상기 제1 패스전압이 인가된 후 일정 시간이 경과된 뒤에 상기 제1 패스전압보다 크기가 큰 제2 패스전압을 인가시키는 두 단계로 수행하는 단계;상기 소스 선택 트랜지스터의 게이트에 상기 소스 선택 트랜지스터를 턴 온 시키는 제2 전압을 인가하는 단계; 및상기 선택된 비트라인의 전압 변화를 감지하여 상기 선택된 셀 트랜지스터가 프로그램 상태인지 이레이즈 상태인지를 판별하는 단계를 포함하는 낸드 플래시 메모리소자의 리드 방법.
- 제11항에 있어서,상기 제1 패스전압은 상기 드레인 선택 트랜지스터를 턴 온 시키는 제1 전압과 동시에 인가되도록 하는 낸드 플래시소자의 리드 방법.
- 삭제
- 제11항에 있어서,상기 제1 패스전압은 상기 선택되지 않은 셀 트랜지스터들을 턴 온시키면서 상기 선택된 셀 트랜지스터의 채널 내에 핫 캐리어를 발생시키지 않는 범위인 낸드 플래시 메모리소자의 리드 방법.
- 제14항에 있어서,상기 제1 패스전압은 1.5V 내지 4V로 설정하는 낸드 플래시 메모리소자의 리드 방법.
- 제11항에 있어서,상기 제2 패스전압은 상기 소스 선택 트랜지스터를 턴 온 시키는 제2 전압을 인가하기 전에 인가되도록 하는 낸드 플래시 메모리소자의 리드 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070053752A KR100877103B1 (ko) | 2007-06-01 | 2007-06-01 | 리드 디스터브가 억제되도록 하는 플래시 메모리소자의리드 방법 |
US11/965,191 US7623385B2 (en) | 2007-06-01 | 2007-12-27 | Method of reading flash memory device for depressing read disturb |
CN2008100900052A CN101315813B (zh) | 2007-06-01 | 2008-03-27 | 用于降低读取干扰的读取闪速存储器件的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070053752A KR100877103B1 (ko) | 2007-06-01 | 2007-06-01 | 리드 디스터브가 억제되도록 하는 플래시 메모리소자의리드 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080105753A KR20080105753A (ko) | 2008-12-04 |
KR100877103B1 true KR100877103B1 (ko) | 2009-01-07 |
Family
ID=40087973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070053752A KR100877103B1 (ko) | 2007-06-01 | 2007-06-01 | 리드 디스터브가 억제되도록 하는 플래시 메모리소자의리드 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7623385B2 (ko) |
KR (1) | KR100877103B1 (ko) |
CN (1) | CN101315813B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9190163B2 (en) | 2013-07-30 | 2015-11-17 | Samsung Electronics Co., Ltd. | Operating method of nonvolatile memory device and operating method of memory controller controlling the nonvolatile memory device |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9471418B2 (en) * | 2007-06-19 | 2016-10-18 | Samsung Electronics Co., Ltd. | Memory system that detects bit errors due to read disturbance and methods thereof |
US7751237B2 (en) * | 2007-09-25 | 2010-07-06 | Sandisk Il, Ltd. | Post-facto correction for cross coupling in a flash memory |
JP4640658B2 (ja) * | 2008-02-15 | 2011-03-02 | マイクロン テクノロジー, インク. | マルチレベル抑制スキーム |
US8185787B1 (en) * | 2008-04-09 | 2012-05-22 | Link—A—Media Devices Corporation | Blind and decision directed multi-level channel estimation |
KR101403337B1 (ko) * | 2008-07-08 | 2014-06-05 | 삼성전자주식회사 | 메모리 장치의 작동 방법 |
US8365030B1 (en) | 2009-03-30 | 2013-01-29 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and error correction methods thereof |
US7990767B2 (en) * | 2009-12-30 | 2011-08-02 | Sandisk Il Ltd. | Flash memory system having cross-coupling compensation during read operation |
KR101792870B1 (ko) | 2011-06-21 | 2017-11-02 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 읽기 방법 |
US8861276B2 (en) * | 2011-06-21 | 2014-10-14 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, memory system comprising same, and method of operating same |
KR20130072084A (ko) * | 2011-12-21 | 2013-07-01 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치의 리드 방법 |
US8670285B2 (en) * | 2012-02-02 | 2014-03-11 | Sandisk Technologies Inc. | Reducing weak-erase type read disturb in 3D non-volatile memory |
US8811074B2 (en) | 2012-04-03 | 2014-08-19 | Seagate Technology Llc | Parametric tracking to manage read disturbed data |
TWI490865B (zh) * | 2012-08-15 | 2015-07-01 | Phison Electronics Corp | 資料讀取方法、記憶體控制器與記憶體儲存裝置 |
KR102127416B1 (ko) | 2013-06-27 | 2020-06-26 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 읽기 방법 |
US9361993B1 (en) | 2015-01-21 | 2016-06-07 | Sandisk Technologies Inc. | Method of reducing hot electron injection type of read disturb in memory |
CN106297880B (zh) * | 2015-05-26 | 2019-08-23 | 旺宏电子股份有限公司 | 存储器装置及其编程方法 |
KR102356072B1 (ko) * | 2015-09-10 | 2022-01-27 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그 동작 방법 |
KR102414186B1 (ko) * | 2016-04-04 | 2022-06-28 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
US10026487B2 (en) | 2016-06-03 | 2018-07-17 | Sandisk Technologies Llc | Non-volatile memory with customized control of injection type of disturb during program verify for improved program performance |
US9747992B1 (en) | 2016-06-03 | 2017-08-29 | Sandisk Technologies Llc | Non-volatile memory with customized control of injection type of disturb during read operations |
KR102633029B1 (ko) | 2016-08-22 | 2024-02-06 | 삼성전자주식회사 | 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 읽기 방법 |
KR102673490B1 (ko) * | 2016-11-28 | 2024-06-11 | 삼성전자주식회사 | 부분 읽기 동작을 수행하는 불휘발성 메모리 장치 및 그것의 읽기 방법 |
US9984759B1 (en) | 2017-03-28 | 2018-05-29 | Macronix International Co., Ltd. | Detecting data integrity in memory systems |
KR20190023893A (ko) * | 2017-08-30 | 2019-03-08 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
CN107507647B (zh) * | 2017-08-31 | 2019-06-04 | 长江存储科技有限责任公司 | 一种三维存储器及其读取方法和读取电路 |
US10249372B2 (en) * | 2017-09-01 | 2019-04-02 | Sandisk Technologies Llc | Reducing hot electron injection type of read disturb in 3D memory device during signal switching transients |
CN110648712A (zh) * | 2018-06-26 | 2020-01-03 | 北京兆易创新科技股份有限公司 | 字线电压的施加方法、装置、电子设备和存储介质 |
CN109065091B (zh) * | 2018-08-01 | 2022-11-08 | 长江存储科技有限责任公司 | 3d nand闪存的读取方法 |
CN110033807B (zh) * | 2019-03-04 | 2021-06-15 | 上海华力集成电路制造有限公司 | 字线梯升器及使用该字线梯升器减缓读取扰动的方法 |
WO2021232223A1 (en) * | 2020-05-19 | 2021-11-25 | Yangtze Memory Technologies Co., Ltd. | 3d nand flash and operation method thereof |
KR20230010770A (ko) | 2020-11-26 | 2023-01-19 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 3차원 메모리 및 그의 제어 방법 |
CN113838508B (zh) * | 2020-11-26 | 2023-07-28 | 长江存储科技有限责任公司 | 三维存储器及其控制方法 |
CN115249502A (zh) * | 2021-08-25 | 2022-10-28 | 杭州领开半导体技术有限公司 | Nor闪存阵列及其数据写入方法、读取方法及擦除方法 |
CN115171750B (zh) * | 2022-07-07 | 2023-05-23 | 北京超弦存储器研究院 | 存储器及其访问方法、电子设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002358792A (ja) * | 2001-03-29 | 2002-12-13 | Toshiba Corp | 半導体記憶装置 |
US7064981B2 (en) * | 2004-08-04 | 2006-06-20 | Micron Technology, Inc. | NAND string wordline delay reduction |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0172408B1 (ko) * | 1995-12-11 | 1999-03-30 | 김광호 | 다수상태 불휘발성 반도체 메모리 및 그의 구동방법 |
US6175522B1 (en) * | 1999-09-30 | 2001-01-16 | Advanced Micro Devices, Inc. | Read operation scheme for a high-density, low voltage, and superior reliability nand flash memory device |
US6240016B1 (en) | 1999-12-17 | 2001-05-29 | Advanced Micro Devices, Inc. | Method to reduce read gate disturb for flash EEPROM application |
KR100395771B1 (ko) * | 2001-06-16 | 2003-08-21 | 삼성전자주식회사 | 불휘발성 반도체 메모리 장치 및 그것의 프로그램 방법 |
US6975542B2 (en) | 2003-05-08 | 2005-12-13 | Micron Technology, Inc. | NAND flash memory with improved read and verification threshold uniformity |
-
2007
- 2007-06-01 KR KR1020070053752A patent/KR100877103B1/ko active IP Right Grant
- 2007-12-27 US US11/965,191 patent/US7623385B2/en active Active
-
2008
- 2008-03-27 CN CN2008100900052A patent/CN101315813B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002358792A (ja) * | 2001-03-29 | 2002-12-13 | Toshiba Corp | 半導体記憶装置 |
US7064981B2 (en) * | 2004-08-04 | 2006-06-20 | Micron Technology, Inc. | NAND string wordline delay reduction |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9190163B2 (en) | 2013-07-30 | 2015-11-17 | Samsung Electronics Co., Ltd. | Operating method of nonvolatile memory device and operating method of memory controller controlling the nonvolatile memory device |
Also Published As
Publication number | Publication date |
---|---|
US7623385B2 (en) | 2009-11-24 |
CN101315813A (zh) | 2008-12-03 |
CN101315813B (zh) | 2011-05-11 |
US20080298127A1 (en) | 2008-12-04 |
KR20080105753A (ko) | 2008-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100877103B1 (ko) | 리드 디스터브가 억제되도록 하는 플래시 메모리소자의리드 방법 | |
KR100961196B1 (ko) | 리드 디스터브가 억제되도록 하는 플래시 메모리소자의리드 방법 | |
US7505322B2 (en) | Method for reading NAND flash memory device using self-boosting | |
CN110277123B (zh) | 半导体存储装置 | |
US7619933B2 (en) | Reducing effects of program disturb in a memory device | |
CN101405814B (zh) | 使用不同电压的用于非易失性存储装置的检验操作 | |
US9564236B2 (en) | NAND flash memory and reading method thereof | |
US7196930B2 (en) | Flash memory programming to reduce program disturb | |
US6611460B2 (en) | Nonvolatile semiconductor memory device and programming method thereof | |
US7701741B2 (en) | Verifying an erase threshold in a memory device | |
KR101121473B1 (ko) | 반도체 장치에서의 노이즈 감소 | |
US8243522B2 (en) | NAND memory programming method using double vinhibit ramp for improved program disturb | |
JP2010211899A (ja) | 半導体記憶装置 | |
US9870828B2 (en) | Non-volatile semiconductor memory and erasing method thereof | |
US9779830B2 (en) | Non-volatile semiconductor memory device and erase method thereof | |
KR20090026502A (ko) | 플래시 메모리 소자의 동작 방법 | |
US9136004B2 (en) | Semiconductor memory device and programming method for flash memory for improving reliabilty of insulating layer of memory cell | |
US20200411113A1 (en) | Threshold voltage setting with boosting read scheme | |
KR100842752B1 (ko) | 리드 디스터브가 억제되는 낸드 플래시 메모리소자의리드방법 | |
KR102675390B1 (ko) | 플래시 메모리 디바이스들에서의 감지 회로 및 감지 동작 방법 | |
KR20100013950A (ko) | 플래시 메모리 장치 및 이의 프로그램 방법 | |
KR20090075535A (ko) | 넓은 패스 전압 윈도우를 얻는 플래쉬 메모리 장치의프로그램 검증 방법 | |
KR20140005701A (ko) | 반도체 메모리 장치 및 그의 동작 방법 | |
TWI521523B (zh) | 半導體記憶裝置及快閃記憶體的程式化方法 | |
KR100894097B1 (ko) | 셀프-부스팅을 이용한 낸드 플래시 메모리소자의 프로그램방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20131122 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141126 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20151120 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20171124 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20191125 Year of fee payment: 12 |