KR100961196B1 - 리드 디스터브가 억제되도록 하는 플래시 메모리소자의리드 방법 - Google Patents

리드 디스터브가 억제되도록 하는 플래시 메모리소자의리드 방법 Download PDF

Info

Publication number
KR100961196B1
KR100961196B1 KR1020070065845A KR20070065845A KR100961196B1 KR 100961196 B1 KR100961196 B1 KR 100961196B1 KR 1020070065845 A KR1020070065845 A KR 1020070065845A KR 20070065845 A KR20070065845 A KR 20070065845A KR 100961196 B1 KR100961196 B1 KR 100961196B1
Authority
KR
South Korea
Prior art keywords
voltage
cell
select transistor
pass voltage
applying
Prior art date
Application number
KR1020070065845A
Other languages
English (en)
Other versions
KR20090002483A (ko
Inventor
노금환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070065845A priority Critical patent/KR100961196B1/ko
Priority to US11/965,548 priority patent/US7688641B2/en
Publication of KR20090002483A publication Critical patent/KR20090002483A/ko
Application granted granted Critical
Publication of KR100961196B1 publication Critical patent/KR100961196B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 낸드 플래시 메모리소자의 리드 방법은, 드레인 선택 트랜지스터, 복수개의 셀 트랜지스터들 및 소스 선택 트랜지스터가 직렬로 연결되어 이루어지는 셀 스트링을 포함하는 낸드 플래시 메모리소자의 리드 방법에 있어서, 드레인 선택 트랜지스터의 게이트에 드레인 선택 트랜지스터를 턴 온 시키는 제1 전압을 인가하는 단계와, 복수개의 셀 트랜지스터들 중 선택된 셀 트랜지스터의 게이트에 리드전압을 인가하는 단계와, 그리고 복수개의 셀 트랜지스터들 중 선택되지 않은 셀 트랜지스터들의 게이트에 패스전압을 인가하되, 선택되지 않은 셀 트랜지스터들 중에서 선택된 셀 트랜지스터에 인접한 셀 트랜지스터에는 상대적으로 작은 크기의 제1 패스전압을 인가하고, 나머지 셀 트랜지스터에는 상대적으로 큰 크기의 제2 패스전압을 인가하는 단계를 포함한다.
낸드 플래시, 리드 디스터브(read disturb), 채널 부스팅, 핫 캐리어, 패스전압

Description

리드 디스터브가 억제되도록 하는 플래시 메모리소자의 리드 방법{Method of reading flash memory device for depressing read disturb}
도 1은 일반적인 낸드 플래시 메모리소자의 스트링 구조를 나타내 보인 도면이다.
도 2는 도 1의 스트링 구조의 단면구조 및 리드 디스터브 현상을 설명하기 위하여 나타내 보인 단면도이다.
도 3은 낸드 플래시 메모리소자의 리드 방법을 설명하기 위하여 나타내 보인 도면이다.
도 4는 본 발명에 따른 플래시 메모리소자의 리드 방법을 설명하기 위하여 나타내 보인 도 3의 낸드 플래시 메모리소자의 타이밍도이다.
본 발명은 플래시 메모리소자의 리드 방법에 관한 것으로서, 특히 리드 디스터브(read disturb)가 억제되도록 하는 플래시 메모리소자의 리드 방법에 관한 것이다.
플래시 메모리소자는 불휘발성 메모리소자가 채용되는 여러 전자 응용분야에 서 폭넓게 사용되고 있다. 플래시 메모리소자는 하나의 트랜지스터 셀을 사용하며, 이는 높은 메모리 밀도, 높은 신뢰성 및 저 전력 소모를 제공한다. 플래시 메모리소자는, 휴대용 컴퓨터, 개인 디지털 어시스턴트(PDA), 디지털 카메라 및 휴대용 전화 등에 이용되고 있다. 이 외에도 프로그램 코드, 기본 입/출력 시스템(BIOS)와 같은 시스템 데이터, 그리고 그 밖의 펌웨어도 플래시 메모리소자 내에 저장될 수 있다. 플래시 메모리소자 중에서 특히 낸드(NAND) 플래시 메모리소자는 비교적 낮은 비용으로도 높은 메모리 밀도를 얻을 수 있다는 점에서 최근 그 사용범위가 점점 더 넓어지고 있는 추세이다.
도 1에 나타낸 바와 같이, 낸드 플래시 메모리소자의 메모리셀은 복수개의 셀 스트링들(cell strings)을 포함한다. 셀 스트링(string)(100)은 드레인 선택 트랜지스터(110), 복수개의 셀 트랜지스터들(131, 132, 133, 134) 및 소스 선택 트랜지스터(120)가 직렬로 연결되는 구조를 갖는다. 드레인 선택 트랜지스터(110)의 드레인은 비트라인(BL)에 연결되고 소스는 셀 트랜지스터(131)의 드레인에 연결된다. 드레인 선택 트랜지스터(110)의 게이트, 즉 워드라인은 드레인 선택 라인(DSL)에 연결된다. 각각의 셀 트랜지스터(131, 132, 133, 134)의 게이트는 각각의 워드라인(WL1, WL2, WL3, WL4))에 연결된다. 소스 선택 트랜지스터(120)의 드레인은 셀 트랜지스터(134)의 소스에 연결되고 소스는 공통 소스 라인(CSL)에 연결된다. 소스 선택 트랜지스터(120)의 게이트, 즉 워드라인은 소스 선택 라인(SSL)에 연결된다. 드레인 선택 트랜지스터(110) 및 소스 선택 트랜지스터(120)는 통상의 모스(MOS) 트랜지스터이고, 셀 트랜지스터들(131, 132, 133)은 플로팅 게이트 트랜지스터들이 다.
셀 트랜지스터들(131, 132, 133)은 각각의 셀 트랜지스터의 문턱전압에 따라서 이레이즈(erase)된 상태를 갖거나 또는 프로그램(program)된 상태를 갖는다. 소거된 상태에 있는 셀 트랜지스터들은 상대적으로 낮은 문턱전압, 예컨대 0V보다 낮은 문턱전압을 갖는다. 반면에 프로그램된 상태에 있는 셀 트랜지스터들은 상대적으로 높은 문턱전압, 예컨대 0V보다 높은 문턱전압을 갖는다. 셀 트랜지스터가 어떤 상태인지를 판별하는 리드(read) 동작은 선택된 셀 트랜지스터의 워드라인에 리드전압, 예컨대 0V를 인가하여, 선택된 셀 트랜지스터가 턴 온 되는지 턴 오프 상태를 유지하는지에 판별함으로써 이루어진다. 즉 선택된 셀 트랜지스터가 턴 온 되는 경우, 문턱전압이 리드 전압보다 낮으므로 선택된 셀 트랜지스터는 이레이즈된 상태다. 반면에 선택된 셀 트랜지스터가 턴 오프를 유지하는 경우, 문턱전압이 리드 전압보다 높으므로 선택된 셀 트랜지스터는 프로그램 상태다.
그런데 이와 같은 리드 동작이 반복적으로 이루어짐에 따라 리드 디스터브(read disturb) 현상이 발생할 수 있다. 리드 디스터브 현상은, 이레이즈된 셀 트랜지스터의 문턱전압이 비정상적으로 높아져서 이레이즈 상태가 아닌 프로그램된 상태로 리드되는 현상이다. 이와 같은 리드 디스터브 현상을 유발되는 메카니즘으로서 여러가지 현상들이 제시되고 있는데, 그 중 하나는 핫 캐리어(hot carrier)에 의한 리드 디스터브이다.
구체적으로, 도 2에 나타낸 바와 같이, 셀 트랜지스터(132)를 리드하는 경우, 선택된 셀 트랜지스터(132)의 워드라인(WL2)에는 대략 0V의 리드전압(Vread)이 인가되고, 나머지 셀 트랜지스터들, 즉 선택되지 않은 셀 트랜지스터들(133, 134)의 워드라인(WL3, WL4)에는 리드전압(Vread)보다 높은, 예컨대 대략 5V의 패스전압(Vpass)을 인가한다. 그런데 선택되지 않은 셀 트랜지스터들(133, 134) 중 선택된 셀 트랜지스터(132)에 인접한 셀 트랜지스터(133)에는 워드라인(WL3)에 인가된 패스전압(Vpass)에 의한 채널 부스팅(channel boosting)이 이루어지고, 이에 따라 도면에서 화살표들(241, 242)로 나타낸 바와 같이, 강한 수평 전계 및 수직 전계가 형성된다. 이 수평 전계 및 수직 전계에 의해, 도면에서 화살표(243)로 나타낸 바와 같이, 선택된 셀 트랜지스터(132)의 채널내에서 오프 누설 전류(off leakage current)를 형성하는 전자들이 고에너지를 갖는 핫 캐리어가 되어 인접한 셀 트랜지스터(133)의 플로팅 게이트(FG)로 주입(injection)된다. 그러면 인접한 셀 트랜지스터(133)의 문턱전압은 증가되어 비정상적으로 이레이즈 상태에서 프로그램 상태가 된다.
본 발명이 이루고자 하는 기술적 과제는, 리드 디스터브의 발생이 억제되도록 하는 낸드 플래시 메모리소자의 리드 방법을 제공하는 것이다.
일 실시예에 따른 낸드 플래시 메모리소자의 리드 방법은, 드레인 선택 트랜지스터, 복수개의 메모리셀들 및 소스 선택 트랜지스터가 직렬로 연결되어 이루어지는 셀 스트링을 포함하는 낸드 플래시 메모리소자의 리드 방법에 있어서, 상기 드레인 선택 트랜지스터의 게이트에 상기 드레인 선택 트랜지스터를 턴 온 시키는 제1 전압을 인가하는 단계; 상기 복수개의 메모리셀들 중 선택된 셀 트랜지스터의 게이트에 리드전압을 인가하는 단계; 및 상기 복수개의 메모리셀들 중 선택되지 않은 메모리셀들의 게이트에 패스전압을 인가하되, 상기 선택되지 않은 메모리셀들 중에서 상기 선택된 메모리셀에 인접한 메모리셀의 게이트에는 상대적으로 작은 크기의 제1 패스전압을 인가하고, 나머지 메모리셀의 게이트에는 상대적으로 큰 크기의 제2 패스전압을 인가하는 단계를 포함한다.
상기 제1 패스전압 및 제2 패스전압은 상기 드레인 선택 트랜지스터를 턴 온 시키는 제1 전압과 동시에 인가되도록 할 수 있다.
상기 제1 패스전압의 크기는 3V 내지 6V로 설정할 수 있다.
상기 제1 패스전압은 상기 선택된 메모리셀에 인접한 메모리셀들을 턴 온시키면서 상기 선택된 메모리셀의 채널 내에 핫 캐리어를 발생시키는 않는 범위일 수 있다.
다른 실시예에서, 상기 소스 선택 트랜지스터의 게이트에 상기 소스 선택 트랜지스터를 턴 온 시키는 제2 전압을 인가하는 단계를 더 포함할 수 있다.
상기 제2 전압은, 상기 제1 전압과 상기 제1 패스전압 및 제2 패스전압이 인가된 후에 인가되도록 할 수 있다.
다른 실시예에서, 상기 선택된 메모리셀을 포함하는 셀 스트링에 연결되는 선택된 비트라인에 프리차지 전압을 인가하는 단계; 및 상기 선택된 메모리셀을 포함하는 셀 스트링 외의 다른 셀 스트링들에 연결되는 선택되지 않은 비트라인들에는 0V를 인가하는 단계를 더 포함할 수 있다.
상기 프리차지 전압은 전원전압을 인가할 수 있다.
상기 프리차지 전압은 0.5V 내지 7V로 설정할 수 있다.
다른 실시예에 따른 낸드 플래시 메모리소자의 리드방법은, 드레인 선택 트랜지스터, 복수개의 메모리셀들 및 소스 선택 트랜지스터가 직렬로 연결되어 이루어지고, 상기 드레인 선택 트랜지스터는 각각의 비트라인에 연결되는 셀 스트링을 포함하는 낸드 플래시 메모리소자의 리드 방법에 있어서, 선택된 메모리셀을 포함하는 셀 스트링에 연결되는 선택된 비트라인에 프리차지 전압을 인가하는 단계; 상기 선택된 비트라인 외의 다른 비트라인들에는 0V를 인가하는 단계; 상기 드레인 선택 트랜지스터의 게이트에 상기 드레인 선택 트랜지스터를 턴 온 시키는 제1 전압을 인가하는 단계; 상기 복수개의 메모리셀들 중 선택된 메모리셀의 게이트에 리드전압을 인가하는 단계; 및 상기 복수개의 메모리셀들 중 선택되지 않은 메모리셀들의 게이트에 패스전압을 인가하되, 상기 선택되지 않은 메모리셀들 중에서 상기 선택된 메모리셀에 인접한 메모리셀의 게이트에는 상대적으로 작은 크기의 제1 패스전압을 인가하고, 나머지 메모리셀의 게이트에는 상대적으로 큰 크기의 제2 패스전압을 인가하는 단계; 상기 소스 선택 트랜지스터의 게이트에 상기 소스 선택 트랜지스터를 턴 온 시키는 제2 전압을 인가하는 단계; 및 상기 선택된 비트라인의 전압 변화를 감지하여 상기 선택된 메모리셀이 프로그램 상태인지 이레이즈 상태인지를 판별하는 단계를 포함한다.
이하 첨부도면을 참조하면서 본 발명의 실시예를 보다 상세하게 설명하기로 한다.
도 3은 낸드 플래시 메모리소자의 리드 방법을 설명하기 위하여 나타내 보인 도면이다. 그리고 도 4는 본 발명에 따른 플래시 메모리소자의 리드 방법을 설명하기 위하여 나타내 보인 도 3의 낸드 플래시 메모리소자의 타이밍도이다.
먼저 도 3을 참조하면, 제1 셀 스트링(310)은 제1 비트라인(BL1)에 연결된다. 제1 셀 스트링(310)은 제1 드레인 선택 트랜지스터(311), 복수개의 셀 트랜지스터들(또는 메모리셀들)(312, 313, 314, 315) 및 제1 소스 선택 트랜지스터(316)가 직렬로 연결되는 구조로 이루어진다. 제1 비트라인(BL1)은 제1 드레인 선택 트랜지스터(311)의 드레인에 연결된다. 제1 소스 선택 트랜지스터(316)의 소스는 공통 소스 라인(CSL)에 연결된다. 제2 셀 스트링(320)은 제2 비트라인(BL2)에 연결된다. 제2 셀 스트링(320)은 제2 드레인 선택 트랜지스터(321), 복수개의 셀 트랜지스터들(322, 323, 324, 325) 및 제2 소스 선택 트랜지스터(326)가 직렬로 연결되는 구조로 이루어진다. 제2 비트라인(BL2)은 제2 드레인 선택 트랜지스터(312)의 드레인에 연결된다. 제2 소스 선택 트랜지스터(326)의 소스는 공통 소스 라인(CSL)에 연결된다.
제1 드레인 선택 트랜지스터(311) 및 제2 드레인 선택 트랜지스터(321)의 게이트는 드레인 선택 라인(DSL)에 공통으로 연결된다. 제1 소스 선택 트랜지스터(316) 및 제2 소스 선택 트랜지스터(326)의 게이트는 소스 선택 라인(SSL)에 공통으로 연결된다. 워드라인(WL2)은 셀 트랜지스터(312)와 셀 트랜지스터(322)의 컨트롤게이트들에 연결된다. 워드라인(WL3)은 셀 트랜지스터(313)와 셀 트랜지스터(323)의 컨트롤게이트들에 연결된다. 워드라인(WL4)은 셀 트랜지스터(314)와 셀 트랜지스터(324)의 컨트롤게이트들에 연결된다. 워드라인(WL5)은 셀 트랜지스터(315)와 셀 트랜지스터(325)의 컨트롤게이트들에 연결된다. 도면에 나타낸 바와 같이, 각각의 비트라인(BL1, BL2)과 각각의 셀 스트링(310, 320)은 메모리셀 어레이의 열(columns)을 구성한다. 워드라인들(WL2, WL3, WL4, WL5)은 메모리셀 어레이의 행(rows)을 구성한다.
이와 같은 구조의 메모리셀 어레이에서, 도면에서 "A"로 나타낸 바와 같이, 셀 트랜지스터(323)의 상태, 즉 프로그램 상태인지 이레이즈 상태인지를 리드하는 방법을 도 4의 타이밍도를 함께 참조하면서 설명하면 다음과 같다.
먼저 도 4에는 나타내지 않았지만, 비트라인을 프리차지(precharge)시킨다. 구체적으로 선택된 셀 트랜지스터(323)를 포함하는 제2 셀 스트링(320)에 연결되는 선택된 제2 비트라인(BL2)은 전원전압, 즉 대략 0.5V 내지 7V 사이의 전압, 예컨대 대략 1V가 되도록 프리차지시킨다. 그리고 선택된 제2 비트라인(BL2) 외의 나머지 선택되지 않은 제1 비트라인(BL1)은 0V가 되도록 한다. 다음에 제1 시점(T1)에서 드레인 선택 라인(DSL)에 일정 크기, 예컨대 대략 5V의 드레인 선택 트랜지스터 턴 온 전압을 인가한다. 이 턴 온 전압에 의해 제2 드레인 선택 트랜지스터(321)는 턴 온 된다. 또한 제1 시점(T1)에서 선택된 셀 트랜지스터(323)의 워드라인(WL3)에는 리드전압(Vread), 예컨대 대략 0V를 인가하고, 선택되지 않은 셀 트랜지스터들(322, 324, 325)의 워드라인들(WL2, WL4, WL5)에는 패스전압(Vpass)을 인가한다. 패스전압 펄스의 상승 에지(rising edge)는 드레인 선택 라인(DSL)에 인가되는 턴 온 전압 펄스의 상승 에지(rising edge) 발생과 동시에 발생되도록 한다. 이 패스 전압은 선택되지 않은 셀 트랜지스터들(322, 324, 325)을 프로그램 여부에 관계없이 턴 온 시킬 수 있을 정도의 크기를 갖는다.
상기 패스전압(Vpass)의 인가는 선택되지 않은 셀 트랜지스터들(322, 324, 325)의 워드라인들(WL2, WL4, WL5)에 대해 균일하게 이루어지지 않는다. 구체적으로 선택되지 않은 셀 트랜지스터들(322, 324, 325) 중에서, 선택된 셀 트랜지스터(323)에 인접한 셀 트랜지스터(322, 324)의 워드라인(WL2, WL4)에는 상대적으로 작은 크기의 제1 패스전압(Vpass1)을 인가한다. 반면에 선택된 셀 트랜지스터(323)에 인접하지 않은 나머지 선택되지 않은 셀 트랜지스터(325)의 워드라인(WL5)에는 제1 패스전압(Vpass1)보다 상대적으로 큰 크기의 제2 패스전압(Vpass2)을 인가한다. 제1 패스전압(Vpass1)의 크기는 대략 3V 내지 6V가 되도록 하며, 제2 패스전압(Vpass2)은 제1 패스전압(Vpass1)보다 대략 0.5V 더 높게 설정한다.
선택되지 않은 셀 트랜지스터들(322, 324, 325) 중에서 선택된 셀 트랜지스터(325)에 인접한 셀 트랜지스터(322, 324)의 워드라인에 상대적으로 낮은 제1 패스전압(Vpass1)을 인가함으로써, 셀 트랜지스터(322, 324)의 채널은 부스팅시키지만, 채널 부스팅의 정도를 상대적으로 약하게 하고, 전계의 세기 또한 감소시킴으로써, 인접한 선택된 셀 트랜지스터(323)의 채널내의 전자가 핫 캐리어가 되는 것을 억제시킬 수 있고, 그 결과 핫 캐리어에 의한 리드 디스터브가 억제된다.
다음에 제2 시점(T2)에서, 소스 선택 라인(SSL)에 소스 선택 트랜지스터(326)를 턴 온 시키는 전압을 인가한다. 그러면, 선택되지 않은 셀 트랜지스터들(322, 324, 325)의 채널 부스팅은 완만하게 유지되면서 핫 캐리어의 발생은 여전 히 완화된다. 이 경우, 선택된 셀 트랜지스터(323)가 턴 온 되는 경우 제2 셀 스트링(320)을 따라 전하가 이동할 수 있는 경로가 형성되지만, 선택된 셀 트랜지스터(323)가 턴 오프 되는 경우 제2 셀 스트링(320)을 따라 전하가 이동할 수 있는 경로는 형성되지 않는다.
제2 시점(T2)으로부터 일정 시간이 경과한 제3 시점(T3)이 되면, 선택된 셀 트랜지스터(323)의 상태에 따라서 제2 비트라인(BL2)에 프리차지되어 있던 전하가 방전되거나, 또는 그래로 유지되게 된다. 즉 제2 셀 스트링(320)을 따라 전하가 이동할 수 있는 경로가 형성되면, 제2 비트라인(BL2)에 프리차지되어 있던 전하들은 셀 소스 라인(CSL)으로 방전된다(도면에서 "410" 참조). 반면에 제2 셀 스트링(320)을 따라 전하가 이동할 수 있는 경로가 형성되지 않으면, 제2 비트라인(BL2)에 프리차지되어 있던 전하들은 방전하지 못하고 그래도 유지된다(도면에서 "420" 참조). 따라서 제2 비트라인(BL2)이 방전되었는지를 감지하고, 방전된 경우에는 선택된 셀 트랜지스터(323)가 턴 온 된 경우이므로 이레이즈 상태인 것으로 판정한다. 반면에 방전되지 않은 경우에는 선택된 셀 트랜지스터(323)가 턴 오프 된 경우이므로 프로그램 상태인 것으로 판정한다. 이와 같이 제2 비트라인(BL2)의 방전 여부는 충분한 시간(evaluation time)이 경과한 후에 판단할 수록 보다 더 정확하게 판별할 수 있다.
본 발명에 따른 낸드 플래시 메모리소자의 리드 방법에 따르면, 선택된 셀 트랜지스터에 인접한 셀 트랜지스터의 워드라인에 다른 선택되지 않은 셀 트랜지스 터의 워드라인에 인가되는 패스전압보다 상대적으로 작은 패스전압을 인가함으로써, 채널 부스팅을 유지한 상태에서 선택된 셀 트랜지스터의 채널 내에 핫 캐리어가 발생되지 않도록 하고, 이에 따라 핫 캐리어에 의해 인접한 셀 트랜지스터의 리드 디스터브 현상의 발생을 억제할 수 있다. 이 외에도, 핫 캐리어가 발생하지 않아 소자의 신뢰성과 리텐션 특성을 향상시킬 수 있다.

Claims (10)

  1. 드레인 선택 트랜지스터, 복수개의 메모리셀들 및 소스 선택 트랜지스터가 직렬로 연결되어 이루어지는 셀 스트링을 포함하는 낸드 플래시 메모리소자의 리드 방법에 있어서,
    상기 드레인 선택 트랜지스터의 게이트에 상기 드레인 선택 트랜지스터를 턴 온 시키는 제1 전압을 인가하는 단계;
    상기 복수개의 메모리셀들 중 선택된 메모리셀의 게이트에 리드전압을 인가하는 단계;
    상기 복수개의 메모리셀들 중 상기 선택되지 않은 메모리셀들 중에서 상기 선택된 메모리셀에 인접한 메모리셀의 게이트에는 제1 패스전압을 인가하고, 나머지 메모리셀의 게이트에는 제2 패스전압을 인가하되, 상기 제1 패스전압은 상기 제1 패스전압이 인가되는 메모리셀을 턴온시키면서 상기 제2 패스전압보다는 작도록 설정하는 단계; 및
    상기 소스 선택 트랜지스터의 게이트에 상기 소스 선택 트랜지스터를 턴 온 시키는 제2 전압을 인가하되, 상기 제2 전압은 상기 제1 전압과 상기 제1 패스전압 및 제2 패스전압이 인가된 후에 인가되도록 하는 단계를 포함하는 낸드 플래시 메모리소자의 리드 방법.
  2. 제1항에 있어서,
    상기 제1 패스전압 및 제2 패스전압은 상기 드레인 선택 트랜지스터를 턴 온 시키는 제1 전압과 동시에 인가되도록 하는 낸드 플래시 메모리소자의 리드 방법.
  3. 제1항에 있어서,
    상기 제1 패스전압의 크기는 3V 내지 6V로 설정하는 낸드 플래시 메모리소자의 리드 방법.
  4. 제1항에 있어서,
    상기 제1 패스전압은 상기 선택된 메모리셀에 인접한 셀 트랜지스터들을 턴 온시키면서 상기 선택된 메모리셀의 채널 내에 핫 캐리어를 발생시키는 않는 범위인 낸드 플래시 메모리소자의 리드 방법.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 선택된 메모리셀을 포함하는 셀 스트링에 연결되는 선택된 비트라인에 프리차지 전압을 인가하는 단계; 및
    상기 선택된 메모리셀을 포함하는 셀 스트링 외의 다른 셀 스트링들에 연결되는 선택되지 않은 비트라인들에는 0V를 인가하는 단계를 더 포함하는 낸드 플래시 메모리소자의 리드 방법.
  8. 제7항에 있어서,
    상기 프리차지 전압은 전원전압을 인가하는 낸드 플래시 메모리소자의 리드 방법.
  9. 제7항에 있어서,
    상기 프리차지 전압은 0.5V 내지 7V로 설정하는 낸드 플래시 메모리소자의 리드 방법.
  10. 드레인 선택 트랜지스터, 복수개의 메모리셀들 및 소스 선택 트랜지스터가 직렬로 연결되어 이루어지고, 상기 드레인 선택 트랜지스터는 각각의 비트라인에 연결되는 셀 스트링을 포함하는 낸드 플래시 메모리소자의 리드 방법에 있어서,
    선택된 메모리셀을 포함하는 셀 스트링에 연결되는 선택된 비트라인에 프리차지 전압을 인가하는 단계;
    상기 선택된 비트라인 외의 다른 비트라인들에는 0V를 인가하는 단계;
    상기 드레인 선택 트랜지스터의 게이트에 상기 드레인 선택 트랜지스터를 턴 온 시키는 제1 전압을 인가하는 단계;
    상기 복수개의 메모리셀들 중 선택된 메모리셀의 게이트에 리드전압을 인가하는 단계;
    상기 복수개의 메모리셀들 중 상기 선택되지 않은 메모리셀들 중에서 상기 선택된 메모리셀에 인접한 메모리셀의 게이트에는 제1 패스전압을 인가하고, 나머지 메모리셀의 게이트에는 제2 패스전압을 인가하되, 상기 제1 패스전압은 상기 제1 패스전압이 인가되는 메모리셀을 턴온시키면서 상기 제2 패스전압보다는 작도록 설정하는 단계;
    상기 소스 선택 트랜지스터의 게이트에 상기 소스 선택 트랜지스터를 턴 온 시키는 제2 전압을 인가하되, 상기 제2 전압은 상기 제1 전압과 상기 제1 패스전압 및 제2 패스전압이 인가된 후에 인가되도록 하는 단계; 및
    상기 선택된 비트라인의 전압 변화를 감지하여 상기 선택된 메모리셀이 프로그램 상태인지 이레이즈 상태인지를 판별하는 단계를 포함하는 낸드 플래시 메모리소자의 리드 방법.
KR1020070065845A 2007-06-29 2007-06-29 리드 디스터브가 억제되도록 하는 플래시 메모리소자의리드 방법 KR100961196B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070065845A KR100961196B1 (ko) 2007-06-29 2007-06-29 리드 디스터브가 억제되도록 하는 플래시 메모리소자의리드 방법
US11/965,548 US7688641B2 (en) 2007-06-29 2007-12-27 Method of depressing read disturbance in flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070065845A KR100961196B1 (ko) 2007-06-29 2007-06-29 리드 디스터브가 억제되도록 하는 플래시 메모리소자의리드 방법

Publications (2)

Publication Number Publication Date
KR20090002483A KR20090002483A (ko) 2009-01-09
KR100961196B1 true KR100961196B1 (ko) 2010-06-10

Family

ID=40160238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070065845A KR100961196B1 (ko) 2007-06-29 2007-06-29 리드 디스터브가 억제되도록 하는 플래시 메모리소자의리드 방법

Country Status (2)

Country Link
US (1) US7688641B2 (ko)
KR (1) KR100961196B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8737140B2 (en) 2011-09-28 2014-05-27 SK Hynix Inc. Semiconductor memory device and method of operating the same

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101444491B1 (ko) 2007-02-07 2014-09-24 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드 소스 측 비대칭 사전 충전 프로그래밍 방식
KR101259792B1 (ko) * 2007-07-10 2013-05-02 삼성전자주식회사 낸드 플래시 메모리 소자의 읽기 방법
KR101033465B1 (ko) * 2008-12-30 2011-05-09 주식회사 하이닉스반도체 플래쉬 메모리 장치 및 및 이를 위한 리드동작 제어 방법
KR101497548B1 (ko) * 2009-02-02 2015-03-03 삼성전자주식회사 플래시 메모리 장치, 및 이의 프로그램 및 독출 방법
JP2010199235A (ja) * 2009-02-24 2010-09-09 Toshiba Corp 不揮発性半導体記憶装置
KR101015758B1 (ko) * 2009-05-29 2011-02-22 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 이를 이용한 프로그램 동작 방법
JP4913188B2 (ja) * 2009-09-18 2012-04-11 株式会社東芝 不揮発性半導体記憶装置
KR101109290B1 (ko) * 2010-07-07 2012-01-31 황병석 복수 씽크대용 분리형 유트랩
TWI451417B (zh) * 2010-09-23 2014-09-01 Macronix Int Co Ltd 減少反及閘非揮發記憶體中讀取干擾的方法與裝置
KR101784973B1 (ko) 2010-11-11 2017-10-13 삼성전자주식회사 메모리 소자의 동작 전압 제공 방법 및 메모리 컨트롤러
US8472266B2 (en) 2011-03-31 2013-06-25 Sandisk Technologies Inc. Reducing neighbor read disturb
CN103858168B (zh) 2011-09-02 2016-09-28 慧与发展有限责任合伙企业 用于存储数据的设备和用于读取存储单元的方法
KR101987740B1 (ko) 2012-07-09 2019-06-11 에스케이하이닉스 주식회사 불휘발성 메모리 장치의 채널 특성을 추정하기 위한 방법
CN103594116A (zh) * 2012-08-15 2014-02-19 群联电子股份有限公司 数据读取方法、控制电路、存储器模块与存储器存储装置
KR20170004698A (ko) 2015-07-03 2017-01-11 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US20170164050A1 (en) * 2015-12-06 2017-06-08 Cisco Technology, Inc. Presenting alternate content
KR102026177B1 (ko) * 2017-11-22 2019-09-27 서울대학교산학협력단 셀 스트링의 선택 트랜지스터를 프로그램함으로 데이터를 보호하는 플래시 메모리 장치 및 그것을 포함하는 데이터 저장 장치
CN114171072A (zh) * 2021-01-15 2022-03-11 长江存储科技有限责任公司 3d存储器的配置方法、读取方法以及3d存储器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621634B1 (ko) * 2005-05-06 2006-09-07 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4810712B2 (ja) 1997-11-05 2011-11-09 ソニー株式会社 不揮発性半導体記憶装置及びその読み出し方法
US6380033B1 (en) 1999-09-20 2002-04-30 Advanced Micro Devices, Inc. Process to improve read disturb for NAND flash memory devices
JP3829088B2 (ja) * 2001-03-29 2006-10-04 株式会社東芝 半導体記憶装置
US7177977B2 (en) 2004-03-19 2007-02-13 Sandisk Corporation Operating non-volatile memory without read disturb limitations
US7085165B2 (en) 2004-12-30 2006-08-01 Macronix International Co., Ltd. Method and apparatus for reducing read disturb in non-volatile memory
KR100672121B1 (ko) 2005-01-12 2007-01-19 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그것의 프로그램/판독 방법
KR100799046B1 (ko) 2005-09-27 2008-01-28 주식회사 하이닉스반도체 래치업 방지를 위한 래치회로
US7525841B2 (en) * 2006-06-14 2009-04-28 Micron Technology, Inc. Programming method for NAND flash
US7684243B2 (en) * 2006-08-31 2010-03-23 Micron Technology, Inc. Reducing read failure in a memory device
KR100770754B1 (ko) * 2006-10-12 2007-10-29 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
US7616505B2 (en) * 2006-12-28 2009-11-10 Sandisk Corporation Complete word line look ahead with efficient data latch assignment in non-volatile memory read operations

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621634B1 (ko) * 2005-05-06 2006-09-07 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8737140B2 (en) 2011-09-28 2014-05-27 SK Hynix Inc. Semiconductor memory device and method of operating the same

Also Published As

Publication number Publication date
KR20090002483A (ko) 2009-01-09
US7688641B2 (en) 2010-03-30
US20090003080A1 (en) 2009-01-01

Similar Documents

Publication Publication Date Title
KR100961196B1 (ko) 리드 디스터브가 억제되도록 하는 플래시 메모리소자의리드 방법
KR100877103B1 (ko) 리드 디스터브가 억제되도록 하는 플래시 메모리소자의리드 방법
US7505322B2 (en) Method for reading NAND flash memory device using self-boosting
JP5720905B2 (ja) フラッシュメモリプログラム禁止方式
US7619933B2 (en) Reducing effects of program disturb in a memory device
US7212435B2 (en) Minimizing adjacent wordline disturb in a memory device
US6330192B1 (en) Nonvolatile semiconductor memory device and method of erasing data of nonvolatile semiconductor memory device
US8542534B2 (en) Select gate programming in a memory device
US7196930B2 (en) Flash memory programming to reduce program disturb
US20050254309A1 (en) Program method of non-volatile memory device
US6611460B2 (en) Nonvolatile semiconductor memory device and programming method thereof
KR101121473B1 (ko) 반도체 장치에서의 노이즈 감소
US7701741B2 (en) Verifying an erase threshold in a memory device
US8050098B2 (en) Program method of nonvolatile memory device
KR100390145B1 (ko) 불휘발성 반도체 메모리 장치의 프로그램 방법
US20170092368A1 (en) Non-volatile semiconductor memory and erasing method thereof
US7907454B2 (en) Method of verifying programming operation of flash memory device
KR100842752B1 (ko) 리드 디스터브가 억제되는 낸드 플래시 메모리소자의리드방법
KR20100013950A (ko) 플래시 메모리 장치 및 이의 프로그램 방법
KR20210153713A (ko) 플래시 메모리 디바이스들에서의 감지 회로 및 감지 동작 방법
KR100894097B1 (ko) 셀프-부스팅을 이용한 낸드 플래시 메모리소자의 프로그램방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130426

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140423

Year of fee payment: 5

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160422

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170425

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180425

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190422

Year of fee payment: 10