CN103858168B

CN103858168B - 用于存储数据的设备和用于读取存储单元的方法

Info

Publication number: CN103858168B
Application number: CN201180074045.8A
Authority: CN
Inventors: 赛厄马克·塔瓦莱伊
Original assignee: Hewlett Packard Enterprise Development LP
Current assignee: Hewlett Packard Enterprise Development LP
Priority date: 2011-09-02
Filing date: 2011-09-02
Publication date: 2016-09-28
Anticipated expiration: 2031-09-02
Also published as: US20140211544A1; US20160189773A1; EP2751807A4; WO2013032488A1; US9311998B2; EP2751807A1; KR20140063759A; CN103858168A; US9431103B2

Abstract

公开一种用于存储数据的设备和用于读取存储单元的方法。公开的示例性方法包含：在存储单元的读周期期间，在该存储单元上施加电流，来读取该存储单元的内容。在该存储单元的后续读周期期间，沿相反方向在该存储单元上施加后续电流，来读取该存储单元的该内容。

Description

用于存储数据的设备和用于读取存储单元的方法

背景技术

绝缘或半导体基质中掺杂剂的存在能够提高基质的导电率。掺杂剂能够被引入到基质中或在基质中移动，以动态地更改电气装置的电气操作。在一些情况下，通过在基质上施加电流，能够诱发掺杂剂移动或运动。在施加电流之后，掺杂剂的位置和特性保持稳定，直到另一电流的施加足以使掺杂剂移位。典型地，改变掺杂剂在基质中的布局会导致装置的电阻改变。通过基于掺杂剂的电阻改变而显示历史电气条件的记忆的电气装置被称为忆阻装置。

附图说明

图1A和图1B例示了现有技术的存储单元。

图2例示了示例性存储器接口配置。

图3例示了示例性存储器模块。

图4例示了另一示例性存储器模块。

图5A例示了在出现存储单元的写周期之前根据在此公开的教导操作的示例性存储单元。

图5B例示了在出现存储单元的写周期之后的图5A的示例性存储单元。

图5C例示了在出现存储单元的第一读周期之后的图5B的示例性存储单元。

图5D例示了在出现存储单元的第二读周期之后的图5C的示例性存储单元。

图6A和图6B例示了能够用于对图5A-5D所示的示例性存储单元提供电流的示例性电路。

图7是例示能够用于读取存储器内容的示例性过程的流程图。

具体实施方式

忆阻装置将数据存储为与该忆阻装置内的掺杂剂分布状态相对应的电阻。由于该忆阻装置内的掺杂剂分布是先前所施加的电流的反映，因此忆阻装置承载已被施加至该忆阻装置的历史电流的记忆。

因而，忆阻装置适合用作存储单元。传统上，用于将数据写入（如，将位设置为“1”或将位清为“0”）忆阻存储单元的技术包含在写周期期间在忆阻存储单元上施加写入电流。忆阻存储单元的传统读取包含在第一读周期期间沿第一方向在忆阻存储单元上施加读电流，并且在后续读周期期间沿相同（即，第一）方向施加读电流。

然而，在用于读取忆阻存储单元的已知方法中，沿相同方向在忆阻存储单元上反复施加读电流会增加忆阻存储单元中的掺杂剂。这种掺杂剂的增加可能需要越来越大安培数的读电流来使检测电路读取存储在忆阻存储单元中的数据，可能需要更高的电压源和/或电流源来产生更高的读电流，和/或可能需要更长的时间来使检测电路读取存储在忆阻存储单元中的数据。反复地沿相同方向在忆阻存储单元上施加读电流最终将掺杂剂水平提高到会致使忆阻存储单元在存储和读取数据上无效或不令人满意的极高浓度或密度。即，掺杂剂再分布的积累将足以读取忆阻存储单元的检测电流的量沿偏离标定中心点的正方向或负方向远离该标定中心点。因此，用于读取存储单元的内容的检测逻辑或检测电路的灵敏度随时间减小，最终致使存储单元不能操作或不令人满意。在一些情况下，施加过高的读电流和/或过长时间施加读电流会无意地更改或扰乱存储在存储单元中的信息。

与用于读取存储单元的已知方法不同，本文中公开的示例性方法、设备和制品能够用于读取诸如忆阻存储单元的存储单元，同时降低和在一些示例中消除存储单元中掺杂剂浓度或分布的不期望增加。因此，实现了这种存储单元使用寿命的延长。

在一些公开的示例性方法中，在存储单元的第一读周期期间，沿第一方向在存储单元上施加第一电流，以读取存储单元的内容。在相同存储单元的第二读周期期间，沿与第一方向相反的第二方向在该存储单元上施加第二电流，以减少对存储单元寿命的影响的方式（如，不增加掺杂剂分布）读取存储单元的内容。

在一些公开的示例性电路中，在存储单元的第一读周期期间，通过在该存储单元上施加用于将该存储单元掺杂剂的第一分布改变为第二分布的第一电流，来读取该存储单元的内容。掺杂剂的第一分布和第二分布代表相同的存储信息。然而，第二掺杂剂分布具有大于第一掺杂剂分布的掺杂剂浓度。在该存储单元的第二读周期期间，一些此类示例性电路通过在该存储单元上施加用于将掺杂剂的第二分布改变为掺杂剂的第一分布的第二电流，来读取该存储单元的内容，而不改变存储在该存储单元中的信息。

图1A和图1B例示了已知存储器100的操作。忆阻装置基于诸如二氧化钛的基质材料内的诸如氧（O₂）的掺杂剂的运动来存储数据。具体地，向这种忆阻装置施加足够大小的电流改变了基质材料内的掺杂剂水平。掺杂剂的变化更改该忆阻装置的电阻。在施加电流之后，掺杂剂分布的变化产生了代表存储信息（如，“0”或“1”）的电阻特性。掺杂剂材料长期保持该状态，由此保存施加至该忆阻装置的历史电流的记忆。在向忆阻装置施加强度或持续时间足以引起掺杂剂运动的另一电流之前，忆阻装置的电阻特性保持稳定，因此忆阻装置继续存储相同的数据。

因而，已知忆阻装置已被用作存储单元。传统上，用于将数据（如，一个或多个位）写入忆阻存储单元的技术包含在写周期期间在该忆阻存储单元上施加写入电流。忆阻存储单元的传统读取包含在读周期期间在忆阻存储单元上施加读电流。在传统的忆阻存储单元中，在所有读周期期间，将沿相同方向施加读电流。

图1A示出了传统的忆阻存储单元102。如图1A所例示，忆阻存储单元102与电流源104连接。详细地，电流源104的正端与忆阻存储单元102的第一端102a连接，并且电流源104的负端与忆阻存储单元102的第二端102b连接。在忆阻存储单元102中，忆阻基质102c介于第一端102a与第二端102b之间。图1A的忆阻基质102c具有掺杂区域106和未掺杂区域108。为了使用忆阻基质102c来存储数据，其掺杂被设置成第一状态。掺杂从第一状态被操纵或改变至第二状态，以存储不同的数据。图1A所例示的忆阻基质102c处于第一状态并存储二进制“0”。可以通过向忆阻存储单元102施加足够安培数的写入电流来引起足够的掺杂剂移动，从而改变忆阻存储单元102的电阻并且将忆阻存储单元102置于第二状态，来改变存储到忆阻存储单元102的信息。

图1B示出了在已施加写入电流来引起足够的掺杂剂移动从而将忆阻存储单元102置于第二状态之后的图1A的传统忆阻存储单元102。在图1B中，写入电流足以改变忆阻基质102c的掺杂剂分布，使得存储在忆阻基质102c中的数据从二进制“0”（如图1A所示的第一状态）改变为二进制“1”（如图1B所示的第二状态）。一旦信息被存储到忆阻基质102c，就可以通过施加足够安培数的读电流来引起忆阻基质102c两端的电压降或电势差，来读取信息。根据欧姆定律，电压（V）等于电流（I）乘以电阻（R）（即，V=IR）。因而，在将读电流施加至忆阻存储单元102之后，测量忆阻存储单元102两端产生的电压降，确定该单元的电阻。由于图1A的掺杂剂分布导致与图1B的掺杂剂分布不同的电阻，因此确定忆阻存储单元102两端的电压降和/或电阻足以确定存储到忆阻存储单元102的忆阻基质102c的信息的状态。换句话说，所测量的忆阻存储单元102两端的电压降或电势差代表存储在忆阻存储单元102中的信息。

现在转向图2，公开了包括有效地联接到存储器204的存储控制器202的示例性存储器接口200。存储控制器202可以是独立的存储控制器集成电路（IC）或在处理器芯片中实现的嵌入式存储控制器（如，与处理器在相同的模具上制造或位于相同的芯片封装中）。在例示的示例中，存储器204是忆阻存储器。忆阻存储器204可以是单个忆阻存储器IC或包括多个忆阻存储器IC的存储器模块。在一些示例中，忆阻存储器204是在处理器芯片（如，处理器208）中实现的嵌入式存储器。在例示的示例中，存储器接口200包括一条或多条总线206。提供一条或多条总线206，是为了在存储器204和存储控制器202之间交换诸如数据、控制信号和/或类似物的信息。

图3和图4例示了示例性存储器模块300和400。在图3例示的示例中，PCB内联存储器模块300被实现为包括安装在PCB304上的四个存储器芯片302a-d的多芯片存储器模块。存储器芯片302a-d中的每一个包括存储单元阵列。详细地，存储器芯片302a包括存储单元阵列306a，存储器芯片302b包括存储单元阵列306b，存储器芯片302c包括存储单元阵列306c，并且存储器芯片302d包括存储单元阵列306d。存储器芯片302a-d中的每一个还包括各自的读/写电路308a-d，用于读取阵列306a-d中对应的阵列中的数据和/或将数据写入阵列306a-d中对应的阵列中。在例示的示例中，电路308a-d与各自对应的存储器芯片302a-d的存储单元阵列306a-d并置。例如，存储器芯片302a的电路308a有效地联接到存储单元阵列306a。在例示的示例中，电路308a-d中的每一个能够将逻辑值写入存储器芯片302a-d的对应阵列306a-d中的一个或多个存储单元，或从中读取逻辑值。

图3的例示存储器模块300包括与存储器芯片302a-d的读/写电路308a-d连接的模块控制器310。在一些示例中，施加至存储器芯片302a-d的读和/或写入电流由模块控制器310控制，由电路308a-d控制，或由两者的结合控制。在一些示例中，模块控制器310控制向存储单元阵列306a-d中的一个或多个施加电流（如，写入电流、读电流或两者）。在一些示例中，模块控制器310与存储器芯片302a-d的电路308a-d中的一个或多个协作，以控制向存储单元阵列306a-d施加电流（如，写入电流、读电流或两者）。在一些示例中，模块控制器310使能流向电路308a的电流，并且电路308a将电流施加或沿特定路线传送到存储单元阵列306a。如本文中公开的，当施加读电流时，本示例的电路308a在沿第一方向施加电流与沿与第一方向相反的第二方向施加电流之间更替进行。在一些示例中，模块控制器310向电路308a传送电流，并且电路308a放大或减弱该电流并将该电流传送到存储单元阵列306a。

图4示出了示例性芯片堆叠存储器模块400。示例性芯片堆叠存储器模块400包括堆叠在第二IC模具404上的第一IC模具402。IC模具402和404承载于球栅阵列（BGA）芯片封装406上。在例示的示例中，第一IC模具402可以是忆阻存储器，并且第二IC模具404可以是另一个忆阻存储器或任何其它类型的存储器（如，SDRAM、SRAM或闪速存储器）或IC（如，处理器、控制器，等等）。在一些示例中，模具被堆叠在处理器或控制器模具上，和/或模具的一个或多个地址线、控制线和/或数据线直接通到芯片堆叠封装内部的处理器或控制器模具。在这种示例中，可能不需要从芯片堆叠封装外部的存储器访问。可替代地或此外，为了使能外部存储器访问，存储器IC模具的地址线、控制线和/或数据线能够通到外部芯片接口（如，BGA焊盘、表面安装焊盘、芯片引线，等等）。尽管芯片堆叠存储器模块400被示出为BGA封装，但也可使用其它类型的封装。

图5A-5D是忆阻存储单元502的示例性示意图。将关于读取存储单元502，同时减少、消除或防止忆阻存储单元502中不期望的掺杂剂分布或浓度的示例性方法，来引用图5A-5D，其中不期望的掺杂剂分布或浓度会致使忆阻存储单元502在存储和读取数据时无效或不令人满意。即，使用用于读取忆阻存储单元的现有技术方法，沿相同方向在忆阻存储单元上反复施加读电流会不期望地增加忆阻存储单元中的掺杂剂分布或浓度。这种掺杂剂分布或浓度上的增加会达到使该单元的电阻减小的水平，因此，根据欧姆定律（V=IR），检测电路为读取存储到忆阻存储单元的数据所需的读电流变得过高。即，随着掺杂剂浓度在忆阻存储单元中增加，存储单元电阻减小。随着存储单元的电阻减小，为生成存储单元两端的足以读取存储单元的内容的电压降或电势差所需的电流增加。最终，忆阻存储单元中掺杂剂分布或浓度的反复增加会致使忆阻存储单元无效或不令人满意，这是因为，例如用于生成足够电压降或电势差的读电流安培数变得太高。

为了例示目的，图5A-5D例示了随着两端502a与502b之间掺杂剂材料的移动掺杂剂水平的示例性变化。然而，在一些示例中，掺杂剂水平、浓度或分布的变化会随着忆阻存储单元502中均匀或基本上均匀分布的掺杂剂的密度的变化而发生。在这种示例中，向增加的掺杂剂浓度或分布的偏移导致相对密集的掺杂剂分布，反之向减小的掺杂剂分布或浓度的偏移导致相对稀疏的掺杂剂分布。

现在转向图5A，在出现存储单元502的写周期之前示出了示例性忆阻存储单元502和示例性电流源504。尽管图5A-5D的示例仅示出了存储单元502和电流源504，但是一个或多个附加装置可联接到忆阻存储单元502、电流源504或两者。例如，检测电路（未示出）能够有效地联接到忆阻存储单元502，以读取存储在忆阻存储单元502中的数据。如图5A所例示，电流源504的正端与忆阻存储单元502的第一端502a连接，并且电流源504的负端与忆阻存储单元502的第二端502b连接。位于忆阻存储单元502的第一端502a和第二端502b之间的是忆阻基质502c。例示的忆阻基质502c是诸如二氧化钛的基质材料，其中影响基质材料中的掺杂剂（如，氧（O₂））再分布来存储信息。如图5A所例示，忆阻基质502c具有表示为D0510a的掺杂剂分布或浓度。

图5A-5D所例示的忆阻基质502c能够将信息存储为二进制“1”或二进制“0”。然而，忆阻基质502c不一定存储二进制信息，而可改为存储不同类型的信息。例如，忆阻基质502c能够存储三进制（三电平）信息。如所示，阈值T1508A和T2508B在概念上分离忆阻基质502c的区域506a、506b和506c。在例示的示例中，相对于移动掺杂剂水平的示意图，示意性地示出了阈值T1508A和T2508B。在一些示例中，阈值T1508a和T2508b是代表或量化在忆阻基质502c中均匀或基本上均匀分布的掺杂剂的稀疏或密集的值。

在例示的示例中，忆阻基质502c在忆阻基质502c的掺杂剂分布或浓度位于区域506a中时存储二进制“0”，而在忆阻基质502c的掺杂剂分布位于区域506c中时存储二进制“1”。在一些示例中，忆阻基质502c能够配有用于分离区域506a和506c的滞后区域506b。在例示的示例中，当掺杂剂浓度或分布位于滞后区域506b中时，忆阻基质502c不会确定性地存储任何信息。在图5A例示的忆阻基质502c中，掺杂剂分布D0510a位于区域506a中，因此，在例示的示例中，忆阻基质502c存储二进制“0”。

在图5B例示的示例中，在出现忆阻存储单元502的写周期之后示出了忆阻存储单元502。在图5B例示的示例中，写周期改变忆阻基质502c中的掺杂剂水平，以将二进制“1”存储在忆阻存储单元502中。如图5B所例示，电流源504沿从忆阻存储单元502的第一端502a流向第二端502b的方向施加写入电流I₁505a。示例性写入电流I₁505a是可基于用于制造忆阻存储单元502的制造工艺、模具技术、硅几何大小（silicon geometry）、掺杂剂材料等选择的直流电流。如图5B所例示，示例性写入电流I₁505a促使忆阻基质502c中的掺杂剂从掺杂剂分布D0510a（如图5A所示）移动到掺杂剂分布D1510b。如图5B所示，掺杂剂分布D1510b位于区域506c中，因此，在例示的示例中，忆阻基质502c存储二进制“1”，其中二进制“1”能够在后续读周期期间被读取为二进制“1”。在图5B例示的示例中，例示的掺杂剂分布或浓度D1510b相对靠近阈值T2508B。

现在转向图5C，在一个或多个读周期之后，示出了图5B中例示的忆阻存储单元502，其中示例性读电流I₂505b被施加至忆阻存储单元502。如图5C所例示，电流源504沿从忆阻存储单元502的第一端502a流向第二端502b的方向施加读电流I₂505b。示例性读电流I₂505b是可基于用于制造忆阻存储单元502的制造工艺、模具技术、硅几何大小、掺杂剂材料等选择的直流电流。如图5C所例示，并且如上所解释，该读电流导致忆阻基质502c中的掺杂剂浓度或分布从掺杂剂分布或浓度D1510b（图5B所示）到掺杂剂分布或浓度D2510C的不期望增加或移动。在例示的示例中，掺杂剂分布D2510C相对于图5B的掺杂剂分布D1510b进一步从阈值T2508B延伸。

分析如图5B和图5C所示的忆阻基质502c的掺杂剂状态揭示了掺杂剂分布D1510b靠近图5B中的阈值T2508B，而掺杂剂分布D2510C远离图5C中的阈值T2508B。这样，与图5B中的忆阻基质502c相比，图5C中的忆阻基质502c被掺杂的程度更高。通常，随着忆阻基质的掺杂增加，足以产生忆阻存储单元两端的可测量电压降的读电流的安培数也增加，但是存储在其中的信息保持不变。因此，对于图5B和5C所示的例示忆阻存储单元502的掺杂状态，掺杂分布D1510b和D2510c将存储相同的信息（如，二进制“1”）。然而，相比于当忆阻基质502c具有如图5B所示的掺杂剂分布D1510b时读取忆阻基质502c所需的安培数，为了读取具有如图5C所示的掺杂剂分布D2510C的例示忆阻基质502c的内容，掺杂剂分布D2510C要求足够的更高读电流。

读取忆阻存储单元的传统方法在每个读周期沿相同方向施加读电流。然而，这样做会过度地增加忆阻基质的掺杂，并要求更大安培数的读电流来在忆阻存储单元两端产生可测量的电压降。例如，在图5C所例示的忆阻存储单元502中，如果与I₂505b类似或相同的后续读电流沿读电流I₂505b的方向被施加至忆阻存储单元502，则忆阻基质502c的掺杂剂分布将继续增加，导致需要更大安培数的读电流来读取相同的存储信息。

转向图5D，在出现第二读周期之后，示出了图5C的忆阻存储单元502，其中读电流I₃505c被施加在忆阻存储单元502上。与其中对于每个读周期都沿相同方向施加读电流的传统方法不同，图5D所例示的读电流I₃505c的方向与图5C所例示的读电流I₂505b的方向相反。详细地，电流源504被反向，使得电流源504沿从端502b流向端502a的方向传送电流。以该方式，电流源504沿与图5B和图5C的读电流I₁505a和I₂505b相反的方向施加读电流I₃505c。如图5D所例示，读电流I₃505c导致忆阻基质502c中的掺杂剂从不期望的掺杂剂分布D2510C减小到相对更令人满意的掺杂剂分布D1510b。明显地，掺杂剂分布D1510b仍然位于区域506c中，因此，忆阻基质502c存储二进制“1”（即，与存储在图5B和5C中的相同的信息），该二进制“1”可在后续读周期期间被读取为二进制“1”。示例性读电流I₃505c是可基于用于制造忆阻存储单元502的制造工艺、模具技术、硅几何大小、掺杂剂材料等选择的直流电流。在例示的示例中，选择示例性读电流I₃505c的电流值，使得当施加示例性读电流I₃505c时，存储在忆阻存储单元502中的信息或数据不会无意地被更改、改变或删除。有利地，图5D所示的忆阻基质502c仍存储二进制“1”，同时要求较低安培数的读电流，转而在后续读周期期间要求较少的功耗。这种较少的功耗能够有利地用于维持电池供电装置中的电力和/或使任意电子装置更节能。

如图5C和5D所例示，在以后的读周期期间可以轮流更替读电流，以最小化或消除在忆阻存储单元502的例示忆阻基质502c中掺杂剂分布或浓度不期望增加所导致的影响。例如，参考图5D，如果掺杂剂分布D1510b变得太靠近滞后区域506b，则可以向忆阻存储单元502施加后续读电流，以增加掺杂剂分布D1510b来远离阈值T2508B。在一些示例中，可以在预定数量的读周期内沿第一方向在例示的忆阻存储单元502上施加读电流，然后可以在预定数量的读周期内沿与第一方向相反的第二方向在例示的忆阻存储单元502上施加读电流。即，能够每隔N个读周期切换读电流的方向，其中间隔参数N大于或等于1。在一些示例中，间隔参数N的值可基于性能影响选择，其中性能影响包含用于切换电流方向的时间损失与保持忆阻基质502c中平衡的掺杂剂分布的益处之间的权衡。例如，如果每隔例如两个读周期（如，N=2）切换电流方向会招致过多的时间和/或资源使用，电流方向可改为以更大的间隔（如，N=3或更大）切换。而且，考虑掺杂剂分布，如果每隔例如20个读周期切换电流方向将导致不期望的掺杂剂分布（如，将致使存储单元502不可读或要求向存储单元502施加更高的电流或要求在不期望长的持续期间向存储单元502施加电流以读取存储单元的分布），则可以更频繁地（如，N=19或更小）切换电流方向。以该方式，可以通过平衡用于切换读电流方向所招致的时间/资源损失与保持更期望的掺杂剂分布的益处，选择间隔参数N的值。

在一些示例中，可以监控忆阻存储单元502两端的电压降或电势差，来确定何时更替电流。例如，当电压降或电势差基于相应的电压阈值变得太低或太高时，可以沿相反方向提供读电流。此外或可替代地，可以测量为产生忆阻存储单元502两端的足够或可接受的电压降或电势差所需的电流量。例如，当读电流基于相应的电流阈值变得太高或太低时，能够沿相反方向提供读电流。以该方式，当足以生成存储单元两端适合的电压降或电势差的读电流达到预定的安培数水平时，可以在一个或多个后续读周期更替读电流的方向。例如，可以在每个读周期期间沿第一方向（如，图5C的电流I₂505b的方向）向例示的忆阻存储单元502上施加读电流，直到检测电路（未示出）确定足以读取例示的忆阻存储单元502的内容的读电流位于预定的水平或之上（如，由在读周期期间不期望的高掺杂剂分布或浓度而导致的）。根据该确定，可以沿相反的方向（如，图5D的电流I₃505c的方向）向例示的忆阻存储单元502上施加读电流。

图6A和图6B例示了可用于更替图5A-5D的忆阻存储单元502上的电流的电路600。例示的电路600能够用于实现以上结合图5A-5D公开的技术，以减少、消除或防止忆阻存储单元502中不期望的高掺杂水平。图6A和图6B所例示的电路600是H桥式电路，其中电流源504与忆阻存储单元502连接。尽管在图6A和图6B的例示的示例中示出了H桥式电路，但在其它示例中，可以使用任何其它适合的电路，包括例如运算放大器电路。在图6A和图6B的示例中，电流源504和忆阻存储单元502与诸如PNP双极结型晶体管（BJT）、P沟道金属氧化物半导体场效应晶体管（MOSFET）和/或类似物的四个开关604a-d连接。开关604a-d中的每一个可操作地联接到电流控制器602。电流控制器602可通过以上公开的控制器和/或电路（诸如存储控制器202（图2）、模块控制器310（图3）和/或电路308a-d（图3）中的一个或多个）中的任意一个来实现。在例示的示例中，电流控制器602选择性地将信号施加到开关604a-d，以选择性地闭合（如，置于通电状态）或断开（如，置于不通电状态）开关604a-d。图6A示出了处于第一配置的电路600，其中电流沿第一方向被施加到忆阻存储单元502上。图6B示出了处于第二配置的电路600，其中电流沿与第一方向相反的第二方向被施加到忆阻存储单元502上。

在例示的示例中，电路600还包括检测电路606，以通过检测忆阻存储单元502两端的电压降或电势差来读取忆阻存储单元502的内容，其中电压降或电势差是基于被施加到忆阻存储单元502上的电流和忆阻存储单元502的可归因于其掺杂剂水平的电阻特性而产生的。以该方式，当电流控制器602促使电流源504在忆阻存储单元502上施加电流时，可以通过使用检测电路606检测忆阻存储单元502两端的电压降或电势差，来读取忆阻存储单元502的内容。在例示的示例中，检测电路606利用在集成电路制造工艺期间邻近或靠近忆阻存储单元502形成的电路装置来实现。在其它示例中，其它电路或装置可用于实现检测电路606。

如图6A所示，开关604a和604d闭合，并且开关604b和604c断开。因而，当电流源504将电流I₂505b施加至忆阻存储单元502时，电流I₂505b将流过开关604a，沿第一方向（由附图标记606表示）流过忆阻存储单元502，并且流过开关604d。在图6A例示的示例中，通过从忆阻存储单元502的第一端502a流向忆阻存储单元502的第二端502b，电流I₂505b沿第一方向606流过忆阻存储单元502。

如图6B所示，开关604b和604c闭合，并且开关604a和604d断开。因而，当电流控制器602促使电流源504将电流I₃505c施加至忆阻存储单元502时，电流I₃505c将流过开关604b，沿与第一方向606（图6A）相反的第二方向（由附图标记608表示）流过忆阻存储单元502，并且流过开关604c。在图6B例示的示例中，通过从忆阻存储单元502的第二端502b流向忆阻存储单元502的第一端502a，电流I₃505c沿第二方向608流过忆阻存储单元502。

图6A和图6B的电流控制器602可通过采用硬件、固件和/或软件的任意期望的结合来实现。例如，可采用一个或多个集成电路、分立半导体部件和/或无源电子部件。因此，例如，电流控制器602或其部件能够使用一个或多个电路、可编程处理器、专用集成电路（ASIC）、可编程逻辑器件（PLD）、现场可编程逻辑器件（FPLD）等来实现。在一些示例中，电流控制器602或其部件能够使用存储在机器可访问介质或计算机可读介质（如，随机存取存储器（RAM）、只读存储器（ROM）、闪速存储器、忆阻存储器、光学存储器等）上并且可由例如处理器（如，图2的示例性处理器208）或控制器（如，图2的示例性存储控制器202和/或图3的示例性模块控制器310）执行的指令、代码和/或其它软件和/或固件等来实现。当任何随附的权利要求在字面上涉及纯粹的软件实现时，至少电流控制器602以此方式清楚地被定义为包括电路或诸如固态存储器、磁存储器、数字化视频光盘（DVD）、光盘（CD）的有形介质。

转向图7，流程图例示了能够用于读取存储到如以上结合图5A-5D、6A和6B公开的存储单元（如，图5A-5D、6A和6B的忆阻存储单元502）的示例性过程。为清楚起见，图7的示例性过程在下面被公开为由图6A和图6B的电流控制器602执行。然而，相同的过程或类似的过程可由模块控制器310（图3所示）、存储控制器202（图2所示）、存储器芯片302a-d的任何示例性电路308a-d（图3所示）、示例性第一IC模具402或第二IC模具404（图4所示）中的一个或多个单独或结合实现，或由任何其它适合的设备实现。在一些示例中，电路308a-d中的一个或多个、存储控制器202和/或模块控制器310可单独或结合提供图6的电流控制器602，来执行图7的示例性过程。

图7的示例性过程可使用一个或多个处理器、控制器和/或任何其它合适的处理装置来执行。例如，图7的示例性过程可使用存储在一个或多个诸如闪速存储器、只读存储器（ROM）和/或随机存取存储器（RAM）的有形计算机可读介质上的编码指令（如，计算机可读指令）来实现。如本文中使用的，术语“有形计算机可读介质”被清楚地定义为包括任何类型的计算机可读存储器并且排除传播信号。此外或可替代地，图7的示例性过程可使用存储在一个或多个诸如闪速存储器、只读存储器（ROM）、随机存取存储器（RAM）、缓存或任何其它存储介质的非暂时性计算机可读介质上的编码指令（如，计算机可读指令）来实现，其中在非暂时性计算机可读介质中信息被存储任意持续期间（如，延长的时期、永久地、短期、临时缓冲，和/或信息的缓冲）。如本文中使用的，术语“非暂时性计算机可读介质”被清楚地定义为包括任何类型的计算机可读介质并且排除传播信号。

可替代地，图7的示例性过程中的一些或全部可使用专用集成电路（ASIC）、可编程逻辑器件（PLD）、现场可编程逻辑器件（FPLD）、离散逻辑、硬件、固件等的任意结合来实现。而且，图7的示例性过程中的一些或全部可手动或以任意前述的技术（例如，固件、软件、离散逻辑和/或硬件的任意结合）的任意结合来实现。进一步，尽管参考图7的流程图描述了图7的示例性过程，但是可采用用于实现图7的过程的其它方法。例如，可改变执行框的顺序，和/或可改变、消除、再分或结合一些框。此外，图7的示例性过程中的任意或全部可由例如单独的处理线程、处理器、装置、离散逻辑、电路等依次和/或并行地执行。

在图7例示的示例中，示例性过程可在一个或多个写周期期间对忆阻存储单元502执行一个或多个写操作。另外，图7的示例性过程可在一个或多个读周期期间对忆阻存储单元502执行一个或多个读操作。在例示的示例中，写周期和读周期可通过一个或多个其它介于中间的读和/或写周期彼此分离。例如，一个或多个读和/或写周期可出现在写周期与后续读和/或写周期之间，和/或一个或多个读和/或写周期可出现在读周期与后续读和/或写周期之间。

首先，电流控制器602将写入电流施加到存储单元（如，图5A-5D、6A和6B的忆阻存储单元502）上，以将数据存储在该存储单元中（框702）。如上所解释的，在存储单元502上施加写入电流会将存储单元502中的掺杂剂分布或浓度改变为对应于写信息的特定分布或浓度（如，图5B的掺杂剂分布D1510b）。以该方式，掺杂剂分布能够用于表示后续可以在存储单元502的读周期期间读取的存储数据。

然后，电流控制器602确定是否已接收到读取请求（框704）。如果尚未接收到读取请求，则控制前进至框714。如果已接收到读取请求（框704），则电流控制器602在读周期期间将读电流（如，图5C和6A的读电流I₂505b）施加到存储单元502上（框706）。在例示的示例中，在相同的读周期期间，检测电路606执行对存储单元502的内容的读取（框708）。如上所解释的，读电流I₂505b的施加能够将存储单元502中的掺杂剂分布或浓度从图5B的第一分布D1510b改变为图5C的第二不期望分布D2510C。

然后，电流控制器602确定下一个读周期是否是第N个读周期（框710）。在例示的示例中，如结合图5C和图5D讨论的，间隔参数N大于或等于1。在一些示例中，间隔参数N的值可基于性能影响来选择，其中该性能影响包含用于切换电流方向的时间损失与保持忆阻基质502c中平衡的掺杂剂分布的益处之间的权衡。

如果电流控制器602在框710确定下一个读周期不是第N个读周期，则控制前进至框714。否则，如果下一个读周期是第N个读周期，则电流控制器602将电流源504设置或配置为在第N个读周期期间沿相对于先前读电流的反方向传送后续读电流（框712）。例如，如果先前在框706施加的读电流是沿从忆阻存储单元502的第一端502a到第二端502b的方向流动的读电流I₂505b（图5C），则在框712，电流控制器602将电流源504设置或配置为在第N个读周期期间沿从第二端502b流向第一端502a的方向传送读电流I₃505c（图5D）。在例示的示例中，图7的过程在接收后续（如，第N个）读取请求之前，设置或配置电流源504的极性或方向，使得当接收后续读取请求时电流源504被预配置。以该方式，当接收后续（如，第N个）读取请求时，不会因在接收读取请求与执行读取访问操作之间配置电流源504而招致延迟或时间损失。相反，由于电流控制器602在先前的读周期之后已经设置或配置电流源504，因此，与如果电流控制器602需要在接收后续读取请求与执行后续读周期之间配置电流源504相比，电流源504能够在接收到后续读取请求之后在后续（如，第N个）读周期期间沿相反方向以相对少或没有延迟的方式传送读电流。

电流控制器602确定是否已接收到另一个存储单元访问请求（框714）。如果已接收到另一个存储单元访问请求，则电流控制器602确定其是否是读取请求（框716）。如果该存储单元访问请求不是读取请求，则控制返回至框702，以执行写操作。然而，如果该存储单元访问请求是读取请求，则控制返回至框706，在框706处，电流源504施加后续读电流通过存储单元502。例如，如果读取请求对应于第N个（如，后续）读周期，则电流源504沿与先前的读周期期间由电流源504施加的读电流（如，先前在框706施加的图5C的读电流I₂505b）相反的方向施加读电流I₃505c（图5D）。在例示的示例中，在框708处，在相同的后续（如，第N个）读周期期间，检测电路606执行对存储单元502的内容的随后读取。如上所解释的，在后续（如，第N个）读周期施加读电流I₃505c会导致存储单元502中掺杂剂分布或浓度从图5C的第二不期望分布D2510C改变为图5D的第一分布D1510b。

如上所讨论的，在一些示例中，在读电流I₂505b的方向与读电流I₃505c的方向之间轮流更替电流方向期间，存储单元502被读取一次或多次。即，在本文中公开的技术可通过在每个连续的读周期期间轮流更替或切换读电流方向来使用，或者以一定间隔轮流更替或切换读电流方向来使用，其中读电流沿第一方向被施加特定数量的连续读周期，在第N个读周期被切换，并且沿与第一方向相反的第二方向被施加后续数量的连续读周期，直至到达下一个第N个读周期。

返回至框714，如果没有接收到另一个存储单元访问请求（如，自先前的存储单元访问请求后的持续期间），则电流控制器602确定是否停止监控存储单元访问请求（框718）。例如，如果存储单元502或存储单元502所处的存储装置关闭或处于待机模式、睡眠模式或其它低功耗模式，则电流控制器602可确定其应停止监控存储单元访问请求。如果电流控制器602应继续监控存储单元访问请求，则控制返回至框714。否则，图7的示例性过程结束。

尽管在本文中已公开了特定的方法、设备和制品，但是本专利的范围不限于此。与之相反，本专利包含照字面地或在等同物的教导下清楚地落在权利要求的范围内的所有的方法、设备和制品。

Claims

1.一种用于读取存储单元的方法，包括：

在所述存储单元的读周期期间，在所述存储单元上施加电流，来读取所述存储单元的内容；并且

在所述存储单元的后续读周期期间，当由于所述存储单元中掺杂剂的不期望分布而导致所述电流基于相应的电流阈值变得太高或太低时，沿与所述电流相反的方向在所述存储单元上施加后续电流，来读取所述存储单元的所述内容。

2.根据权利要求1所述的方法，其中：

施加所述电流将所述存储单元中掺杂剂的第一分布改变成所述掺杂剂的第二分布，所述掺杂剂的所述第一分布和第二分布表示相同的存储信息；并且

施加所述后续电流将显示所述掺杂剂的所述第一分布。

3.根据权利要求2所述的方法，其中所述掺杂剂的所述第一分布和第二分布位于阈值之上，以表示相同的存储信息。

4.根据权利要求2所述的方法，进一步包括：在所述读周期之前出现的写周期期间，在所述存储单元上施加第三电流，以显示所述存储单元中所述掺杂剂的所述第一分布。

5.根据权利要求1所述的方法，其中所述存储单元是忆阻存储单元。

6.根据权利要求1所述的方法，其中所述电流和所述后续电流是直流。

7.根据权利要求1所述的方法，进一步包括：在所述读周期与所述后续读周期之间执行所述存储单元的至少一个介于中间的读周期。

8.根据权利要求1所述的方法，进一步包括：在接收所述后续读周期内的请求之前，改变电流配置，以沿与所述电流相反的方向在所述存储单元上施加所述后续电流。

9.一种用于存储数据的设备，包括：

存储单元；和

电路，用于：

在具有处于第一分布的掺杂剂的所述存储单元的读周期期间，通过在所述存储单元上施加电流以将所述掺杂剂的所述第一分布改变成第二分布，来读取所述存储单元的内容，所述掺杂剂的所述第一分布和第二分布表示相同的存储信息；并且

在所述存储单元的后续读周期期间，通过在所述存储单元上施加后续电流以将所述掺杂剂的所述第二分布改变成所述掺杂剂的所述第一分布，来读取所述存储单元的所述内容，

其中所述电路在由于所述存储单元中掺杂剂的不期望分布而导致所述电流基于相应的电流阈值变得太高或太低时，沿与所述电流相反的方向施加所述后续电流。

10.根据权利要求9所述的设备，其中所述掺杂剂的所述第一分布和第二分布位于阈值之上，以表示相同的存储信息。

11.根据权利要求9所述的设备，其中所述电路用于在所述读周期之前的写周期期间，在所述存储单元上施加第三电流，以产生所述存储单元中所述掺杂剂的所述第一分布。

12.根据权利要求9所述的设备，其中所述存储单元是忆阻存储单元。

13.根据权利要求9所述的设备，其中所述电流和所述后续电流是直流。

14.根据权利要求9所述的设备，其中所述电路用于在所述读周期与所述后续读周期之间执行所述存储单元的至少一个介于中间的读周期。

15.根据权利要求9所述的设备，其中所述电路用于在接收所述后续读周期内的请求之前，改变电流配置，以沿与所述电流相反的方向在所述存储单元上施加所述后续电流。

16.根据权利要求9所述的设备，其中所述电路在模具上与所述存储单元并置。