CN109791791B - 非易失性存储装置、以及驱动方法 - Google Patents

非易失性存储装置、以及驱动方法 Download PDF

Info

Publication number
CN109791791B
CN109791791B CN201880002572.XA CN201880002572A CN109791791B CN 109791791 B CN109791791 B CN 109791791B CN 201880002572 A CN201880002572 A CN 201880002572A CN 109791791 B CN109791791 B CN 109791791B
Authority
CN
China
Prior art keywords
voltage pulse
electrode
resistance
resistance state
variable resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880002572.XA
Other languages
English (en)
Other versions
CN109791791A (zh
Inventor
安原隆太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of CN109791791A publication Critical patent/CN109791791A/zh
Application granted granted Critical
Publication of CN109791791B publication Critical patent/CN109791791B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering

Abstract

非易失性存储装置具备：电阻变化元件(10)，具有第一电极(2)、第二电极(4)、以及按照被施加在第一电极(2)与第二电极(4)之间的电压脉冲，电阻值发生变化的电阻变化层(3)；电压脉冲施加电路(300)，将电压脉冲施加到第一电极(2)与第二电极(4)之间；控制电路(110)，对电压脉冲施加电路(300)进行控制，控制电路(110)接受来自外部的指令，读出电阻变化元件(10)的电阻状态，在读出的电阻状态为高电阻状态的情况下，控制电压脉冲施加电路(300)，以使第一极性的第一追加电压脉冲被施加到第一电极(2)与第二电极(4)之间，在读出的电阻状态为低电阻状态的情况下，控制所述电压脉冲施加电路，以使与第一极性不同的第二极性的第二追加电压脉冲被施加到第一电极(2)与第二电极(4)之间。

Description

非易失性存储装置、以及驱动方法
技术领域
本发明涉及非易失性存储装置、以及其中所包括的电阻变化元件的驱动方法。
背景技术
以往周知的一种电阻变化型的非易失性存储装置为，具有通过电信号而电阻值发生可逆变化的性质，且采用了能够对与该电阻值对应的逻辑信息进行非易失性地存储的电阻变化元件。
(现有技术文献)
(专利文献)
专利文献1米国专利第6204139号说明书
专利文献2日本特开2004-363604号公报
(非专利文献)
非专利文献1科学技术未来战略研究会“超长期保存存储器/系统的开发”报告书，2012年11月16日，CRDS-FY2012-WR-07，独立行政法人科学技术振兴机构研究开发战略中心刊行
针对非易失性存储装置，希望对逻辑信息进行非易失性地存储的期间能够比以往长。
发明内容
于是，本发明的目的在于提供一种非易失性存储装置，其能够使对逻辑信息进行非易失性地存储的期间比以往长。
本发明的一个形态所涉及的非易失性存储装置为，该非易失性存储装置具备：电阻变化元件，具备第一电极、第二电极、以及位于所述第一电极与所述第二电极之间的电阻变化层，在该电阻变化层中，按照被施加到所述第一电极与所述第二电极之间的电压脉冲，电阻值发生变化；电压脉冲施加电路，将电压脉冲施加到所述第一电极与所述第二电极之间；以及控制电路，对所述电压脉冲施加电路进行控制，所述电压脉冲施加电路执行高电阻化过程以及低电阻化过程，在所述高电阻化过程中，通过将第一极性的第一电压脉冲施加到所述第一电极与所述第二电极之间，从而使所述电阻变化层从低电阻状态向高电阻状态变化，所述低电阻状态示出第一逻辑信息，所述高电阻状态示出与所述第一逻辑信息不同的第二逻辑信息，且所述高电阻状态的电阻值比所述低电阻状态高，在所述低电阻化过程中，通过将与所述第一极性为不同极性的第二极性的第二电压脉冲施加到所述第一电极与所述第二电极之间，从而使所述电阻变化层从所述高电阻状态向所述低电阻状态变化，所述控制电路接受来自外部的指令，读出所述电阻变化元件的电阻状态，在读出的电阻状态为所述高电阻状态的情况下，对所述电压脉冲施加电路进行控制，以向所述第一电极与所述第二电极之间施加能量比所述第一电压脉冲大的、所述第一极性的第一追加电压脉冲，在读出的电阻状态为所述低电阻状态的情况下，对所述电压脉冲施加电路进行控制，以向所述第一电极与所述第二电极之间施加能量比所述第二电压脉冲大的、所述第二极性的第二追加电压脉冲。
本发明的一个形态所涉及的驱动方法对电阻变化元件进行驱动，所述电阻变化元件，具备第一电极、第二电极、以及位于所述第一电极与所述第二电极之间的电阻变化层，在该电阻变化层中，按照被施加到所述第一电极与所述第二电极之间的电压脉冲，电阻值发生变化，在该驱动方法中包括：高电阻化过程，通过将第一极性的第一电压脉冲施加到所述第一电极与所述第二电极之间，从而使所述电阻变化层从低电阻状态向高电阻状态变化，所述低电阻状态示出第一逻辑信息，所述高电阻状态示出与所述第一逻辑信息不同的第二逻辑信息，且所述高电阻状态的电阻值比所述低电阻状态高，低电阻化过程，通过将与所述第一极性为不同极性的第二极性的第二电压脉冲施加到所述第一电极与所述第二电极之间，从而使所述电阻变化层从所述高电阻状态向所述低电阻状态变化，读出过程，接受来自外部的指令，读出所述电阻变化元件的电阻状态；以及追加过程，在由所述读出过程读出的电阻状态为所述高电阻状态的情况下，向所述第一电极与所述第二电极之间施加能量比所述第一电压脉冲大的、所述第一极性的第一追加电压脉冲，在由所述读出过程读出的电阻状态为所述低电阻状态的情况下，向所述第一电极与所述第二电极之间施加能量比所述第二电压脉冲大的、所述第二极性的第二追加电压脉冲。
并且，本发明的一个形态所涉及的驱动方法对多个电阻变化元件进行驱动，每一个所述电阻变化元件，具备第一电极、第二电极、以及位于所述第一电极与所述第二电极之间的电阻变化层，在该电阻变化层中，按照被施加到所述第一电极与所述第二电极之间的电压脉冲，电阻值发生变化，在该驱动方法中包括：高电阻化过程，针对所述多个电阻变化元件的每一个，通过将第一极性的第一电压脉冲施加到所述第一电极与所述第二电极之间，从而使所述电阻变化层从低电阻状态向高电阻状态变化，所述低电阻状态示出第一逻辑信息，所述高电阻状态示出与所述第一逻辑信息不同的第二逻辑信息，且所述高电阻状态的电阻值比所述低电阻状态高，低电阻化过程，针对所述多个电阻变化元件的每一个，通过将与所述第一极性为不同极性的第二极性的第二电压脉冲施加到所述第一电极与所述第二电极之间，从而使所述电阻变化层从所述高电阻状态向所述低电阻状态变化，读出过程，接受来自外部的指令，读出所述电阻变化元件的电阻状态；以及追加过程，针对由所述读出过程读出的电阻状态为所述高电阻状态的电阻变化元件，向所述第一电极与所述第二电极之间施加能量比所述第一电压脉冲大的、所述第一极性的第一追加电压脉冲，针对由所述读出过程读出的电阻状态为所述低电阻状态的电阻变化元件，向所述第一电极与所述第二电极之间施加能量比所述第二电压脉冲大的、所述第二极性的第二追加电压脉冲。
通过上述非易失性存储装置以及驱动方法，能够提供一种使对逻辑信息进行非易失性地存储的期间比以往长的非易失性存储装置。
附图说明
图1是示出实施方式1所涉及的电阻变化元件的构成的一个例子的模式图。
图2是示出实施方式1所涉及的电阻变化元件的驱动方法的一个例子的流程图。
图3是示出使实施方式1所涉及的电阻变化元件工作的电路的构成的一个例子的模式图。
图4A是示出实施方式1所涉及的电阻变化层的电阻值的变化的模式图。
图4B是示出实施方式1所涉及的电阻变化层的电阻值的变化的模式图。
图5是示出使实施方式1所涉及的电阻变化元件工作的电路的构成的一个例子的模式图。
图6是示出实施方式1所涉及的、通常工作时的电压脉冲与追加过程中的追加电压脉冲的关系的模式图。
图7A是低电阻状态下的电阻变化元件的截面模式图。
图7B是高电阻状态下的电阻变化元件的截面模式图。
图8是示出变形例1所涉及的、通常工作时的电压脉冲与追加过程中的追加电压脉冲的关系的模式图。
图9是示出变形例2所涉及的、通常工作时的电压脉冲与追加过程中的追加电压脉冲的关系的模式图。
图10是示出变形例3所涉及的、通常工作时的电压脉冲与追加过程中的追加电压脉冲的关系的模式图。
图11是示出数据保持特性评价的结果的模式图。
图12是示出实施方式2所涉及的非易失性存储装置的构成的一个例子的方框图。
图13是示出实施方式3所涉及的非易失性存储装置的构成的一个例子的方框图。
图14是示出其他的实施方式所涉及的非易失性存储系统的构成的一个例子的方框图。
具体实施方式
(得到本发明的一个方式的经过)
近些年随着数字技术的发展，便携式信息设备以及信息家电等电子设备的功能变得更高。伴随着这些电子设备的高功能化，所使用的半导体元件的微小化以及高速化也在快速进展。其中，以闪存为代表的大容量的非易失性存储器的用途在急速扩大。
进一步，作为替代该闪存的次世代的新型非易失性存储器，所谓的采用了电阻变化元件的电阻变化型的非易失性存储装置的研究开发正在不断地进行。电阻变化元件是指，具有通过电信号而电阻值发生可逆变化的性质，而且能够对与该电阻值对应的信息进行非易失性地存储。
在作为这种电阻变化元件来进行工作的以往的技术中，提出了采用钙钛矿材料(例如，Pr(1-x)CaxMnO3[PCMO]、LaSrMnO3[LSMO]、GdBaCoxOy[GBCO]等)或过渡金属氧化物(NiO、V2O、ZnO、Nb2O5、TiO2、WO3、或CoO)的非易失性电阻变化元件。该技术是，向氧化物材料施加电压脉冲(持续时间短的波状的电压)，使该电阻值增大或减小，并通过使其与变化的电阻值对应，来存储数据。
另外，在以后不断普及的数字信息中，用于将社会、产业、个人的主体性、文化、历史等继承到后世的信息的保管技术受到重视，希望能够有100年以上的信息存储寿命。作为以往的记录介质的纸的保证期间为250年，缩微胶卷的保证期间为500年。
然而，包括通常的电阻变化型非易失性存储装置在内，现有的非易失性存储器的保证期间较短，仅为10年左右。因此，在现在的数字信息的长期保管用的外部存储装置/系统中采用的方法是，每隔一定期间，则将数据完整地从旧存储装置转移到新存储装置的“迁移”(非专利文献1)。
然而，由于在迁移中庞大的数据转移的成本较高，因此希望一种无需迁移的数字信息长期保管系统的构筑。为此，寻求具有100年以上的寿命的非易失性存储装置。
本发明人员为了提高电阻变化元件的保管寿命，经过锐意地探讨发现，在对电阻变化元件进行保管之前的最终的高电阻化过程或低电阻化过程之后，针对电阻状态低的元件，以比通常的低电阻化电压脉冲施加时高的能量来施加追加电压脉冲，或者针对电阻状态高的元件，以比通常的高电阻化电压脉冲施加时高的能量来施加追加电压脉冲，通过进行这种至少一方的追加电压脉冲的施加，从而电阻变化元件的保管寿命增长。关于该发现的详细内容将在以下通过实施方式来进行恰当的说明。
实施方式所涉及的非易失性存储装置具备：电阻变化元件，具备第一电极、第二电极、以及位于所述第一电极与所述第二电极之间的电阻变化层，在该电阻变化层中，按照被施加到所述第一电极与所述第二电极之间的电压脉冲，电阻值发生变化；电压脉冲施加电路，将电压脉冲施加到所述第一电极与所述第二电极之间；以及控制电路，对所述电压脉冲施加电路进行控制，所述电压脉冲施加电路执行高电阻化过程以及低电阻化过程，在所述高电阻化过程中，通过将第一极性的第一电压脉冲施加到所述第一电极与所述第二电极之间，从而使所述电阻变化层从低电阻状态向高电阻状态变化，所述低电阻状态示出第一逻辑信息，所述高电阻状态示出与所述第一逻辑信息不同的第二逻辑信息，且所述高电阻状态的电阻值比所述低电阻状态高，在所述低电阻化过程中，通过将与所述第一极性为不同极性的第二极性的第二电压脉冲施加到所述第一电极与所述第二电极之间，从而使所述电阻变化层从所述高电阻状态向所述低电阻状态变化，所述控制电路接受来自外部的指令，读出所述电阻变化元件的电阻状态，在读出的电阻状态为所述高电阻状态的情况下，对所述电压脉冲施加电路进行控制，以向所述第一电极与所述第二电极之间施加能量比所述第一电压脉冲大的、所述第一极性的第一追加电压脉冲，在读出的电阻状态为所述低电阻状态的情况下，对所述电压脉冲施加电路进行控制，以向所述第一电极与所述第二电极之间施加能量比所述第二电压脉冲大的、所述第二极性的第二追加电压脉冲。
在上述非易失性存储装置中也可以是，所述控制电路包括处理器和存储器，通过所述处理器执行被存储在所述存储器的程序，来对所述电压脉冲施加电路进行控制。
在上述非易失性存储装置中也可以是，来自所述外部的指令是由用户进行的指令，该指令示出以比当前更长的期间，使所述电阻变化层的电阻状态稳定化。
实施方式所涉及的驱动方法对电阻变化元件进行驱动，所述电阻变化元件，具备第一电极、第二电极、以及位于所述第一电极与所述第二电极之间的电阻变化层，在该电阻变化层中，按照被施加到所述第一电极与所述第二电极之间的电压脉冲，电阻值发生变化，在该驱动方法中包括：高电阻化过程，通过将第一极性的第一电压脉冲施加到所述第一电极与所述第二电极之间，从而使所述电阻变化层从低电阻状态向高电阻状态变化，所述低电阻状态示出第一逻辑信息，所述高电阻状态示出与所述第一逻辑信息不同的第二逻辑信息，且所述高电阻状态的电阻值比所述低电阻状态高，低电阻化过程，通过将与所述第一极性为不同极性的第二极性的第二电压脉冲施加到所述第一电极与所述第二电极之间，从而使所述电阻变化层从所述高电阻状态向所述低电阻状态变化，读出过程，接受来自外部的指令，读出所述电阻变化元件的电阻状态；以及追加过程，在由所述读出过程读出的电阻状态为所述高电阻状态的情况下，向所述第一电极与所述第二电极之间施加能量比所述第一电压脉冲大的、所述第一极性的第一追加电压脉冲，在由所述读出过程读出的电阻状态为所述低电阻状态的情况下，向所述第一电极与所述第二电极之间施加能量比所述第二电压脉冲大的、所述第二极性的第二追加电压脉冲。
也可以是，所述第一追加电压脉冲是，在所述电阻变化层流动的电流成为比施加所述第一电压脉冲时的电流大的电压脉冲。
在上述驱动方法中也可以是，所述第二追加电压脉冲是，在所述电阻变化层流动的电流成为比施加所述第二电压脉冲时的电流大的电压脉冲。
在上述驱动方法中也可以是，所述第一追加电压脉冲是，被施加到所述电阻变化层的电压的绝对值成为比所述第一电压脉冲大的电压脉冲。
在上述驱动方法中也可以是，所述第二追加电压脉冲是，被施加到所述电阻变化层的电压的绝对值成为比所述第二电压脉冲大的电压脉冲。
在上述驱动方法中也可以是，所述第一追加电压脉冲是，与所述第一电压脉冲相比，脉冲宽度大的电压脉冲。
在上述驱动方法中也可以是，所述第二追加电压脉冲是，与所述第二电压脉冲相比，脉冲宽度大的电压脉冲。
在上述驱动方法中也可以是，在所述追加过程中，在由所述读出过程读出的电阻状态为所述高电阻状态的情况下，在施加所述第一追加电压脉冲之前，在所述第一电极与所述第二电极之间施加所述第二极性的第三追加电压脉冲。
在上述驱动方法也可以是，所述第三追加电压脉冲与所述第二电压脉冲为同一个电压脉冲。
在上述驱动方法也可以是，在所述追加过程中，在由所述读出过程读出的电阻状态为所述低电阻状态的情况下，在施加所述第二追加电压脉冲之前，在所述第一电极与所述第二电极之间施加所述第一极性的第四追加电压脉冲。
在上述驱动方法也可以是，所述第四追加电压脉冲与所述第一电压脉冲为同一个电压脉冲。
在上述驱动方法也可以是，所述追加过程被反复执行两次以上。
在上述驱动方法也可以是，所述电阻变化层具有金属氧化物层，所述金属氧化物层具有比周围的氧含有量低的局部区域，在所述追加过程中，通过在所述第一电极与所述第二电极之间施加所述第一追加电压脉冲，从而所述局部区域中的氧含有量上升，通过在所述第一电极与所述第二电极之间施加所述第二追加电压脉冲，从而所述局部区域中的氧含有量降低。
实施方式所涉及的驱动方法对多个电阻变化元件进行驱动，每一个所述电阻变化元件，具备第一电极、第二电极、以及位于所述第一电极与所述第二电极之间的电阻变化层，在该电阻变化层中，按照被施加到所述第一电极与所述第二电极之间的电压脉冲，电阻值发生变化，在该驱动方法中包括：高电阻化过程，针对所述多个电阻变化元件的每一个，通过将第一极性的第一电压脉冲施加到所述第一电极与所述第二电极之间，从而使所述电阻变化层从低电阻状态向高电阻状态变化，所述低电阻状态示出第一逻辑信息，所述高电阻状态示出与所述第一逻辑信息不同的第二逻辑信息，且所述高电阻状态的电阻值比所述低电阻状态高，低电阻化过程，针对所述多个电阻变化元件的每一个，通过将与所述第一极性为不同极性的第二极性的第二电压脉冲施加到所述第一电极与所述第二电极之间，从而使所述电阻变化层从所述高电阻状态向所述低电阻状态变化，读出过程，接受来自外部的指令，读出所述电阻变化元件的电阻状态；以及追加过程，针对由所述读出过程读出的电阻状态为所述高电阻状态的电阻变化元件，向所述第一电极与所述第二电极之间施加能量比所述第一电压脉冲大的、所述第一极性的第一追加电压脉冲，针对由所述读出过程读出的电阻状态为所述低电阻状态的电阻变化元件，向所述第一电极与所述第二电极之间施加能量比所述第二电压脉冲大的、所述第二极性的第二追加电压脉冲。
以下参照附图对实施方式的具体例子进行说明。以下的实施方式所示的数值、形状、材料、构成要素、构成要素的配置位置以及连接方式、步骤、步骤的顺序等为一个例子，其主旨并非是对本发明进行限定。本发明仅由技术方案来限定。因此，对于以下的实施方式的构成要素之中，没有记载在示出本发明的最上位概念的独立技术方案的构成要素，视为并非是达成本发明的课题所必须的，作为能够采用的任意的构成来说明。
(实施方式1)
[电阻变化元件的构成]
首先，对实施方式1所涉及的电阻变化元件的构成的一个例子进行说明。
图1是作为实施方式1所涉及的电阻变化元件的一个例子，而示出电阻变化元件10的构成的模式图。
如图1所示，电阻变化元件10具备：基板1；被形成在基板1上的第一电极2；作为金属氧化物层而被形成在第一电极2上的电阻变化层3；以及被形成在电阻变化层3上的第二电极4。第一电极2以及第二电极4与电阻变化层3电连接。即，电阻变化元件10具备：第一电极2、第二电极4、以及位于第一电极2与第二电极4之间的电阻变化层3。
另外，第一电极2可以是与第二电极4相同的大小，并且，各个电极2和4以及电阻变化层3的配置可以是上下相反的配置，也可以是横向配置。
基板1例如是由形成有晶体管等电路元件的硅基板构成。并且，第一电极2以及第二电极4例如是采用Au(金)、Pt(白金)、Ir(铱)、Cu(铜)、W(钨)、以及TaN(氮化钽)之中的一个或多个为材料而构成的。
电阻变化层3按照被施加在第一电极2以及第二电极4之间的电压脉冲，而电阻发生变化。电阻变化层3由金属氧化物构成，由第一钽氧化物层3a和第二钽氧化物层3b层叠构成。在此，第二钽氧化物层3b的氧含有率比第一钽氧化物层3a的氧含有率高。
在将第一钽氧化物层3a的组成设为TaOx的情况下，可以是0＜x＜2.5，且在将第二钽氧化物层3b的组成设为TaOy的情况下，可以是x＜y。并且，在0.8≤x≤1.9、且2.1≤y≤2.5的情况下，能够使电阻变化层3的电阻值稳定且快速地变化。因此，x以及y可以是上述的范围内。
电阻变化层3的厚度只要在1μm以下就能够确认到电阻值的变化，因此可以为40nm以下。在所涉及的构成中，作为图案化工艺而采用光刻以及蚀刻的情况下便于加工，且能够降低为了使电阻变化层3的电阻值发生变化而所需要的电压脉冲的电压值。另外，在从确实地回避电压脉冲施加时的崩溃(绝缘击穿)的观点来看，电阻变化层3的厚度至少可以为5nm以上。
并且，关于第二钽氧化物层3b的厚度，在从降低初始电阻值过高的可能性、以及获得稳定的电阻变化的观点来看，也可以为1nm以上8nm以下左右。
在使具有上述这种构成的电阻变化元件10工作的情况下，第一电极2以及第二电极4与电源5的不同的端子(在此为，第一端子7以及第二端子8)电连接。另外，电阻变化元件10可以通过保护电阻6与电源5电连接。该电源5作为用于驱动电阻变化元件10的电脉冲施加装置而被构成为，能够将规定的极性、电压以及时间宽度的电脉冲(电压脉冲)施加到电阻变化元件10。另外，保护电阻6用于防止因过电流而造成的电阻变化元件10的破坏。在本实施方式1，将该电阻值例如设为4.5kΩ。并且，电压脉冲被施加到第一端子7以及第二端子8之间。
另外，以下针对被施加到端子间的电压脉冲的电压，设为以将第一端子7为基准的第二端子8的电位而被确定的电压。此时，将正的电压被施加到第二端子8时的电流的极性视为正。
[电阻变化元件的制造方法]
接着，对电阻变化元件10的制造方法的一个例子进行说明。
首先，通过溅射法在基板1上形成厚度为20nm的第一电极2。之后，针对Ta对象物在氩气以及氧气中进行溅射，即通过所谓的反应性溅射法，在第一电极2上形成钽氧化物层。在此的钽氧化物层中的氧含有率，能够通过改变氧气针对氩气的流量比，来容易地进行调整。另外，基板温度无需特殊地加热，室温就可以。
接着，通过对上述这样形成的钽氧化物层的最表面进行氧化，来改变其表面的性质。或者，采用具有高浓度的氧含有率的钽氧化物(例如Ta2O5)的对象物，以溅射法来形成氧含有率更高的层。据此，在先形成的钽氧化物层的表面，形成比该钽氧化物层的没有被氧化的区域(第一区域)的氧含有率高的区域(第二区域)。
这些第一区域以及第二区域分别相当于第一钽氧化物层3a以及第二钽氧化物层3b，由这样形成的第一钽氧化物层3a以及第二钽氧化物层3b构成了电阻变化层3。
接着，在上述这样形成的电阻变化层3上通过溅射法来形成厚度为40nm的第二电极4，从而得到电阻变化元件10。
另外，第一电极2和第二电极4以及电阻变化层3的大小以及形状能够通过光掩膜以及光刻来调整。在本实施方式中，将第二电极4以及电阻变化层3的大小设为0.1μm×0.1μm(面积0.01μm2)，将与第一电极2和电阻变化层3相接的部分的大小也设为0.1μm×0.1μm(面积0.01μm2)。
并且，在本实施方式中，将第一钽氧化物层3a的组成设为TaOx(x＝1.54)，将第二钽氧化物层3b的组成设为TaOy(y＝2.47)。而且，将电阻变化层3的厚度设为25nm，将第一钽氧化物层3a的厚度设为20nm、将第二钽氧化物层3b的厚度设为5nm。
另外，在本实施方式中，虽然为x＝1.54、y＝2.47，但是，x以及y的值并非受此所限。也可以为0.8≤x≤1.9、2.1≤y≤2.5。即使在所涉及的构成中也与本实施方式的电阻变化特性同样，能够实现稳定的电阻变化。
[电阻变化元件10的工作]
接着，对通过上述的制造方法而得到的电阻变化元件10的工作进行说明。
以下，将电阻变化层3的电阻值处于示出第一逻辑信息(在此，例如为逻辑值1)的规定的高值(例如，200kΩ以上、典型的为300kΩ)的状态称为高电阻状态，将电阻变化层3的电阻值处于示出与第一逻辑信息不同的第二逻辑信息(在此，例如为逻辑值0)的规定的低值(例如，20kΩ以下、典型的为12kΩ。)的状态称为低电阻状态。
通过利用电源5，将作为负极性的电压脉冲的低电阻化电压脉冲施加到第一端子7以及第二端子8之间，从而，电阻变化层3的电阻值减小，电阻变化层3从高电阻状态向低电阻状态变化。以下，将此称为低电阻化过程。
另外，通过利用电源5将作为正极性的电压脉冲的高电阻化电压脉冲施加到第一端子7以及第二端子8之间，从而电阻变化层3的电阻值增加，电阻变化层3从低电阻状态向高电阻状态变化。以下将此称为高电阻化过程。
通过反复进行上述的低电阻化过程以及高电阻化过程，从而电阻变化元件10进行工作。
在本实施方式中，在第一次的上述的低电阻化过程之前，执行初始过程。在此，初始过程是指，为了在此之后的低电阻化过程以及高电阻化过程中，实现稳定的电阻变化工作的过程。刚刚制造后的电阻变化元件10示出比通常工作时的高电阻状态高的初始电阻值，在这种状态下，即使施加通常工作时的低电阻化电压脉冲或高电阻化电压脉冲，也不会引起电阻变化。在该初始过程中，以两种初始电压脉冲的第一初始电压脉冲、第二初始电压脉冲的顺序，被施加到第一端子7与第二端子8之间，第一初始电压脉冲(高电阻化击穿)是正极性的电压脉冲，第二初始电压脉冲(低电阻化击穿)是负极性的电压脉冲。在此，在第一初始电压脉冲被施加的情况下，电阻变化层3的电阻值从初始电阻值向第一电阻值减小，在第二初始电压脉冲被施加的情况下，进一步从第一电阻值向第二电阻值减小，在此之后，通过施加通常工作时的低电阻化电压脉冲或高电阻化电压脉冲，从而，电阻变化元件10发生电阻变化。一般而言，初始过程是在制造电阻变化元件10之后，针对还没有施加电压的初始状态的电阻变化元件10进行的。
另外，在初始过程中，可以仅利用第一初始电压脉冲或第二初始电压脉冲之中的任一方的极性，使电阻变化层3的电阻值从初始电阻值下降。
经过上述的初始过程，被称为纤丝(filament)的具有比周围的氧含有率低的氧含有率的局部区域被形成在电阻变化层3内。在初始过程后的通常的电阻变化工作时，通过作为负极性的电压脉冲的低电阻化电压脉冲被施加在第一端子7以及第二端子8之间，从而，电阻状态从高的状态变化到低的状态，通过作为正极性的电压脉冲的高电阻化电压脉冲被施加到第一端子7以及第二端子8之间，从而，电阻状态从低的状态变化到高的状态。作为此时的电阻变化工作的机理可以考虑到，纤丝内的氧含有率由于低电阻化电压脉冲而降低，并且由于高电阻化电压脉冲而上升。在此，在将通常的电阻变化工作时的高电阻状态以及低电阻状态的纤丝内的氧含有率分别设为NHOx、NLOx，则满足NHOx＞NLOx。另外，在本实施方式中，随着经过初始过程而形成了纤丝，但是，也可以不必经过初始过程才形成纤丝，而可以在电阻变化元件10形成时设置比化学计量的钽氧化物的氧含有率低的Ta氧化物层来代用。
[追加电压脉冲施加过程]
在本实施方式中，通过上述的通常的电阻变化工作，在将电阻变化元件10设定为高电阻状态以及低电阻状态后，包括电阻变化元件10的非易失性存储装置使用者通过非易失性存储装置的用户接口等，能够针对非易失性存储装置，关于被存储的信息的今后的处理方法发出指令。该指令可以是今后不进行改写，而仅进行被存储的信息的读出工作的指令，也可以是今后将电阻变化层3的电阻状态，以比目前长的期间来进行稳定化的指令(以下称为“长期存储的指令”)。在接受上述指令时，非易失性存储装置读出电阻变化元件10的电阻状态是高还是低。于是，针对低电阻状态的电阻变化元件10，以比通常的低电阻化电压脉冲高的能量，追加与低电阻化电压脉冲为同极性的电压脉冲。另外，针对高电阻状态的电阻变化元件10，以比通常的高电阻化电压脉冲高的能量，追加与高电阻化电压脉冲为同极性的电压脉冲。
图2是示出实施方式1所涉及的电阻变化元件10的驱动方法的一个例子的流程图。
如图2所示，非易失性存储装置在通常工作时，反复进行高电阻化过程(步骤S10)和低电阻化过程(步骤S20)，在高电阻化过程(步骤S10)中，通过在第一电极2以及第二电极4之间施加第一极性的第一电压脉冲(高电阻化电压脉冲)，而使电阻变化层3从示出第一逻辑信息的低电阻状态向示出与第一逻辑信息不同的第二逻辑信息的高电阻状态变化，在低电阻化过程(步骤S20)中，通过在第一电极2以及第二电极4之间施加与第一极性为不同极性的第二极性的第二电压脉冲(低电阻化电压脉冲)，而使电阻变化层3从高电阻状态向低电阻状态变化。
另外，非易失性存储装置在从外部接受到指令(例如，长期存储的指令)时(步骤S30)，进行读出过程，以读出电阻变化元件10的电阻状态(步骤S40)。于是，在通过读出过程而被读出的电阻状态为高电阻状态的情况下(在步骤S50的处理中被判断为高电阻状态的情况下)，在第一电极2以及第二电极4之间施加比第一电压脉冲的能量大的、第一极性的第一追加电压脉冲(步骤S60)，在通过读出过程而被读出的电阻状态为低电阻化状态的情况下(在步骤S50的处理中判断为低电阻状态的情况下)，在第一电极2以及第二电极4之间施加能量比第二电压脉冲大的第二极性的第二追加电压脉冲(步骤S70)。
非易失性存储装置通过进行由步骤S50的处理、步骤S60的处理、步骤S70的处理构成的追加过程，从而如以后所述，能够使电阻变化层3的电阻状态在比目前长的期间中保持稳定。
另外，关于以下将要说明的由第一追加电压脉冲施加的能量虽然是，通过在追加过程结束后施加第二电压脉冲(低电阻化电压脉冲)，能够使电阻变化层3从高电阻状态向低电阻状态变化的能量，不过也可以是，通过由第一追加电压脉冲施加的能量，即使在追加过程结束后第二电压脉冲(低电阻化电压脉冲)被施加，也不会使电阻变化层3从高电阻状态向低电阻状态变化的能量。即，能够使非易失性存储装置进行存储的逻辑信息固定(不能进行改写)。同样，关于以下将要说明的由第二追加电压脉冲施加的能量虽然是，在追加过程结束后，通过施加第一电压脉冲(高电阻化电压脉冲)，而能够使电阻变化层3从低电阻状态向高电阻状态变化的能量，不过也可以是，通过由第二追加电压脉冲施加的能量，即使在追加过程结束后第一电压脉冲(高电阻化电压脉冲)被施加，也不会使电阻变化层3从低电阻状态向高电阻状态变化的能量。即，能够使非易失性存储装置进行存储的逻辑信息固定(不能进行改写)。
图3示出了使实施方式1所涉及的电阻变化元件10工作的电路的构成的一个例子以及在将数据写入到电阻变化元件10的情况下的工作例子。如图3所示，该电路具备：电阻变化元件10、第二端子8以及第一端子7。电阻变化元件10的第二电极4与第二端子8电连接，第一电极2与第一端子7电连接。并且，在电阻变化元件10的第一电极2与第一端子7之间设置了晶体管13。该晶体管起到对电阻变化元件10进行选择的开关元件以及保护电阻的作用。通过向该晶体管13施加栅极电压Vg，从而能够经由晶体管13将规定的电压脉冲提供到电阻变化元件10。
图4A以及图4B是示出向实施方式1的电阻变化元件10进行数据的写入即写入逻辑值0的低电阻化过程、对数据进行删除即写入逻辑值1的高电阻化过程、以及追加过程中的电阻变化层3的电阻值的变化的模式图。另外，在这些低电阻化过程、高电阻化过程、以及追加过程中，如图3所示，在正极性的电压脉冲施加时，以第一端子7为基准，向第二端子8提供规定的正电压脉冲，在负极性的电压脉冲施加时，以第二端子8为基准，向第一端子7提供规定的正电压脉冲。
在电阻变化元件10的电阻变化层3在某个时刻为高电阻状态的情况下，负极性的低电阻化电压脉冲(第二电压脉冲：电压值VRL)被提供到第二端子8，则电阻变化层3的电阻值从高电阻值RH向低电阻值RL变化。并且，在电阻变化层3的电阻值为低电阻值RL的情况下，正极性的高电阻化电压脉冲(第一电压脉冲：电压值VRH)被提供到第二端子8，则电阻变化层3的电阻值从低电阻值RL向高电阻值RH变化。
图5示出了使实施方式1的电阻变化元件10工作的电路的构成的一个例子以及在读出被写入到电阻变化元件10的数据的情况下的工作例子。如图5所示，在进行数据的读出的情况下，以第一端子7为基准，将读出电压提供到第二端子8。该读出电压的值的大小为，即使被提供到电阻变化元件10也不会使电阻发生变化，是以第一电极2以及接地端为基准而被确定的。
如以上所述，非易失性存储装置在从用户接受到长期存储的指令时，读出此时的电阻变化元件10的电阻状态。
图4A中的追加过程的部分示出了读出的电阻状态为低电阻的情况。在这种情况下，针对电阻变化元件10，以比通常的低电阻化电压脉冲高的能量，施加与低电阻化电压脉冲为相同极性的第二追加电压脉冲。据此，电阻变化元件10成为比通常的低电阻化过程后低的电阻值RLa。
图4B中的追加过程的部分示出了读出的电阻状态为高电阻的情况。在这种情况下，针对电阻变化元件10，以比通常的高电阻化电压脉冲高的能量，施加与高电阻化电压脉冲为相同极性的第一追加电压脉冲。据此，电阻变化元件10成为比通常的高电阻化过程后高的电阻值RHa。
图6是示出实施方式1所涉及的电阻变化元件10的通常工作时的高电阻化过程以及低电阻化过程中的电压脉冲(高电阻化电压脉冲(第一电压脉冲)以及低电阻化电压脉冲(第二电压脉冲))、与追加过程中的追加电压脉冲(第一追加电压脉冲以及第二追加电压脉冲)的关系的模式图。第一追加电压脉冲具有比通常工作时的高电阻化电压脉冲高的能量。该高的能量可以通过将第一追加电压脉冲作为被施加到电阻变化层3的电压的绝对值成为比高电阻化电压脉冲(第一电压脉冲)大的电压脉冲来实现，也可以通过将第一追加电压脉冲作为在电压脉冲的施加时，在电阻变化层3流动的电流成为比高电阻化电压脉冲(第一电压脉冲)大的电压脉冲来实现，也可以通过将第一追加电压脉冲作为比高电阻化电压脉冲(第一电压脉冲)的脉冲宽度大的电压脉冲来实现。并且，第二追加电压脉冲与通常工作时的低电阻化电压脉冲的关系也是同样。即，可以将第二追加电压脉冲作为被施加到电阻变化层3的电压的绝对值成为比低电阻化电压脉冲(第二电压脉冲)大的电压脉冲来实现，也可以将第二追加电压脉冲作为电压脉冲的施加时，在电阻变化层3流动的电流成为比低电阻化电压脉冲(第二电压脉冲)大的电压脉冲来实现，也可以将第二追加电压脉冲作为比低电阻化电压脉冲(第二电压脉冲)的脉冲宽度大的电压脉冲来实现。
[基于追加电压脉冲施加的数据保持特性改善的机理]
在此，对为什么通过进行比通常工作时能量高的追加电压脉冲的施加，就能够改善数据的保持特性的推测机理进行说明。但是，关于上述的保持特性的改善机理，由于没有导出确定的结论，因此仅是说明其可能性。
首先对本实施方式中的电阻变化元件10的高电阻状态与低电阻状态的不同进行说明。图7A示出了低电阻状态下的实施方式1所涉及的电阻变化元件10的截面模式图，图7B示出了高电阻状态下的实施方式1所涉及的电阻变化元件10的截面模式图。
在本实施方式中，由于低电阻状态与高电阻状态的电阻值均比初始状态的电阻值低，因此可以考虑到不论在哪种电阻状态下，在钽氧化物层3b中都会存在对第二电极4与钽氧化物层3a进行连接的被称为纤丝的局部区域3c，该局部区域3c具有比周围的氧含有率低的氧含有率。于是可以考虑到，电阻变化元件的电阻值由存在于该纤丝的氧欠缺9的量来决定，低电阻状态的电阻变化元件10的纤丝内的氧含有率NLOx与高电阻状态的电阻变化元件10的纤丝内的氧含有率NHOx满足NLOx＜NHOx。
从微观上对纤丝内的氧欠缺与电阻变化元件10的电阻值的关系进一步进行说明。在纤丝内，存在氧欠缺连成的微小导通路径，在低电阻状态下由于氧欠缺非常多，因此可以考虑到该微小导通路径从第二电极4一直连通到钽氧化物层3a。另外，在高电阻状态下，由于氧欠缺的量少，因此该微小导通路径在中途断开。
根据以上这样的电阻变化的机理，从电阻变化后的保管状态下的低电阻状态向高电阻状态的变化可以考虑到相当于如下的情况，由于纤丝内的微小导通路径的连接薄弱，因此周围的氧会扩散到微小导通路径，并通过与某个氧欠缺连通，从而微小导通路径在中途断开。因此，通过向低电阻状态的电阻变化元件10追加施加比最后进行通常工作时的能量高的第二追加电压脉冲，从而能够增加低电阻状态的电阻变化元件种的纤丝内的氧欠缺的数量，通过加强微小导通路径的连通，从而与通常相比能够长期地进行保管。
同样，关于电阻变化后的保管状态下的高电阻状态向低电阻状态的变化可以考虑到，虽然纤丝内的微小导通路径中途断开，但是在氧欠缺的数量多的情况下，由于氧的扩散则生成新的氧欠缺，通过与现有的氧欠缺结合，则相当于断开的微小导通路径连结。于是，通过以追加的方式，向高电阻状态的电阻变化元件10施加比最后进行通常工作时高的能量的第一追加电压脉冲，则能够减少高电阻状态的电阻变化元件中的纤丝内的氧欠缺的数量，通过抑制微小导通路径的连通，从而能够实现长期的保管。
本实施方式所说明的电阻变化元件10虽然为将钽氧化物用作电阻变化层的例子，上述的追加电压脉冲施加的机理也可以考虑到能够适用于采用钽以外的氧化物来用作电阻变化层的电阻变化元件。
即，即使是将钽以外的金属氧化物用作电阻变化层的电阻变化元件、且不同极性的电脉冲施加到电极而引起电阻变化的电阻变化元件，也可以考虑到能够得到上述说明的机理中所示出的追加电压脉冲施加的效果。
并且，除了将金属氧化物用作电阻变化层的电阻变化元件以外，通过提高施加的电压脉冲的能量，以进一步将高电阻状态的元件的电阻值设定得更高，或将低电阻状态的元件的电阻设定得更低的电阻变化元件，也可以考虑到同样能够得到追加电压脉冲施加的效果。
通过上述的机理，如本发明所示，不是仅在接受到由用户发出的长期保存的指令时进行追加电压脉冲的施加，而是可以在通常工作时对施加的低电阻化电压脉冲以及高电阻化电压脉冲的能量进行提高，也能够将高电阻状态的元件的电阻值设定得更高、或将低电阻状态的元件的电阻值设定得更低。然而，一般而言，在电阻变化元件中，过去被反复地以高的能量施加了低电阻化电压脉冲得高电阻状态的电阻变化元件，在保管时容易发生向低电阻状态的迁移，过去被反复地以高的能量施加了高电阻化电压脉冲的低电阻状态的电阻变化元件，在保管时容易发生向高电阻状态的迁移。为此，在执行长期保存或最后写入后的定时，仅对低电阻状态的电阻变化元件10施加与低电阻化电压脉冲为相同极性的高能量的脉冲、或仅对高电阻状态的电阻变化元件10施加与高电阻化电压脉冲为相同极性的高能量的脉冲是重要的。
[追加电压脉冲的变形例1]
在本实施方式1示出的例子是，在从用户接受长期保存的指令，并进行了电阻变化元件10的读出之后的追加过程中，针对低电阻状态的电阻变化元件10，施加与低电阻化电压脉冲为相同极性的第二追加电压脉冲。在本变形例中，在追加过程中，针对低电阻状态的电阻变化元件10，在施加了与低电阻化电压脉冲为不同极性的电压脉冲之后，施加与低电阻化电压脉冲为相同极性的第二追加电压脉冲。即，非易失性存储装置在通过读出过程而读出的电阻状态为低电阻状态的情况下，在施加第二追加电压脉冲之前，向第一电极2与第二电极4之间施加第一极性的第四追加电压脉冲。
该第四追加电压脉冲可以是与高电阻化电压脉冲(第一电压脉冲)为同一个电压脉冲。据此，一旦将低电阻状态的电阻变化元件10改写为高电阻状态，在此之后，重新以高的能量使其成为低电阻状态，从而能够使电阻变化元件10的纤丝内的氧含有率NLOx比通常的低电阻化过程后的低。图8是示出本变形例1所涉及的通常工作时的电压脉冲与追加过程中的追加电压脉冲的关系的模式图。
并且，在本变形例1中，在追加过程中，针对高电阻状态的电阻变化元件10施加与高电阻化电压脉冲为不同极性的电压脉冲之后，施加与高电阻化电压脉冲为相同极性的第一追加电压脉冲。即，非易失性存储装置在通过读出过程而被读出的电阻状态为高电阻状态的情况下，在施加第一追加电压脉冲之前，在第一电极2与第二电极4之间施加第二极性的第三追加电压脉冲。
该第三追加电压脉冲也可以是与低电阻化电压脉冲(第二电压脉冲)为同一个电压脉冲。据此，一旦将高电阻状态的电阻变化元件10改写为低电阻状态，在此之后重新以高的能量使其成为高电阻状态，这样能够使电阻变化元件10的纤丝内的氧含有率NHOx比通常的高电阻化过程后的高。
[追加电压脉冲的变形例2]
在本实施方式1示出的例子是，在从用户接受长期保存的指令，并进行电阻变化元件10的读出之后的追加过程中，针对低电阻状态的电阻变化元件10施加与低电阻化电压脉冲为相同极性的第二追加电压脉冲。在本变形例中，在追加过程中，针对低电阻状态的电阻变化元件10，以比低电阻化电压脉冲高的能量，施加两次以上的与低电阻化电压脉冲为相同极性的追加电压脉冲。这样，与通常的低电阻化过程后相比，能够确实地降低电阻变化元件10的纤丝内的氧含有率NLOx。图9是示出本变形例2所涉及的通常工作时的电压脉冲与追加过程中的追加电压脉冲的关系的模式图。
并且，在本变形例2，在追加过程中，针对高电阻状态的电阻变化元件10，以比高电阻化电压脉冲高的能量，施加两次以上的与高电阻化电压脉冲为相同极性的追加电压脉冲。这样，与通常的高电阻化过程后相比，能够确实地提高电阻变化元件10的纤丝内的氧含有率NHOx。
[追加电压脉冲的变形例3]
在本实施方式1的追加电压脉冲的变形例1示出的例子是，在追加过程，针对低电阻状态的电阻变化元件10，在施加了与低电阻化电压脉冲为不同极性的第四追加电压脉冲之后，施加与低电阻化电压脉冲为相同极性的第二追加电压脉冲。并且，在本实施方式1的追加电压脉冲的变形例2中示出的例子是，在追加过程中，针对低电阻状态的电阻变化元件10，以比低电阻化电压脉冲高的能量，施加两次以上的与低电阻化电压脉冲为相同极性的追加电压脉冲。在本变形例中，通过对上述变形例1以及变形例2进行组合，从而针对低电阻状态的电阻变化元件10反复执行两次如下的过程，即，在施加了与低电阻化电压脉冲为不同极性的追加电压脉冲之后，以比低电阻化电压脉冲高的能量施加与低电阻化电压脉冲为相同极性的第二追加电压脉冲。这样，与通常的低电阻化过程后相比，能够确实地使电阻变化元件10的纤丝内的氧含有率NLOx降低。图10是示出本变形例3所涉及的、通常工作时的电压脉冲与追加过程中的追加电压脉冲的关系的模式图。
并且，在本变形例3，在追加过程中，针对高电阻状态的电阻变化元件10反复执行两次如下的过程，即，在施加了与高电阻化电压脉冲为不同极性的追加电压脉冲之后，以比高电阻化电压脉冲高的能量，施加与高电阻化电压脉冲为相同极性的第一追加电压脉冲。这样，与通常的高电阻化过程后相比，能够确实地使电阻变化元件10的纤丝内的氧含有率NHOx上升。
[评价例]
执行实施方式1中的追加电压脉冲的变形例3的驱动方法，针对设定了电阻的电阻变化元件群，进行数据保持特性的评价。
在此，具体示出在本实施例进行的通常工作时的工作条件(图2中的步骤S10的处理以及步骤S20的处理中的工作条件)以及相当于本实施方式1中的追加电压脉冲的变形例3的追加过程的工作条件(图2中的步骤S60的处理以及步骤S70的处理中的工作条件)。
在通常工作时的工作中，低电阻化电压脉冲被设定为负极性的脉冲电压，将脉冲施加时间设为100ns，以使在脉冲施加时，在电阻变化层3流动的电流为200μA。并且，高电阻化电压脉冲被设定为使施加到电阻变化层3的脉冲电压成为+2.0V，将脉冲施加时间设为100ns。在本实施例中，在执行了初始过程后，将通常工作时的电阻变化工作(图2中的步骤S10的处理以及步骤S20的处理)反复1000次。
另外，针对执行了追加电压脉冲施加的电阻变化元件群，执行与进行了通常工作时的电阻变化工作的元件群相同的工作，在此之后，执行以下所述的追加电压脉冲的施加。
追加过程中的第二追加电压脉冲被设定成，在脉冲施加时，在电阻变化层3流动的电流能够成为238μA的脉冲电压，脉冲施加时间为设定为100ns。第一追加电压脉冲被设定为，使施加在电阻变化层3的脉冲电压成为+2.1V，脉冲施加时间被设定为100ns。在此，虽然关于第二追加电压脉冲，被设定为在脉冲施加时，在电阻变化层3流动的电流为238μA，但是并非受238μA所限。关于第二追加电压脉冲，在设为与低电阻化电压脉冲相同的脉冲宽度的情况下，典型的希望在脉冲施加时流动在电阻变化层3的电流为低电阻化电压脉冲的105％～150％的范围。并且，在此，第一追加电压脉冲虽然被设定为，被施加到电阻变化层3的脉冲电压为+2.1V，但是并非受+2.1V所限。在第一追加电压脉冲为与高电阻化电压脉冲相同的脉冲宽度的情况下，典型的希望被施加到电阻变化层3的电压为高电阻化电压脉冲的105％～150％的范围。
另外，关于第二追加电压脉冲，在脉冲施加时电阻变化层3中流动的电流为与低电阻化电压脉冲时相同(即200μA)，因此也可以考虑到其脉冲宽度比低电阻化脉冲长的例子。在这种情况下，典型的希望其脉冲宽度为低电阻化脉冲的150％～1000％的范围。同样，关于第一追加电压脉冲，在脉冲施加时被施加到电阻变化层3的脉冲电压与高电阻化电压脉冲时相同(即+2.0V)，也可以考虑到其脉冲宽度为比高电阻化脉冲长的例子。在这种情况下，典型的希望其脉冲宽度为高电阻化脉冲的150％～1000％的范围。
并且，在追加过程中，针对低电阻状态的电阻变化元件10的与低电阻化电压脉冲为不同极性的第四追加电压脉冲，施加与通常工作时的高电阻化电压脉冲相同的电压脉冲。针对高电阻状态的电阻变化元件10的与高电阻化电压为不同极性的第三追加电压脉冲，施加与通常工作时的低电阻化电压脉冲相同的电压脉冲。
而且，在追加过程中，针对低电阻状态的电阻变化元件10，反复执行100次由如下的两个脉冲施加构成的重复单位，该重复单位中包括的两个脉冲的施加是，与低电阻化电压脉冲为不同极性的第四追加电压脉冲的施加、以及接着进行的与低电阻化电压脉冲为相同极性的第二追加电压脉冲的施加。并且，针对高电阻状态的电阻变化元件10，反复执行100次如下的两个脉冲施加构成的重复单位，该重复单位中包括的两个脉冲的施加是，与高电阻化电压脉冲为不同极性的第三追加电压脉冲的施加、以及接着进行的与高电阻化电压脉冲为相同极性的第一追加电压脉冲的施加。
进行了如以上这样准备的电阻变化元件群的电阻值的保持特性的评价。另外，本评价例中所使用的电阻变化元件10的电阻值，在室温左右的温度下，具有10年以上几乎不会出现劣化的特性。于是，将非易失性存储元件保持在210℃的恒温槽中，加速其劣化，对保持特性进行了评价。另外，电阻值的测定是在从恒温槽取出非易失性存储元件，在室温下进行的。
即，通过反复执行在恒温槽的保持以及在室温下的测定，来评价保持特性。并且，在保持特性的评价中，针对电阻变化元件10不再进行写入(即，维持上述设定的电阻值状态)，而仅进行采用了不会引起电阻变化的低的电压的读出。
图11示出了，通常的电阻变化工作元件群以及执行了相当于本实施方式1的变形例3的追加过程的电阻变化元件群中的、高电阻状态以及低电阻状态的电阻变化元件10各4kbit的数据保持特性评价结果。在图11中，将由低电阻状态的电阻变化元件10构成的元件群记作低电阻元件群，将由高电阻状态的电阻变化元件10构成的元件群记作高电阻元件群。另外，在图11中记载了各测定时的各电阻变化元件群中电阻值最差的元件(在低电阻状态的元件中是指读出电流为最低的元件、在高电阻状态的元件中是指读出电流为最高的元件)，即仅记载了尾部比特(tail bit)。
在图11中，横轴为在恒温槽的保持时间(累计)，纵轴是读出电流值。横轴以对数绘出，纵轴以线性绘出。
若着眼于低电阻状态(即读出电流值高)的电阻变化元件10，与通常工作后的元件群相比较，在执行了追加过程的元件群中，由于在恒温槽的保持而出现的读出电流的降低得到抑制，通过针对低电阻状态的电阻变化元件10执行追加过程，从而可以提高保持特性。
并且，若着眼于高电阻状态(即读出电流值低)的电阻变化元件10，与通常工作后的元件群相比较，在执行了追加过程的元件群，由于在恒温槽的保持而出现的一部分元件的读出电流的高电流化得到抑制，通过针对高电阻状态的电阻变化元件10执行追加过程，从而可以说能够提高保持特性。
通过以上所述，在评价例的驱动方法中，至少对低电阻状态的电阻变化元件10、高电阻状态的电阻变化元件10的一方执行追加过程，从而能够提高电阻变化元件10的保持特性，通过对双方的电阻状态的电阻变化元件执行追加过程，从而能够进一步提高电阻变化元件10的保持特性，并且能够进一步提高数据保持后的读出时的读出错误的抑制效果。
(实施方式2)
在实施方式2对采用实施方式1所说明的电阻变化元件10而构成的一个晶体管/一个非易失性存储部型(1T1R型)的非易失性存储装置进行说明。
[非易失性存储装置的构成]
图12是示出实施方式2所涉及的非易失性存储装置100的构成的一个例子的方框图。如图12所示，1T1R型的非易失性存储装置100具备半导体基板上的存储器主体部101，该存储器主体部101具备存储器阵列102和电压脉冲施加电路300，存储器阵列102具备被配置成阵列状的电阻变化元件10以及存取晶体管(电流控制元件)。
电压脉冲施加电路300具有向各电阻变化元件10的第一电极2与第二电极4之间施加电压脉冲的功能，例如具备：行选择电路/驱动器103、列选择电路104、用于进行信息的写入的写入电路105、感应放大器106、数据输入输出电路107，感应放大器106对在选择位线流动的电流量进行检测，对两个值的数据中的任一个数据是否被存储在选择的电阻变化元件10进行判断，数据输入输出电路107通过端子DQ，对输入输出数据进行输入输出处理。
并且，非易失性存储装置100进一步具备：单元板电源(VCP电源)108、接受从外部输入的地址信号的地址输入电路109、以及控制电路110。
控制电路110是对电压脉冲施加电路300以及存储器主体部101进行控制的电路，具备：接受部310、判断部320、以及脉冲条件切换部330。
接受部310在接受到来自外部的指令(例如，来自用户的长期保存的指令)时，对电压脉冲施加电路300进行控制，读出各电阻变化元件10的电阻状态。
判断部320对由接受部310读出的各电阻状态是高电阻状态还是低电阻状态进行判断。
脉冲条件切换部330根据由判断部320判断的结果，来控制电压脉冲施加电路300。更具体而言，以针对被判断为电阻状态是高电阻状态的电阻变化元件10，在该电阻变化元件10的第一电极2与第二电极4之间施加比第一电压脉冲的能量大的、第一极性的第一追加电压脉冲的方式，脉冲条件切换部330对电压脉冲施加电路300进行控制。并且，以针对被判断为电阻状态是低电阻状态的电阻变化元件10，在该电阻变化元件10的第一电极2与第二电极4之间施加比第二电压脉冲的能量大的、第二极性的第二追加电压脉冲的方式，来控制电压脉冲施加电路300。
这些接受部310、判断部320、脉冲条件切换部330例如可以作为逻辑电路来实现，例如可以是，控制电路110包括处理器和存储器，通过该处理器执行被存储在该存储器的程序，而在功能上实现。
存储器阵列102具备：被形成在半导体基板上的、彼此交叉排列配置的多个字线WL0，WL1，WL2，……以及位线BL0，BL1，BL2，……；分别与这些字线WL0，WL1，WL2，……以及位线BL0，BL1，BL2，……的交点对应设置的多个存取晶体管T11，T12，T13，T21，T22，T23，T31，T32，T33，……(以下表示为“存取晶体管T11，T12，……”)；与存取晶体管T11，T12，……一一对应地设置的多个存储器单元M111，M112，M113，M121，M122，M123，M131，M132，M133(以下表示为“存储器单元M111，M112，……”)。在此，存储器单元M111，M112，……相当于实施方式1的电阻变化元件10。
并且，存储器阵列102具备与字线WL0，WL1，WL2，……平行配置的多个底板布线PL0，PL1，PL2，……。
存取晶体管T11，T12，T13，……的漏极与位线BL0连接、存取晶体管T21，T22，T23，……的漏极与位线BL1连接、存取晶体管T31，T32，T33，……的漏极与位线BL2连接。
并且，存取晶体管T11，T21，T31，……的栅极与字线WL0连接、存取晶体管T12，T22，T32，……的栅极与字线WL1连接、存取晶体管T13，T23，T33，……的栅极与字线WL2连接。
而且，存取晶体管T11，T12，……的源极与存储器单元M111，M112，……连接。
并且，存储器单元M111，M121，M131，……与底板布线PL0连接、存储器单元M112，M122，M132，……与底板布线PL1连接、存储器单元M113，M123，M133，……与底板布线PL2连接。
地址输入电路109从外部电路(未图示)接受地址信号，根据该地址信号，将行地址信号输出到行选择电路/驱动器103，并且，将列地址信号输出到列选择电路104。在此，地址信号是示出多个存储器单元M111，M112，……之中的被选择的特定的存储器单元的地址的信号。并且，行地址信号是示出地址信号所表示的地址之中的行的地址的信号，列地址信号是示出地址信号所表示的地址之中的列的地址的信号。
行选择电路/驱动器103接受从地址输入电路109输出的行地址信号，按照该行地址信号，选择多个字线WL0，WL1，WL2，……之中的任一个，针对该选择出的字线施加规定的电压。
列选择电路104接受从地址输入电路109输出的列地址信号，按照该列地址信号，选择多个位线BL0，BL1，BL2，……之中的任一个，针对该选择出的位线施加各种电压脉冲。
写入电路105在接受到从控制电路110输出的写入信号的情况下，针对列选择电路104，输出指示将与该写入信号对应的电压脉冲，施加到被选择的位线的信号。
感应放大器106在信息的读出工序中，检测成为读出对象的选择位线中流动的电流量，并判别被存储的数据。在本实施方式的情况下，将各存储器单元M111，M112，……的电阻状态设为高低这两个状态，使各个状态与各个数据对应。因此，感应放大器106判别被选择的存储器单元的电阻变化层的电阻状态是哪个状态，并按照该状态来判断是否存储了两个值的数据中的任一个数据。通过该结果而得到的输出数据DO经由数据输入输出电路107被输出到外部电路。
[初始过程中的工作]
控制电路110在初始过程中，将指示将第一初始电压脉冲以及第二初始电压脉冲按照各存储器单元M111，M112，……的顺序来施加的写入信号，输出到写入电路105。写入电路105在接受到该写入信号的情况下，将指示针对所有的位线BL0，BL1，BL2，……，来施加第一初始电压脉冲以及第二初始电压脉冲的信号，输出到列选择电路104。
列选择电路104在接受到该信号的情况下，针对所有的位线BL0，BL1，BL2，……施加第一初始电压脉冲以及第二初始电压脉冲。此时，行选择电路/驱动器103针对所有的字线WL0，WL1，WL2，……施加规定的电压。
[通常工作时的工作]
控制电路110在通常工作时的数据的写入过程中，按照被输入到数据输入输出电路107的输入数据Din，将指示低电阻化电压脉冲或高电阻化电压脉冲的施加的写入信号输出到写入电路105。另外，在数据的读出过程中，控制电路110将指示用于读出的电压脉冲的施加的读出信号输出到列选择电路104。
[追加过程中的工作]
接受部310在从外部接受到规定的指令(例如，来自用户的长期保存的指令)时，将指示读出存储器阵列102中所包含的所有的存储器单元的电阻状态的信号输出到电压脉冲施加电路300，并读出所有的存储器单元的电阻状态。
判断部320针对所有的存储器单元，判断由接受部310读出的电阻状态是高电阻状态还是低电阻状态。
脉冲条件切换部330将针对被判断为电阻状态是低电阻状态的各存储器单元，指示进行第一追加电压脉冲的施加、针对被判断为电阻状态是高电阻状态的各存储器单元指示进行第二追加电压脉冲的施加的信号，输出到电压脉冲施加电路300。
电压脉冲施加电路300在接受到该信号时，针对被判断为电阻状态是高电阻状态的各存储器单元施加第一追加电压脉冲，针对被判断为电阻状态是低电阻状态的各存储器单元施加第二追加电压脉冲。
通过上述这样的工作，非易失性存储装置100能够使存储逻辑信息的期间比以往长。
(实施方式3)
在实施方式3中，对采用实施方式1所说明的电阻变化元件10而构成的交叉点(cross point)型的非易失性存储装置进行说明。
[非易失性存储装置的构成]
图13是示出实施方式3所涉及的非易失性存储装置200的构成的一个例子的方框图。如图13所示，交叉点型的非易失性存储装置200具备半导体基板上的存储器主体部201，该存储器主体部201具备存储器阵列202和电压脉冲施加电路400，存储器阵列202具备被配置成阵列状的电阻变化元件10以及电流控制元件。
电压脉冲施加电路400具有向各电阻变化元件10的第一电极2与第二电极4之间施加电压脉冲的功能，例如具备：行选择电路/驱动器203；列选择电路/驱动器204；用于进行信息的写入的写入电路205；感应放大器206，对在选择位线流动的电流量进行检测，对在被选择的电阻变化元件10中是否存储了两个值的数据中的任一个数据进行判别；以及数据输入输出电路207，经由端子DQ来进行输入输出数据的输入输出处理。
并且，非易失性存储装置200进一步具备：接受从外部输入的地址信号的地址输入电路208；以及控制电路210。
控制电路210是对电压脉冲施加电路400以及存储器主体部201进行控制的电路，具备：接受部410、判断部420、以及脉冲条件切换部430。
接受部410在接受到来自外部的指令(例如，来自用户的长期保存的指令)时，则对电压脉冲施加电路400进行控制，以读出各电阻变化元件10的电阻状态。
判断部420判断由接受部410读出的各电阻状态是高电阻状态还是低电阻状态。
脉冲条件切换部430根据判断部420进行判断的结果，来控制电压脉冲施加电路400。更具体而言，脉冲条件切换部430针对被判断为电阻状态是高电阻状态的电阻变化元件10，以向该电阻变化元件10的第一电极2与第二电极4之间施加比第一电压脉冲的能量大的、第一极性的第一追加电压脉冲的方式，来控制电压脉冲施加电路400。并且，针对被判断为电阻状态是低电阻状态的电阻变化元件10，以向该电阻变化元件10的第一电极2与第二电极4之间施加比第二电压脉冲的能量大的、第二极性的第二追加电压脉冲的方式，来控制电压脉冲施加电路400。
这些接受部410、判断部420、脉冲条件切换部430例如可以作为逻辑电路来实现，例如控制电路210包括处理器和存储器，通过其处理器执行被存储在其存储器的程序，从而进行功能上的实现。
存储器阵列202具备：彼此平行地被形成在半导体基板上的多个字线WL0，WL1，WL2，……；以及在这些字线WL0，WL1，WL2，……的上方，在与该半导体基板的主面平行的面内彼此平行且与多个字线WL0，WL1，WL2，……立体交叉而被形成的多个位线BL0，BL1，BL2，……。
并且，与这些字线WL0，WL1，WL2，……以及位线BL0，BL1，BL2，……的交点对应地设置了排列成矩阵状的多个存储器单元M211，M212，M213，M221，M222，M223，M231，M232，M123，……(以下表示为“存储器单元M211，M212，……”)。在此，存储器单元M211，M212，……通过相当于实施方式1的电阻变化元件10的元件、与由MIM(Metal-Insulator-Metal)二极管或MSM(Metal-Semiconductor-Metal)二极管等构成的电流控制元件的连接而被构成。
地址输入电路208从外部电路(未图示)接受地址信号，根据该地址信号，将行地址信号输出到行选择电路/驱动器203，将列地址信号输出到列选择电路/驱动器204。在此，地址信号是示出多个存储器单元M211，M212，……之中的被选择的特定的存储器单元的地址的信号。并且，行地址信号是示出地址信号所表示的地址之中的行的地址的信号，列地址信号也是同样，是示出列的地址的信号。
行选择电路/驱动器203接受从地址输入电路208输出的行地址信号，按照该行地址信号，选择多个字线WL0，WL1，WL2，……中的任一个，针对被选择的字线施加规定的电压。
列选择电路/驱动器204接受从地址输入电路208输出的列地址信号，按照该列地址信号，选择多个位线BL0，BL1，BL2，……中的任一个，针对被选择的位线，施加各种电压脉冲。
写入电路205在接受到从控制电路210输出的写入信号的情况下，向行选择电路/驱动器203输出指示向被选择的字线进行电压的施加的信号，向列选择电路/驱动器204示出指示将与该写入信号对应的电压脉冲施加到被选择的位线的信号。
感应放大器206在数据的读出工序中，检测成为读出对象的选择位线中流动的电流量，并判断被存储的数据。在本实施方式的情况下，将各存储器单元M211，M212，……的电阻状态设为高低这两个状态，并使这些状态的每一个与各个数据对应。因此，感应放大器206判别被选择的存储器单元的电阻变化层的电阻状态是哪种状态，并按照该状态，来判断两个值的数据中的某个数据是否被存储。通过该结果而得到的输出数据DO经由数据输入输出电路207，被输出到外部电路。
[初始过程中的工作]
控制电路210在初始过程中，将写入信号输出到写入电路205，该写入信号指示，按照第一初始电压脉冲以及第二初始电压脉冲的顺序施加给各存储器单元M211，M212，……。写入电路105在接受到该写入信号的情况下，将指示向所有的字线WL0，WL1，WL2，……施加规定的电压的信号输出到行选择电路/驱动器203，并且，将指示向所有的位线BL0，BL1，BL2，……施加第一初始电压脉冲以及第二初始电压脉冲的信号输出到列选择电路/驱动器204。
[通常工作时的工作]
控制电路210在通常工作时的数据的写入过程中，按照被输入到数据输入输出电路207的输入数据Din，将指示是施加低电阻化电压脉冲还是施加高电阻化电压脉冲的施加的写入信号输出到写入电路205。另外，在数据的读出工序中，控制电路210将指示读出用电压脉冲的施加的读出信号输出到列选择电路/驱动器204。
[追加过程中的工作]
接受部410在从外部接受到规定的指令(例如，来自用户的长期保存的指令)时，将指示读出存储器阵列202中包括的所有的存储器单元的电阻状态的信号输出到电压脉冲施加电路400，读出所有的存储器单元的电阻状态。
判断部420针对所有的存储器单元判断由接受部410读出的电阻状态是高电阻状态还是低电阻状态。
脉冲条件切换部430将进行如下指示的信号输出到电压脉冲施加电路400，所述指示包括：针对被判断为电阻状态是高电阻状态的各存储器单元，施加第一追加电压脉冲的指示；以及针对被判断为电阻状态是低电阻状态的各存储器单元施加第二追加电压脉冲的指示。
电压脉冲施加电路400在接受到该信号时，针对被判断为电阻状态是高电阻状态的各存储器单元施加第一追加电压脉冲，针对被判断为电阻状态是低电阻状态的各存储器单元施加第二追加电压脉冲。
通过以上所述的工作，非易失性存储装置200存储逻辑信息的期间能够比以往长。
另外，通过将图13所示的本实施方式所涉及的非易失性存储装置200中的存储器阵列202重叠为三维，从而能够实现多层化结构的非易失性存储装置。通过设置具有这种构成的多层化存储器阵列，从而能够实现超大容量非易失性存储装置。
(其他的实施方式)
在实施方式2中举例说明的构成是，实施方式2所涉及的非易失性存储装置100单独地执行追加过程中的工作。对此，作为其他的例子可以考虑到多个装置或电路共同执行追加过程中的工作的构成。
图14是示出其他的实施方式所涉及的非易失性存储系统1000的构成的一个例子的方框图。如图14所示，非易失性存储系统1000的构成为具备非易失性存储装置100a和控制器500。于是，非易失性存储装置100a与控制器500共同执行追加过程中的工作。
非易失性存储装置100a的构成与实施方式2所涉及的非易失性存储装置100的不同之处是，实施方式2所涉及的控制电路110被变更为控制电路110a。
控制电路110a的构成与实施方式2所涉及的控制电路110的不同之处是，删除了实施方式2所涉及的接受部310以及实施方式2所涉及的判断部320。
控制器500的构成中包括处理器和存储器。于是，通过该处理器执行被存储在该存储器的程序，从而能够在功能上实现实施方式2所涉及的接受部310和实施方式2所涉及的判断部320。
作为控制器500的其他的构成例，例如可以考虑将接受部310和判断部320作为逻辑电路来实现的例子等。
并且，控制器500例如可以由多个集成电路来实现，也可以由一个集成电路来实现。
在上述构成的非易失性存储系统1000中，控制器500中的接受部310以及判断部320、与非易失性存储装置100a中脉冲条件切换部330共同执行与实施方式2所涉及的追加过程中的工作同样的工作。
如以上所述，非易失性存储系统1000能够实现与实施方式2所涉及的追加过程中的工作同样的工作。
另外，也可以将非易失性存储系统1000考虑为由非易失性存储装置100a和控制器500构成的一个装置。因此，也可以将非易失性存储系统1000称作非易失性存储装置。
本发明能够广泛利用于电阻变化型的非易失性存储装置。
符号说明
2 第一电极
3 电阻变化层
4 第二电极
10 电阻变化元件
110、110a、210 控制电路
300、400 电压脉冲施加电路

Claims (17)

1.一种非易失性存储装置，
所述非易失性存储装置具备：
电阻变化元件，具备第一电极、第二电极、以及位于所述第一电极与所述第二电极之间的电阻变化层，在该电阻变化层中，按照被施加到所述第一电极与所述第二电极之间的电压脉冲，电阻值发生变化；
电压脉冲施加电路，将电压脉冲施加到所述第一电极与所述第二电极之间；以及
控制电路，对所述电压脉冲施加电路进行控制，
所述电压脉冲施加电路执行高电阻化过程以及低电阻化过程，
在所述高电阻化过程中，通过将第一极性的第一电压脉冲施加到所述第一电极与所述第二电极之间，从而使所述电阻变化层从低电阻状态向高电阻状态变化，所述低电阻状态示出第一逻辑信息，所述高电阻状态示出与所述第一逻辑信息不同的第二逻辑信息，且所述高电阻状态的电阻值比所述低电阻状态高，
在所述低电阻化过程中，通过将与所述第一极性为不同极性的第二极性的第二电压脉冲施加到所述第一电极与所述第二电极之间，从而使所述电阻变化层从所述高电阻状态向所述低电阻状态变化，
所述控制电路接受来自外部的指令，
读出所述电阻变化元件的电阻状态，在读出的电阻状态为所述高电阻状态的情况下，对所述电压脉冲施加电路进行控制，以向所述第一电极与所述第二电极之间施加能量比所述第一电压脉冲大的、所述第一极性的第一追加电压脉冲，在读出的电阻状态为所述低电阻状态的情况下，对所述电压脉冲施加电路进行控制，以向所述第一电极与所述第二电极之间施加能量比所述第二电压脉冲大的、所述第二极性的第二追加电压脉冲。
2.如权利要求1所述的非易失性存储装置，
所述控制电路包括处理器和存储器，通过所述处理器执行被存储在所述存储器的程序，来对所述电压脉冲施加电路进行控制。
3.如权利要求1或2所述的非易失性存储装置，
所述来自外部的指令是用户的指令，示出以比目前更长的期间来使所述电阻变化层的电阻状态稳定。
4.一种驱动方法，对电阻变化元件进行驱动，
所述电阻变化元件，具备第一电极、第二电极、以及位于所述第一电极与所述第二电极之间的电阻变化层，在该电阻变化层中，按照被施加到所述第一电极与所述第二电极之间的电压脉冲，电阻值发生变化，
在该驱动方法中包括：
高电阻化过程，通过将第一极性的第一电压脉冲施加到所述第一电极与所述第二电极之间，从而使所述电阻变化层从低电阻状态向高电阻状态变化，所述低电阻状态示出第一逻辑信息，所述高电阻状态示出与所述第一逻辑信息不同的第二逻辑信息，且所述高电阻状态的电阻值比所述低电阻状态高，
低电阻化过程，通过将与所述第一极性为不同极性的第二极性的第二电压脉冲施加到所述第一电极与所述第二电极之间，从而使所述电阻变化层从所述高电阻状态向所述低电阻状态变化，
读出过程，接受来自外部的指令，读出所述电阻变化元件的电阻状态；以及
追加过程，在由所述读出过程读出的电阻状态为所述高电阻状态的情况下，向所述第一电极与所述第二电极之间施加能量比所述第一电压脉冲大的、所述第一极性的第一追加电压脉冲，在由所述读出过程读出的电阻状态为所述低电阻状态的情况下，向所述第一电极与所述第二电极之间施加能量比所述第二电压脉冲大的、所述第二极性的第二追加电压脉冲。
5.如权利要求4所述的驱动方法，
所述第一追加电压脉冲是，在所述电阻变化层流动的电流成为比施加所述第一电压脉冲时的电流大的电压脉冲。
6.如权利要求4或5所述的驱动方法，
所述第二追加电压脉冲是，在所述电阻变化层流动的电流成为比施加所述第二电压脉冲时的电流大的电压脉冲。
7.如权利要求4所述的驱动方法，
所述第一追加电压脉冲是，被施加到所述电阻变化层的电压的绝对值成为比所述第一电压脉冲大的电压脉冲。
8.如权利要求4或7所述的驱动方法，
所述第二追加电压脉冲是，被施加到所述电阻变化层的电压的绝对值成为比所述第二电压脉冲大的电压脉冲。
9.如权利要求4所述的驱动方法，
所述第一追加电压脉冲是，与所述第一电压脉冲相比，脉冲宽度大的电压脉冲。
10.如权利要求4或9所述的驱动方法，
所述第二追加电压脉冲是，与所述第二电压脉冲相比，脉冲宽度大的电压脉冲。
11.如权利要求4或5所述的驱动方法，
在所述追加过程中，在由所述读出过程读出的电阻状态为所述高电阻状态的情况下，在施加所述第一追加电压脉冲之前，在所述第一电极与所述第二电极之间施加所述第二极性的第三追加电压脉冲。
12.如权利要求11所述的驱动方法，
所述第三追加电压脉冲与所述第二电压脉冲是同一个电压脉冲。
13.如权利要求4或5所述的驱动方法，
在所述追加过程中，在由所述读出过程读出的电阻状态为所述低电阻状态的情况下，在施加所述第二追加电压脉冲之前，在所述第一电极与所述第二电极之间施加所述第一极性的第四追加电压脉冲。
14.如权利要求13所述的驱动方法，
所述第四追加电压脉冲与所述第一电压脉冲是同一个电压脉冲。
15.如权利要求4或5所述的驱动方法，
所述追加过程被反复执行两次以上。
16.如权利要求4或5所述的驱动方法，
所述电阻变化层具有金属氧化物层，
所述金属氧化物层具有比周围的氧含有量低的局部区域，
在所述追加过程中，
通过在所述第一电极与所述第二电极之间施加所述第一追加电压脉冲，从而所述局部区域中的氧含有量上升，
通过在所述第一电极与所述第二电极之间施加所述第二追加电压脉冲，从而所述局部区域中的氧含有量降低。
17.一种驱动方法，对多个电阻变化元件进行驱动，
每一个所述电阻变化元件，具备第一电极、第二电极、以及位于所述第一电极与所述第二电极之间的电阻变化层，在该电阻变化层中，按照被施加到所述第一电极与所述第二电极之间的电压脉冲，电阻值发生变化，
在该驱动方法中包括：
高电阻化过程，针对所述多个电阻变化元件的每一个，通过将第一极性的第一电压脉冲施加到所述第一电极与所述第二电极之间，从而使所述电阻变化层从低电阻状态向高电阻状态变化，所述低电阻状态示出第一逻辑信息，所述高电阻状态示出与所述第一逻辑信息不同的第二逻辑信息，且所述高电阻状态的电阻值比所述低电阻状态高，
低电阻化过程，针对所述多个电阻变化元件的每一个，通过将与所述第一极性为不同极性的第二极性的第二电压脉冲施加到所述第一电极与所述第二电极之间，从而使所述电阻变化层从所述高电阻状态向所述低电阻状态变化，
读出过程，接受来自外部的指令，读出所述电阻变化元件的电阻状态；以及
追加过程，针对由所述读出过程读出的电阻状态为所述高电阻状态的电阻变化元件，向所述第一电极与所述第二电极之间施加能量比所述第一电压脉冲大的、所述第一极性的第一追加电压脉冲，针对由所述读出过程读出的电阻状态为所述低电阻状态的电阻变化元件，向所述第一电极与所述第二电极之间施加能量比所述第二电压脉冲大的、所述第二极性的第二追加电压脉冲。
CN201880002572.XA 2017-09-12 2018-06-26 非易失性存储装置、以及驱动方法 Active CN109791791B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017174642 2017-09-12
JP2017-174642 2017-09-12
PCT/JP2018/024077 WO2019054001A1 (ja) 2017-09-12 2018-06-26 不揮発性記憶装置、及び駆動方法

Publications (2)

Publication Number Publication Date
CN109791791A CN109791791A (zh) 2019-05-21
CN109791791B true CN109791791B (zh) 2023-03-28

Family

ID=65722489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880002572.XA Active CN109791791B (zh) 2017-09-12 2018-06-26 非易失性存储装置、以及驱动方法

Country Status (4)

Country Link
US (1) US10490276B2 (zh)
JP (1) JP7080178B2 (zh)
CN (1) CN109791791B (zh)
WO (1) WO2019054001A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202139195A (zh) 2019-12-03 2021-10-16 美商美光科技公司 用於讀取記憶體單元之系統及方法
US11177009B2 (en) 2019-12-30 2021-11-16 Micron Technology, Inc. Multi-state programming of memory cells
US11315633B2 (en) 2019-12-30 2022-04-26 Micron Technology, Inc. Three-state programming of memory cells

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866941A (zh) * 2009-04-15 2010-10-20 索尼公司 电阻变化型存储器装置及其操作方法
JP2013127826A (ja) * 2011-12-16 2013-06-27 Sharp Corp 可変抵抗素子の駆動方法
CN103858168A (zh) * 2011-09-02 2014-06-11 惠普发展公司，有限责任合伙企业 用于存储数据的设备和用于读取存储单元的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
JP5159224B2 (ja) * 2007-09-21 2013-03-06 株式会社東芝 抵抗変化メモリ装置
JP5214208B2 (ja) * 2007-10-01 2013-06-19 スパンション エルエルシー 半導体装置及びその制御方法
JP5262402B2 (ja) * 2008-08-04 2013-08-14 富士通株式会社 記憶装置及びデータ保持方法
JP2010211883A (ja) 2009-03-11 2010-09-24 Toshiba Corp 不揮発性半導体記憶装置
WO2010116754A1 (ja) 2009-04-10 2010-10-14 パナソニック株式会社 不揮発性記憶素子の駆動方法
KR20130139066A (ko) * 2012-06-12 2013-12-20 삼성전자주식회사 소스라인 전압 발생기를 포함하는 자기 저항 메모리 장치
JP2017058913A (ja) * 2015-09-16 2017-03-23 ルネサスエレクトロニクス株式会社 記憶装置及び記憶方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866941A (zh) * 2009-04-15 2010-10-20 索尼公司 电阻变化型存储器装置及其操作方法
CN103858168A (zh) * 2011-09-02 2014-06-11 惠普发展公司，有限责任合伙企业 用于存储数据的设备和用于读取存储单元的方法
JP2013127826A (ja) * 2011-12-16 2013-06-27 Sharp Corp 可変抵抗素子の駆動方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Flavio Ciccarelli etal..Line-Voltage Control Based on Wayside Energy Storage Systems for Tramway Networks.《IEEE Transactions on Power Electronics》.2016,第31卷(第31期),全文. *
王国明.《中国优秀硕士学位论文全文数据库 (信息科技辑)》.2015,(第12期),第三章. *

Also Published As

Publication number Publication date
CN109791791A (zh) 2019-05-21
US10490276B2 (en) 2019-11-26
WO2019054001A1 (ja) 2019-03-21
JPWO2019054001A1 (ja) 2020-08-27
US20190122731A1 (en) 2019-04-25
JP7080178B2 (ja) 2022-06-03

Similar Documents

Publication Publication Date Title
US9378817B2 (en) Variable resistance nonvolatile memory element writing method and variable resistance nonvolatile memory device
JP4972238B2 (ja) 抵抗変化型不揮発性記憶素子のフォーミング方法
US8125817B2 (en) Nonvolatile storage device and method for writing into the same
US8179714B2 (en) Nonvolatile storage device and method for writing into memory cell of the same
US9087582B2 (en) Driving method of non-volatile memory element and non-volatile memory device
JP5313413B2 (ja) 抵抗変化素子の駆動方法、及び不揮発性記憶装置
US8279658B2 (en) Method of programming variable resistance element and nonvolatile storage device
US9001557B2 (en) Variable resistance nonvolatile memory element writing method and variable resistance nonvolatile memory device
US9082479B2 (en) Nonvolatile memory element and nonvolatile memory device
US8957399B2 (en) Nonvolatile memory element and nonvolatile memory device
US8854864B2 (en) Nonvolatile memory element and nonvolatile memory device
JPWO2010064446A1 (ja) 不揮発性記憶素子及び不揮発性記憶装置
JPWO2013021648A1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法
CN109791791B (zh) 非易失性存储装置、以及驱动方法
JP2014063549A (ja) 半導体記憶装置
JP5312709B1 (ja) 抵抗変化素子の駆動方法及び不揮発性記憶装置
JP5291270B1 (ja) 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法
JP2014075159A (ja) 不揮発性記憶装置及び不揮発性記憶装置の駆動方法
CN113228254A (zh) 电阻变化型非易失性存储元件及使用了其的电阻变化型非易失性存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200807

Address after: Kyoto Japan

Applicant after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

TA01 Transfer of patent application right
CB02 Change of applicant information

Address after: Kyoto Japan

Applicant after: Nuvoton Technology Corporation Japan

Address before: Kyoto Japan

Applicant before: Panasonic semiconductor solutions Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant