CN111580743B

CN111580743B - 存储器控制器及其操作方法

Info

Publication number: CN111580743B
Application number: CN201911006479.9A
Authority: CN
Inventors: 边谕俊
Original assignee: SK Hynix Inc
Current assignee: SK Hynix Inc
Priority date: 2019-02-15
Filing date: 2019-10-22
Publication date: 2023-07-21
Anticipated expiration: 2039-10-22
Also published as: US11513946B2; US20200264972A1; CN111580743A; KR20200099897A

Abstract

本文描述了存储器控制器及其操作方法。一种存储器控制器包括映射数据控制单元，映射数据控制单元被配置为当在生成附加映射数据期间针对与附加映射数据中的逻辑块地址相同的地址的操作被执行时，中断附加映射数据的生成，并且生成虚设映射数据。附加映射数据可以包括指示逻辑块地址和物理块地址之间的映射关系的映射信息。

Description

存储器控制器及其操作方法

相关申请的交叉引用

本申请要求于2019年2月15日提交的韩国专利申请号10-2019-0018099的优先权，其全部内容通过引用并入本文。

技术领域

本公开的各个实施例一般地涉及电子装置，并且更具体地涉及存储器控制器以及操作存储器控制器的方法。

背景技术

通常，存储装置在诸如计算机、智能电话或智能平板的主机装置的控制下存储数据。根据被提供以存储数据的装置的类型，存储装置的示例可以被分类为将数据存储在磁盘中的诸如硬盘驱动器(HDD)的装置以及将数据存储在半导体存储器(特别是非易失性存储器)中的诸如固态驱动器(SSD)或存储器卡的装置。

存储装置可以包括其中存储数据的存储器装置和被配置为将数据存储在存储器装置中的存储器控制器。存储器装置可以被分类为易失性存储器和非易失性存储器。非易失性存储器的代表性示例可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻型RAM(RRAM)和铁电型RAM(FRAM)。

发明内容

本公开的各个实施例涉及能够生成具有改善的可靠性的映射数据的存储器控制器、以及操作该存储器控制器的方法。

本公开的实施例可以提供一种存储器控制器，存储器控制器被配置为控制存储器装置，存储器控制器包括映射数据控制单元，映射数据控制单元被配置为当在生成附加映射数据期间针对与附加映射数据中的逻辑块地址相同的地址的操作被执行时，中断附加映射数据的生成，并且生成虚设映射数据，其中附加映射数据包括指示逻辑块地址与物理块地址之间的映射关系的映射信息。

本公开的实施例可以提供一种操作存储器控制器的方法，存储器控制器被配置为控制存储器装置，该方法包括：生成附加映射数据；在生成附加映射数据期间，接收操作请求和对应于操作请求的逻辑块地址；以及基于操作请求和对应于操作请求的逻辑块地址，中断附加映射数据的生成，并且生成虚设映射数据，其中附加映射数据包括指示逻辑块地址和物理块地址之间的映射关系的映射信息。

本公开的实施例可以提供一种存储装置，存储装置包括存储器装置和存储器控制器，存储器控制器适于：生成包括映射信息的附加映射数据，映射信息指示来自主机的逻辑块地址与存储器装置的物理块地址之间的映射关系；在生成附加映射数据期间，检测与逻辑块地址相对应的针对存储器装置的操作请求是否从主机被接收；当检测到操作请求被接收时，停止生成附加映射数据，并且生成包括无效映射数据的虚设映射数据。

附图说明

图1是图示根据本公开的实施例的存储装置的框图。

图2是图示根据本公开的实施例的图1的存储器控制器的配置以及生成正常映射数据和附加映射数据的方法的图。

图3A和图3B是图示根据本公开的实施例的正常映射数据和附加映射数据的框图。

图4是图示根据本公开的实施例的生成并且存储虚设映射数据的图。

图5是图示根据本公开的实施例的生成虚设映射数据的过程的图。

图6是图示根据本公开的实施例的由映射数据控制单元生成的映射数据的图。

图7是图示根据本公开的实施例的当存储器装置执行垃圾收集操作时生成虚设映射数据的过程的图。

图8是图示根据本公开的实施例的当存储器控制器处于繁忙状态时生成虚设映射数据的过程的图。

图9是图示根据本公开的实施例的当热数据信息改变时生成虚设映射数据的过程的图。

图10是图示根据本公开的实施例的存储器装置的框图。

图11是图示根据本公开的实施例的存储器单元阵列的图。

图12是图示根据本公开的实施例的存储器块的电路图。

图13是图示根据本公开的实施例的存储器块的电路图。

图14是图示根据本公开的实施例的存储器控制器的操作的图。

图15是图示根据本公开的实施例的存储器控制器的操作的图。

图16是图示根据本公开的实施例的存储器控制器的操作的图。

图17是图示根据本公开的实施例的存储器控制器的操作的图。

图18是图示根据本公开的实施例的存储器控制器的操作的图。

图19是图示根据本公开的实施例的存储器控制器的操作的图。

图20是图示根据本公开的实施例的存储器控制器的图。

图21是图示根据本公开的实施例的包括存储装置的存储器卡系统的框图。

图22是图示根据本公开的实施例的包括存储装置的固态驱动器(SSD)系统的框图。

图23是图示根据本公开的实施例的包括存储装置的用户系统的框图。

具体实施方式

在本说明书或申请中引入的本公开实施例中的特定结构或功能描述仅用于描述本公开的实施例。该描述不应被解释为限于说明书或申请中描述的实施例。

现在将基于实施例来详细描述本公开。然而，本公开可以以许多不同的形式来体现，并且不应被解释为仅限于本文阐述的实施例，而应当被解释为覆盖落入本公开的思想和技术范围内的修改、等同物或备选方案。然而，应当理解，本说明书并不旨在将本公开限制于那些示例性实施例，并且本公开不仅旨在覆盖示例性实施例，而且还覆盖落入本公开的精神和范围内的各种备选方案、修改、等同物和其他实施例。

将理解，尽管在本文中可以使用术语“第一”、“第二”等来描述各种要素，但是这些要素不应受这些术语的限制。这些术语仅用于区分一个要素和另一要素。例如，在不脱离本公开的教导的情况下，下面讨论的第一要素可以被称为第二要素。类似地，第二要素也可以被称为第一要素。

将理解，当一个元件被称为“耦合”或“连接”到另一元件时，它可以直接耦合或连接到另一元件或者在它们之间可以存在中间元件。相反，应理解，当一个元件被称为“直接耦合”或“直接连接”至另一元件时，不存在中间元件。描述元件之间关系的其他表述(例如，“在......之间”、“直接在......之间”、“与......相邻”或“与......直接相邻”)应以相同的方式进行解释。

本文所使用的术语仅出于描述特定实施例的目的，而不旨在限制。在本公开中，除非上下文另外明确指出，否则单数形式也旨在包括复数形式。还将理解，当在本说明书中使用时，术语“包括”、“包含”、“具有”等指定存在所陈述的特征、整数、步骤、操作、元件、部件和/或其组合，但不排除存在或附加一个或多个其他特征、整数、步骤、操作、元件、部件和/或其组合。

除非另有定义，否则本文所使用的包括技术和科学术语的所有术语具有与本公开所属领域的普通技术人员通常所理解的相同含义。将进一步理解，本文所使用的术语应被解释为具有与其在本说明书和相关技术的上下文中的含义一致的含义，并且除非本文明确定义，否则将不会以理想化或过度正式的意义来进行解释。

将省略对本领域技术人员众所周知的功能和结构的详细描述，以避免模糊本公开的主题。这旨在省略不必要的描述，以便使本公开的主题清楚。

现在将在下文中参考附图更充分地描述本公开的各种实施例，在附图中示出了本公开的优选实施例，使得本领域的普通技术人员可以容易地实现本公开的技术思想。

图1是图示根据本公开的实施例的存储装置50的框图。

参考图1，存储装置50可以包括存储器装置100和存储器控制器200。

存储装置50可以是被配置为在主机300(诸如蜂窝电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、电视(TV)、平板电脑(PC)或车载信息娱乐系统)的控制下存储数据的装置。

根据作为与主机300通信的通信系统的主机接口，可以将存储装置50制造为各种类型的存储装置中的任一个。例如，数据存储装置50可以被配置为各种类型的存储装置(诸如SSD、MMC、eMMC、RS-MMC或micro-MMC类型的多媒体卡、SD、mini-SD、micro-SD类型的安全数字卡、通用串行总线(USB)存储装置、通用闪存(UFS)装置、个人计算机存储器卡国际协会(PCMCIA)卡类型的存储装置、外围部件互连(PCI)卡类型的存储装置、PCI快速(PCI-E)类型的存储装置、闪存(CF)卡、智能媒体卡和记忆棒)中的任一个。

可以以各个封装类型中的任一个的形式来制造存储装置50。例如，可以以各个封装类型(例如，层叠封装(POP)类型、系统级封装(SIP)类型、片上系统(SOC)类型、多芯片封装(MCP)类型、板上芯片(COB)类型、晶圆级制造封装(WFP)类型和晶圆级堆叠封装(WSP)类型)中的任一个的形式来制造存储装置50。

存储器控制器200可以控制存储装置50的整体操作。

当对存储装置50供电时，存储器控制器200可以执行固件。在存储器装置100是闪存装置的情况下，存储器控制器200可以执行诸如闪存转换层(FTL)的固件，以用于控制主机300与存储器装置100之间的通信。

存储器控制器200可以包括热数据信息存储单元210。热数据信息存储单元210可以存储热数据信息HD_INF。热数据信息HD_INF可以包括关于从主机300接收预定次数或更多次的逻辑块地址LBA的信息。每当热数据信息HD_INF改变时，热数据信息HD_INF可以被更新。此外，热数据信息HD_INF可以被周期性地更新。备选地，可以响应于主机300的请求来更新热数据信息HD_INF。当更新热数据信息HD_INF时，热数据信息存储单元210可以存储经更新的热数据信息。随后，热数据信息存储单元210可以将经更新的热数据信息提供给主机300和/或请求控制单元220。

在一个实施例中，存储器控制器200可以基于热数据信息HD_INF生成附加映射数据。附加映射数据可以包括正常映射数据和附加字段。附加字段可以存储附加映射数据已被更新的次数或用于错误校正的数据。尽管存储器控制器200可以响应于从主机300接收的附加映射数据请求而生成附加映射数据，但是存储器控制器200可以在没有附加映射数据请求的情况下，内部执行生成附加映射数据的操作。

存储器控制器200可以包括请求控制单元220。请求控制单元220可以从主机300接收请求。请求可以是正常映射数据请求、附加映射数据请求和操作请求中的任何一个。

在一个实施例中，正常映射数据请求可以是用于生成正常映射数据的请求。正常映射数据可以包括指示逻辑块地址LBA和物理块地址PBA之间的映射关系的映射信息。附加映射数据请求可以是用于生成附加映射数据的请求。附加映射数据可以包括指示逻辑块地址LBA和物理块地址PBA之间的映射关系的映射信息以及附加字段。操作请求可以是用于控制存储器装置100的操作的编程请求和擦除请求中的任一个。

请求控制单元220可以生成判定信息DC_INF，判定信息DC_INF包括从主机300接收的请求以及关于与从主机300接收的请求相对应的逻辑块地址LBA的信息。主机300的请求可以是用于在主机存储器310中存储附加映射数据的请求。

请求控制单元220可以将所生成的判定信息DC_INF输出到映射数据控制单元230。映射数据控制单元230可以基于判定信息DC_INF生成映射数据。

存储器控制器200可以包括映射数据控制单元230。映射数据控制单元230可以基于从主机300接收的请求来生成映射数据。在一个实施例中，从主机300接收的请求可以是附加映射数据请求或正常映射数据请求。

在各个实施例中，当从主机300接收请求时，请求控制单元220可以生成与请求相对应的判定信息DC_INF。判定信息DC_INF可以是用于生成包括与请求相对应的逻辑块地址LBA的映射数据的信息。当映射数据控制单元230接收判定信息DC_INF时，映射数据控制单元230可以生成正常映射数据或附加映射数据。

在从主机300接收的请求是正常映射数据请求的情况下，映射数据控制单元230可以生成正常映射数据。正常映射数据可以包括表示逻辑块地址LBA和物理块地址PBA之间的映射关系的映射信息。正常映射数据可以不包括附加字段。

在从主机300接收的请求是附加映射数据请求的情况下，映射数据控制单元230可以生成附加映射数据。附加映射数据可以是包括与热数据信息HD_INF相对应的逻辑块地址LBA的映射数据。热数据信息HD_INF可以包括关于从主机300接收预定次数或更多次的逻辑块地址LBA的信息。在一个实施例中，存储器控制器200可以确定热数据信息HD_INF。

存储器控制器200可以包括延迟确定单元240。延迟确定单元240可以检测是否将待由存储器控制器200生成的映射数据的生成延迟。延迟确定单元240可以检测存储器控制器200的状态的改变，并且输出用于中断映射数据控制单元230的映射数据生成的信息。

在各种实施例中，当存储器控制器200优先执行另一命令时，映射数据的生成可以被延迟。在这种情况下，延迟确定单元240可以将延迟信息DELAY_INF输出到映射数据控制单元230。当映射数据控制单元230接收延迟信息DELAY_INF时，映射数据控制单元230可以中断映射数据的生成，并且向主机300输出虚设映射数据DM_DATA。

存储器装置100可以在其中存储数据。存储器装置100可以在存储器控制器200的控制下操作。存储器装置100可以包括存储器单元阵列，存储器单元阵列包括被配置为在其中存储数据的多个存储器单元。存储器单元阵列可以包括多个存储器块。每个存储器块可以包括多个存储器单元。每个存储器块可以包括多个页。在一个实施例中，每个页可以是在存储器装置100中存储数据或从存储器装置100读取所存储的数据的单位。每个存储器块可以是擦除数据的单位。

在一个实施例中，存储器装置100可以是双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪存、垂直NAND闪存、NOR闪存装置、电阻式随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移矩随机存取存储器(STT-RAM)。在本说明书中，存储器装置100是NAND闪存。

在一个实施例中，存储器装置100可以体现为三维阵列结构。本公开不仅可以应用于其中电荷存储层由导电浮栅(FG)形成的闪存，而且可以应用于其中电荷存储层由绝缘层形成的电荷捕获闪存(CTF)。

在一个实施例中，存储器装置100中的每个存储器单元可以由能够存储一位数据的单级单元(SLC)形成。备选地，存储器装置100中包括的每个存储器单元可以由能够存储两位数据的多级单元(MLC)形成、由能够存储三位数据的三级单元(TLC)形成或由能够存储四位数据的四级单元(QLC)形成。

存储器装置100可以从存储器控制器200接收命令和地址，并且访问存储器单元阵列中由地址选择的区域。存储器装置100可以在由地址选择的区域上执行与命令相对应的操作。例如，存储器装置100可以执行写入(或编程)操作、读取操作和擦除操作。在编程操作期间，存储器装置100可以将数据编程到由地址选择的区域。在读取操作期间，存储器装置100可以从由地址选择的区域读取数据。在擦除操作期间，存储器装置100可以从地址选择的区域擦除数据。

存储器装置100可以在存储器控制器200的控制下使用设定的操作电压来执行编程操作或擦除操作。

在一个实施例中，存储器控制器200可以从主机300接收数据和逻辑块地址LBA。此外，存储器控制器200可以将逻辑块地址LBA转换为物理块地址PBA，物理块地址PBA指示存储器单元中存储数据的地址，存储器单元包括在存储器装置100中。另外，存储器控制器200可以将指示逻辑块地址LBA与物理块地址PBA之间的映射关系的映射信息存储在缓冲存储器中。

存储器控制器200可以响应于来自主机300的请求来控制存储器装置100执行编程操作、读取操作或擦除操作。在编程操作期间，存储器控制器200可以向存储器装置100提供编程命令、物理块地址PBA和数据。在读取操作期间，存储器控制器200可以向存储器装置100提供读取命令和物理块地址PBA。在擦除操作期间，存储器控制器200可以向存储器装置100提供擦除命令和物理块地址PBA。

在一个实施例中，存储器控制器200可以在没有来自主机300的请求的情况下，自主地生成编程命令、地址和数据，并且将它们发送到存储器装置100。例如，存储器控制器200可以向存储器装置100提供命令、地址和数据来执行后台操作(诸如用于损耗均衡的编程操作和用于垃圾收集的编程操作)。

在一个实施例中，存储器控制器200可以控制至少两个或更多个存储器装置100。在这种情况下，存储器控制器200可以以交错方式来控制存储器装置100，以便增强操作性能。

主机300可以使用各种通信方法(诸如通用串行总线(USB)、串行AT附件(SATA)、串行附件SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围部件互连(PCI)、PCI快速(PCIe)、非易失性存储器快速(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、注册DIMM(RDIMM)和降低负载的DIMM(LRDIMM)通信方法)中的至少一个来与存储装置50通信。

主机300可以包括主机存储器310。主机存储器310可以存储从映射数据控制单元230接收的映射数据。从映射数据控制单元230接收的映射数据可以是附加映射数据。

当输出读取请求时，主机300可以输出附加映射数据连同读取请求。读取请求可以是针对存储在存储器装置100中的特定数据的读取请求。附加映射数据可以包括与读取请求相对应的映射数据。当主机300将附加映射数据输出到存储器控制器200时，存储器控制器200可以确定是否使用附加映射数据。存储器控制器200可以基于附加映射数据的附加字段中的数据来确定是否使用附加映射数据。

图2是图示根据本公开的实施例的存储器控制器(例如，图1的存储器控制器200)的配置以及生成正常映射数据和附加映射数据的方法的图。

参考图2，存储器控制器200可以包括热数据信息存储单元210、请求控制单元220和映射数据控制单元230。在图2中，注意，省略了存储器控制器200中的延迟确定单元240。

热数据信息存储单元210可以存储热数据信息HD_INF。热数据信息HD_INF可以包括关于主机300和存储器控制器200的访问频率的信息。在一个实施例中，热数据信息HD_INF可以包括关于从主机300接收预定次数或更多次的逻辑块地址LBA的信息。

每当热数据信息HD_INF改变时，热数据信息HD_INF可以被更新。可以根据已从主机300接收相同逻辑块地址LBA的次数来确定热数据信息HD_INF。当已接收相同逻辑块地址LBA的次数增加或减少时，热数据信息HD_INF可能改变。可以周期性地更新热数据信息HD_INF。备选地，可以响应于主机300的请求来更新热数据信息HD_INF。

当热数据信息HD_INF被更新时，热数据信息存储单元210可以存储经更新的热数据信息。随后，热数据信息存储单元210可以将经更新的热数据信息提供给主机300和/或请求控制单元220。

在图2中，热数据信息HD_INF尚未更新。

热数据信息存储单元210可以将热数据信息HD_INF输出到主机300(①)。主机300可以基于热数据信息HD_INF向请求控制单元220输出请求(②)。主机300可以输出用于生成包括热数据信息HD_INF中的逻辑块地址LBA的映射数据的请求。用于生成包括热数据信息HD_INF中的逻辑块地址LBA的映射数据的请求可以是附加映射数据请求。

在一个实施例中，主机300可以向请求控制单元220输出用于生成包括除了热数据信息HD_INF中的逻辑块地址LBA以外的逻辑块地址的映射数据的请求(②)。用于生成包括除了热数据信息HD_INF中的逻辑块地址LBA以外的逻辑块地址的映射数据的请求可以是正常映射数据请求。

请求控制单元220可以基于从主机300接收的请求来输出判定信息DC_INF(③)。在各种实施例中，请求控制单元220可以生成判定信息DC_INF，判定信息DC_INF包括关于从主机300接收的请求和与从主机300接收的请求相对应的逻辑块地址LBA的信息。

从主机300接收的请求可以是正常映射数据请求和附加映射数据请求中的任一个。决定信息DC_INF可以包括关于从主机300接收的请求的类型和与请求相对应的逻辑块地址LBA的信息。

在各个实施例中，当从主机300接收的请求是正常映射数据请求时，请求控制单元220可以生成包括与正常映射数据请求相对应的逻辑块地址LBA的判定信息DC_INF。当从主机300接收的请求是附加映射数据请求时，请求控制单元220可以生成包括与附加映射数据请求相对应的逻辑块地址LBA的判定信息DC_INF。请求控制单元220可以将判定信息DC_INF输出到映射数据控制单元230。

在一个实施例中，请求控制单元220可以在没有从主机300接收请求的情况下，基于存储在热数据信息存储单元210中的热数据信息HD_INF来输出判定信息DC_INF。不管主机300的请求，请求控制单元220可以基于热数据信息HD_INF来执行在存储器控制器200中内部生成附加映射数据的操作。在这种情况下，请求控制单元220可以生成包括生成附加映射数据所需要的逻辑块地址LBA的判定信息DC_INF。

映射数据控制单元230可以基于从请求控制单元220接收的判定信息DC_INF来生成映射数据Mapping_DATA。

在一个实施例中，当判定信息DC_INF中的逻辑块地址是与正常映射数据请求相对应的逻辑块地址时，映射数据控制单元230可以生成正常映射数据。由映射数据控制单元230基于判定信息DC_INF生成的映射数据可以是正常映射数据。正常映射数据可以是包括除了热数据信息HD_INF中的逻辑块地址LBA以外的逻辑块地址的映射数据。

正常映射数据可以包括指示逻辑块地址LBA和物理块地址PBA之间的映射关系的映射信息。正常映射数据可以不包括附加字段。

在一个实施例中，当判定信息DC_INF中的逻辑块地址LBA是与附加映射数据请求相对应的逻辑块地址时，映射数据控制单元230可以生成附加映射数据。由映射数据控制单元230基于判定信息DC_INF生成的映射数据可以是附加映射数据。附加映射数据可以是包括热数据信息HD_INF中的逻辑块地址LBA的映射数据。

附加映射数据可以包括指示逻辑块地址LBA和物理块地址PBA之间的映射关系的映射信息以及附加字段。附加映射数据已被更新的次数或用于错误校正的数据可以存储在附加字段中。

当映射数据控制单元230生成附加映射数据时，映射数据控制单元230可以将附加映射数据输出到主机300(④)。因此，从映射数据控制单元230输出的映射数据Mapping_DATA可以是附加映射数据。

当生成与从主机300接收的附加映射数据请求相对应的附加映射数据时，映射数据控制单元230可以将附加映射数据输出到主机300。相反，当生成与从主机300接收的正常映射数据请求相对应的正常映射数据时，映射数据控制单元230可以不将正常映射数据输出到主机300。主机300可以将从映射数据控制单元230接收的附加映射数据存储在主机存储器310中。

在一个实施例中，映射数据控制单元230可以在没有来自主机300的附加映射数据请求的情况下生成附加映射数据。可以基于热数据信息HD_INF来生成附加映射数据。

尽管映射数据控制单元230可以根据基于从主机300接收的请求而生成的判定信息DC_INF来生成附加映射数据，但是映射数据控制单元230可以基于存储在热数据信息存储单元210中的热数据信息HD_INF来生成附加映射数据。当映射数据控制单元230在没有主机300的请求的情况下生成附加映射数据时，映射数据控制单元230可以将附加映射数据输出到主机300。

参考图3A和图3B，可以由存储器控制器200响应于主机300的请求来生成映射数据。映射数据的类型可以是正常映射数据和附加映射数据中的任一个。图3A图示了正常映射数据的一个示例，并且图3B图示了附加映射数据的一个示例。

参考图3A，正常映射数据可以响应于主机300的正常映射数据请求而生成。正常映射数据可以包括指示逻辑块地址LBA与物理块地址PBA之间的映射关系的映射信息。正常映射数据可以不包括附加字段。

第一映射数据Mapping_DATA1和第二映射数据Mapping_DATA2可以是正常映射数据。图2的映射数据控制单元230可以基于从主机300接收的正常映射数据请求来生成第一映射数据Mapping_DATA1和第二映射数据Mapping_DATA2。在一个实施例中，可以增加由映射数据控制单元230生成的正常映射数据的数目。

第一映射数据Mapping_DATA1和第二映射数据Mapping_DATA2中的每一个可以包括指示逻辑块地址LBA和物理块地址PBA之间的映射关系的映射信息。在一个实施例中，第一映射数据Mapping_DATA1可以包括指示第一逻辑块地址LBA1和第一物理块地址PBA1之间的映射关系的映射信息。第二映射数据Mapping_DATA2可以包括指示第二逻辑块地址LBA2和第二物理块地址PBA2之间的映射关系的映射信息。

参考图3B，附加映射数据可以响应于主机300的附加映射数据请求来生成。可以基于从热数据信息存储单元210接收的热数据信息HD_INF，从主机300接收附加映射数据请求。附加映射数据请求可以是用于生成附加映射数据的请求。

映射数据控制单元230可以基于附加映射数据请求而生成包括热数据信息HD_INF中的逻辑块地址LBA的附加映射数据。附加映射数据可以包括指示逻辑块地址LBA和物理块地址PBA之间的映射关系的映射信息以及附加字段。正常映射数据可以包括指示逻辑块地址LBA和物理块地址PBA之间的映射关系的映射信息。附加映射数据可以是包括正常映射数据和附加字段信息的数据。

可以将附加映射数据输出到主机300。主机300可以将附加映射数据存储在主机存储器310中。此后，主机300可以将操作请求和与操作请求相对应的附加映射数据输出到存储器控制器200。存储器控制器200可以基于操作请求以及与操作请求相对应的附加映射数据来控制待在存储器装置100中执行的操作。

在一个实施例中，第三映射数据Mapping_DATA3和第四映射数据Mapping_DATA4可以是附加映射数据。映射数据控制单元230可以基于从主机300接收的附加映射数据请求来生成第三映射数据Mapping_DATA3和第四映射数据Mapping_DATA4。在一个实施例中，由映射数据控制单元230生成的附加映射数据的数目可以增加。

第三映射数据Mapping_DATA3和第四映射数据Mapping_DATA4中的每一个可以包括指示逻辑块地址LBA和物理块地址PBA之间的映射关系的映射信息以及附加字段k3、k4。第三映射数据Mapping_DATA3和第四映射数据Mapping_DATA4中的每一个可以包括正常映射数据和附加字段。

第三映射数据Mapping_DATA3可以包括指示第三逻辑块地址LBA3和第三物理块地址PBA3之间的映射关系的映射信息以及附加字段k3。第四映射数据Mapping_DATA4可以包括指示第四逻辑块地址LBA4和第四物理块地址PBA4之间的映射关系的映射信息以及附加字段k4。第三映射数据Mapping_DATA3和第四映射数据Mapping_DATA4中的每个附加字段k3和k4可以存储附加映射数据已被更新的次数或用于错误校正的数据。

在一个实施例中，在附加映射数据已被更新的次数被存储在附加字段中的情况下，映射数据控制单元230可以基于存储在附加字段中的数据来确定待输出到存储器装置100的映射数据。在一个实施例中，在将用于校正附加映射数据中的错误的数据被包括在附加字段中的情况下，存储器控制器200可以基于在附加字段中存储的数据来执行对附加映射数据中已发生的错误进行校正的操作。

图4是图示根据本公开的实施例的虚设映射数据的生成和存储的图。

参考图4，存储器控制器200可以包括映射数据控制单元230。在图4中，省略了包括在存储器控制器200中的热数据信息存储单元210、请求控制单元220和延迟确定单元240。存储器控制器200可以从主机300接收请求和数据。从主机300接收的请求可以是附加映射数据请求。存储器控制器200可以生成用于指示执行从主机300接收的请求的命令，并且将命令输出到存储器装置(未示出)。存储器控制器200可以将数据连同命令输出到存储器装置(未示出)。

映射数据控制单元230可以响应于从主机300接收的附加映射数据请求或者在没有从主机300接收附加映射数据请求的情况下，生成附加映射数据。映射数据控制单元230可以在没有从主机300接收请求的情况下，基于从热数据信息存储单元210接收的热数据信息HD_INF来生成附加映射数据。

当存储器控制器200在生成附加映射数据期间从主机300接收请求时，映射数据控制单元230可以中断附加映射数据的生成，并生成无意义的虚设映射数据DM_DATA。映射数据控制单元230可以将虚设映射数据DM_DATA输出到主机300。因此，代替附加映射数据的虚设映射数据DM_DATA可以存储在主机存储器310中。

在一个实施例中，在生成附加映射数据期间，映射数据控制单元230可以执行与附加映射数据中的逻辑块地址LBA有关的内部操作。与附加映射数据中的逻辑块地址LBA有关的内部操作可以是垃圾收集(GC)操作或耗损均衡(WL)操作。与附加映射数据中的逻辑块地址LBA有关的内部操作的示例不仅可以包括前述操作，而且可以包括各种其他操作。在这种情况下，映射数据控制单元230可以生成虚设映射数据DM_DATA。映射数据控制单元230可以将虚设映射数据DM_DATA输出到主机300。

虚设映射数据DM_DATA可以不包括映射信息。换言之，虚设映射数据DM_DATA可以包括无意义的映射数据。因此，虚设映射数据DM_DATA可以包括无效的映射信息。虚设映射数据DM_DATA的大小可以与附加映射数据的大小相同。

在各个实施例中，映射数据控制单元230可以基于从主机300接收的附加映射数据请求或从热数据信息存储单元210接收的热数据信息HD_INF，开始生成附加映射数据。在生成附加映射数据期间，存储器控制器200可以从主机300接收操作请求以及与操作请求相对应的逻辑块地址。

当由映射数据控制单元230正在生成的附加映射数据中的逻辑块地址与对应于从主机300接收的操作请求的逻辑块地址匹配时，映射数据控制单元230可以中断附加映射数据的生成。映射数据控制单元230可以中断附加映射数据的生成并且生成虚设映射数据DM_DATA。映射数据控制单元230可以将虚设映射数据DM_DATA输出到主机300。主机300可以将从映射数据控制单元230接收的虚设映射数据DM_DATA存储在主机存储器310中。

在生成附加映射数据期间，当映射数据控制单元230从主机300接收操作请求以及与操作请求相对应的逻辑块地址时，由映射数据控制单元230生成的附加映射数据可能不再有效。当附加映射数据无效时，映射数据控制单元230可以中断附加映射数据的生成，因为不需要生成附加映射数据。

映射数据控制单元230可以中断附加映射数据的生成并且生成虚设映射数据DM_DATA。映射数据控制单元230可以生成虚设映射数据DM_DATA来代替附加映射数据。

参考图5，存储器控制器200可以包括请求控制单元220和映射数据控制单元230。在图5中，省略了包括在存储器控制器200中的热数据信息存储单元210和延迟确定单元240。

当请求控制单元220在生成附加映射数据期间从主机300接收请求时，映射数据控制单元230可以基于从请求控制单元220接收的判定信息DC_INF，中断附加映射数据的生成并且生成无意义的虚设映射数据DM_DATA。映射数据控制单元230可以将虚设映射数据DM_DATA输出到主机300。因此，代替附加映射数据的虚设映射数据DM_DATA可以存储在主机存储器310中。

在各个实施例中，映射数据控制单元230可以基于从主机300接收的附加映射数据请求来开始生成附加映射数据。在生成附加映射数据期间，存储器控制器200可以从主机300接收操作请求OP_REQ以及与操作请求OP_REQ相对应的逻辑块地址。在一个实施例中，请求控制单元220可以接收与操作请求OP_REQ相对应的逻辑块地址以及操作请求OP_REQ。操作请求OP_REQ可以是用于控制存储器装置100的操作的编程请求PGM_REQ和擦除请求ERA_REQ中的任一个。请求控制单元220可以基于从主机300接收的操作请求OP_REQ来输出命令CMD和地址ADDR。

在一个实施例中，操作请求OP_REQ可以是编程请求PGM_REQ。因此，在生成附加映射数据期间，请求控制单元220可以从主机300接收编程请求PGM_REQ以及与编程请求PGM_REQ相对应的逻辑块地址LBA(①)。请求控制单元220可以基于从主机300接收的编程请求PGM_REQ以及与编程请求PGM_REQ相对应的逻辑块地址，将编程命令PGM_CMD和编程地址PGM_ADDR输出到存储器装置100(②)。编程地址PGM_ADDR可以是与编程请求PGM_REQ相对应的逻辑块地址LBA具有映射关系的物理块地址PBA。

请求控制单元220可以生成判定信息DC_INF，判定信息DC_INF包括关于从主机300接收的编程请求PGM_REQ的信息以及与编程请求PGM_REQ对应的逻辑块地址LBA的信息。请求控制单元220可以将所生成的判定信息DC_INF输出到映射数据控制单元230(③)。判定信息DC_INF可以包括确定从主机300接收的请求是用于生成映射数据的请求还是用于控制由存储器装置100执行的操作的请求的信息。此外，判定信息DC_INF可以包括关于与编程地址PGM_ADDR具有映射关系的逻辑块地址LBA的信息。

在一个实施例中，操作请求OP_REQ可以是擦除请求ERA_REQ。因此，在生成附加映射数据期间，请求控制单元220可以从主机300接收擦除请求ERA_REQ以及与擦除请求ERA_REQ相对应的逻辑块地址(①)。请求控制单元220可以基于从主机300接收的擦除请求ERA_REQ以及与擦除请求ERA_REQ相对应的逻辑块地址，将擦除命令ERA_CMD和擦除地址ERA_ADDR输出到存储器装置100(②)。擦除地址ERA_ADDR可以是与对应于擦除请求ERA_REQ的逻辑块地址具有映射关系的物理块地址。因此，存储器装置100可以基于从请求控制单元220接收的擦除命令ERA_CMD和擦除地址ERA_ADDR来执行擦除操作。

在一个实施例中，请求控制单元220可以生成判定信息DC_INF，判定信息DC_INF包括关于从主机300接收的擦除请求ERA_REQ的信息以及与擦除请求ERA_REQ相对应的逻辑块地址的信息。请求控制单元220可以将所生成的判定信息DC_INF输出到映射数据控制单元230(③)。判定信息DC_INF可以包括确定从主机300接收的请求是用于生成映射数据的请求还是用于控制由存储器装置100执行的操作的请求的信息。此外，判定信息DC_INF可以包括关于与擦除地址ERA_ADDR具有映射关系的逻辑块地址的信息。

映射数据控制单元230可以从请求控制单元220接收判定信息DC_INF。映射数据控制单元230可以在生成附加映射数据期间接收判定信息DC_INF。当映射数据控制单元230接收决定信息DC_INF时，可以确定由映射数据控制单元230生成的附加映射数据中的逻辑块地址是否与从主机300接收的并且与编程请求PGM_REQ或擦除请求ERA_REQ相对应的逻辑块地址匹配。

当由映射数据控制单元230正在生成的附加映射数据中的逻辑块地址与对应于编程请求PGM_REQ或擦除请求ERA_REQ的逻辑块地址匹配时，映射数据控制单元230可以中断附加映射数据的生成。映射数据控制单元230可以中断附加映射数据的生成并且生成虚设映射数据DM_DATA。映射数据控制单元230可以将虚设映射数据DM_DATA输出到主机300(④)。主机300可以在主机存储器310中存储从映射数据控制单元230接收的虚设映射数据DM_DATA。

在一个实施例中，当由映射数据控制单元230正在生成的附加映射数据中的逻辑块地址不同于与编程请求PGM_REQ或擦除请求ERA_REQ相对应的逻辑块地址时，映射数据控制单元230可以不中断附加映射数据的生成。因此，在完成附加映射数据的生成之后，映射数据控制单元230可以将附加映射数据输出到主机300。主机300可以将从映射数据控制单元230接收的附加映射数据存储在主机存储器310中。

因此，当映射数据控制单元230在生成附加映射数据期间从主机300接收编程请求PGM_REQ或擦除请求ERA_REQ时，由映射数据控制单元230生成的附加映射数据可以不再有效。当响应于从主机300接收的编程请求PGM_REQ或擦除请求ERA_REQ而对存储器装置100执行编程操作或擦除操作时，逻辑块地址与物理块地址之间的映射关系可以被去除。因此，由映射数据控制单元230生成的附加映射数据可能是无效的。映射数据控制单元230可以中断附加映射数据的生成，因为不需要生成无效的附加映射数据。

映射数据控制单元230可以中断附加映射数据的生成并且生成虚设映射数据DM_DATA。映射数据控制单元230可以生成虚设映射数据DM_DATA来代替附加映射数据。此外，由于映射数据控制单元230将虚设映射数据DM_DATA发送到主机300，主机300可以不将基于错误映射数据的请求发送到存储器控制器200。

图6是图示根据本公开的实施例的由映射数据控制单元(例如，图2的映射数据控制单元230)生成的映射数据的图。

参考图6，可以由映射数据控制单元230生成映射数据。映射数据的类型可以是正常映射数据、附加映射数据和虚设映射数据中的任一个。不同类型的映射数据可以包括不同类型的信息。

正常映射数据可以响应于主机300的正常映射数据请求而生成。正常映射数据可以包括指示逻辑块地址LBA与物理块地址PBA之间的映射关系的映射信息。正常映射数据可以不包括附加字段。正常映射数据可以不被输出到主机300。

在一个实施例中，第一映射数据Mapping_DATA1和第二映射数据Mapping_DATA2可以是正常映射数据。第一映射数据Mapping_DATA1和第二映射数据Mapping_DATA2中的每一个可以包括指示逻辑块地址LBA和物理块地址PBA之间的映射关系的映射信息。

附加映射数据可以响应于主机300的附加映射数据请求而生成。附加映射数据可以包括指示逻辑块地址LBA和物理块地址PBA之间的映射关系的映射信息以及附加字段。换言之，附加映射数据可以是包括正常映射数据和附加字段信息的数据。

在一个实施例中，第三映射数据Mapping_DATA3和第四映射数据Mapping_DATA4可以是附加映射数据。第三映射数据Mapping_DATA3和第四映射数据Mapping_DATA4中的每一个可以包括指示逻辑块地址LBA和物理块地址PBA之间的映射关系的映射信息以及附加字段k3、k4，如图3B所示。附加映射数据已被更新的次数或用于错误校正的数据可以存储在附加字段中。

当在附加映射数据的生成期间，映射数据控制单元230从主机300接收操作请求时，可以生成虚设映射数据。在各种实施例中，当正在生成的附加映射数据中的逻辑块地址与对应于操作请求的逻辑块地址匹配时，可以生成虚设映射数据。虚设映射数据可以包括无意义的映射数据。

在一个实施例中，第一虚设映射数据DM_DATA1和第二虚设映射数据DM_DATA2可以不包括映射信息。第一虚设映射数据DM_DATA1和第二虚设映射数据DM_DATA2可以包括无效的映射信息。此外，第一虚设映射数据DM_DATA1和第二虚设映射数据DM_DATA2中的每一个的大小可以与附加映射数据的大小相同。因此，映射数据控制单元230可以将具有与附加映射数据相同大小的虚设映射数据输出到主机300。主机300可以将虚设映射数据存储在主机存储器310中。

图7是图示根据本公开的实施例的当存储器装置(例如，图1的存储器装置100)执行垃圾收集操作时，生成虚设映射数据的过程的图。

参考图7，存储器控制器200可以包括请求控制单元220和映射数据控制单元230。在图7中，省略了包括在存储器控制器200中的热数据信息存储单元210和延迟确定单元240。

垃圾收集可以由存储器控制器200中包括的固件(未示出)执行。存储器控制器200可以执行垃圾收集操作来确保空闲块。垃圾收集操作可以是将一个存储器块的有效页数据移动到另一存储器块并且擦除该一个存储器块的操作。

在垃圾收集操作完成之后，存储器装置100可以输出垃圾收集信息GC_INF(①)。垃圾收集信息GC_INF可以包括关于垃圾收集操作完成和已对其执行垃圾收集操作的物理块地址的信息。垃圾收集信息GC_INF可以包括物理块地址之间的映射信息(即，物理到物理(P2P)映射信息)。请求控制单元220可以从存储器装置100接收垃圾收集信息GC_INF。

当垃圾收集信息GC_INF被接收时，请求控制单元220可以生成关于与垃圾收集信息GC_INF中的相应物理块地址具有映射关系的逻辑块地址的判定信息DC_INF。请求控制单元220可以将判定信息DC_INF输出到映射数据控制单元230(②)。

映射数据控制单元230可以在响应于主机300的附加映射数据请求而生成附加映射数据期间，从请求控制单元220接收判定信息DC_INF。当由映射数据控制单元230正在生成的附加映射数据中的逻辑块地址与判定信息DC_INF中的逻辑块地址匹配时，映射数据控制单元230可以中断附加映射数据的生成。映射数据控制单元230可以中断附加映射数据的生成并且生成虚设映射数据DM_DATA(③)。主机300可以在主机存储器310中存储从映射数据控制单元230接收的虚设映射数据DM_DATA。

虚设映射数据DM_DATA可以不包括映射信息。虚设映射数据DM_DATA可以包括无意义的映射数据。因此，虚设映射数据DM_DATA可以包括无效的映射信息。虚设映射数据DM_DATA的大小可以与附加映射数据的大小相同。

在一个实施例中，当由映射数据控制单元230正在生成的附加映射数据中的逻辑块地址与判定信息DC_INF中的逻辑块地址不同时，映射数据控制单元230可以生成附加映射数据。映射数据控制单元230可以不中断附加映射数据的生成。在完成附加映射数据的生成之后，映射数据控制单元230可以将附加映射数据输出到主机300。主机300可以将附加映射数据存储在主机存储器310中。

因此，在生成附加映射数据期间，当映射数据控制单元230从请求控制单元220接收基于垃圾收集信息GC_INF生成的判定信息DC_INF时，由映射数据控制单元230生成的附加映射数据可能不再有效。在存储器装置100上执行垃圾收集操作的情况下，逻辑块地址和物理块地址之间的映射关系可以改变。因此，映射数据控制单元230可以中断附加映射数据的生成，因为不需要生成附加映射数据。

图8是图示根据本公开的实施例的当存储器控制器(例如，图1的存储器控制器200)处于繁忙状态时生成虚设映射数据的过程的图。

参考图8，存储器控制器200可以包括映射数据控制单元230和延迟确定单元240。在图8中，省略了包括在存储器控制器200中的热数据信息存储单元210和请求控制单元220。

延迟确定单元240可以检测存储器控制器200的状态变化。存储器控制器200的状态变化可以基于待由存储器控制器200执行的操作的优先级来被确定。在由于存储器控制器200正在执行另一操作，而存储器控制器200不能生成附加映射数据的情况下，延迟确定单元240可以确定存储器控制器200的状态已改变。

当存储器控制器200的状态变化被检测时，延迟确定单元240可以将延迟信息DELAY_INF输出到映射数据控制单元230。延迟信息DELAY_INF可以指示可以不生成附加映射数据或者延迟生成附加映射数据来执行与生成附加映射数据的操作相比具有更高优先级的操作。

映射数据控制单元230可以在生成附加映射数据期间，从延迟确定单元240接收延迟信息DELAY_INF。当映射数据控制单元230接收延迟信息DELAY_INF时，映射数据控制单元230可以中断附加映射数据的生成。映射数据控制单元230可以中断附加映射数据的生成，并且可以生成虚设映射数据DM_DATA，并且将虚设映射数据DM_DATA输出到主机300。

可以通过使用映射数据控制单元230中包括的随机数据生成器来生成虚设映射数据DM_DATA。虚设映射数据DM_DATA可以不包括映射信息。虚设映射数据DM_DATA可以包括无意义的映射数据。因此，虚设映射数据DM_DATA可以包括无效的映射信息。虚设映射数据DM_DATA的大小可以与附加映射数据的大小相同。

主机300可以在主机存储器310中存储从映射数据控制单元230接收的虚设映射数据DM_DATA。

因此，当映射数据控制单元230在生成附加映射数据期间从延迟确定单元240接收延迟信息DELAY_INF时，映射数据控制单元230可以根据存储器控制器200的操作优先级来中断附加映射数据的生成。因此，映射数据控制单元230可以不生成附加映射数据。

映射数据控制单元230可以生成虚设映射数据DM_DATA来代替附加映射数据。此外，由于映射数据控制单元230将虚设映射数据DM_DATA发送到主机300，主机300可以不将基于错误映射数据的请求发送到存储器控制器200。

参考图9，存储器控制器200可以包括热数据信息存储单元210、请求控制单元220和映射数据控制单元230。在图9中，省略了存储器控制器200中的延迟确定单元240。

热数据信息存储单元210可以存储热数据信息HD_INF。热数据信息HD_INF可以包括关于从主机300接收预定次数或更多次的逻辑块地址LBA的信息。

热数据信息存储单元210可以将所存储的第一热数据信息HD_INF输出到主机300(①)。第一热数据信息HD_INF1可以是待首先输出到主机300的热数据信息。

主机300可以基于热数据信息HD_INF1将请求输出到请求控制单元220(②)。主机300可以将与热数据信息HD_INF1中的逻辑块地址有关的请求输出到存储器控制器200。用于生成包括热数据信息HD_INF1中的逻辑块地址的映射数据的请求可以是附加映射数据请求。因此，基于热数据信息HD_INF1输出的主机300的请求可以是附加映射数据请求。

当从主机300接收附加映射数据请求时，请求控制单元220可以生成用于生成附加映射数据的判定信息DC_INF。判定信息DC_INF可以包括关于从主机300接收的请求的信息以及关于热数据信息HD_INF1中的逻辑块地址的信息。当从请求控制单元220接收判定信息DC_INF时，映射数据控制单元230可以生成包括判定信息DC_INF中的逻辑块地址的附加映射数据。映射数据控制单元230可以将附加映射数据输出到主机300。主机300可以将从映射数据控制单元230接收的附加映射数据存储在主机存储器310中。

在一个实施例中，请求控制单元220可以在没有从主机300接收请求的情况下，基于存储在热数据信息存储单元210中的第一热数据信息HD_INF1来输出判定信息DC_INF。不管主机300的请求，请求控制单元220可以基于热数据信息HD_INF1来执行在存储器控制器200中内部生成附加映射数据的操作。在这种情况下，请求控制单元220可以生成包括生成附加映射数据所需的逻辑块地址LBA的判定信息DC_INF。

当映射数据控制单元230生成附加映射数据时，热数据信息HD_INF可能被更新。每当热数据信息HD_INF改变时，热数据信息HD_INF可以被更新。此外，热数据信息HD_INF可以被周期性地更新。备选地，热数据信息HD_INF可以响应于主机300的请求来被更新。当热数据信息HD_INF被更新时，热数据信息存储单元210可以存储经更新的热数据信息HD_INF。随后，热数据信息存储单元210可以将经更新的热数据信息提供给主机300和/或请求控制单元220。

当热数据信息HD_INF改变时，第一热数据信息HD_INF1可以被更新为第二热数据信息HD_INF2。因此，第二热数据信息HD_INF2中的逻辑块地址可以不同于第一热数据信息HD_INF1中的逻辑块地址。热数据信息存储单元210可以存储第二热数据信息HD_INF2。热数据信息存储单元210可以将第二热数据信息HD_INF2提供给主机300和/或请求控制单元220。

请求控制单元220可以从热数据信息存储单元210接收经更新的第二热数据信息HD_INF2(③)。请求控制单元220可以生成包括关于第二热数据信息HD_INF2中的逻辑块地址的信息的判定信息DC_INF。由请求控制单元220生成的判定信息DC_INF可以被输出到映射数据控制单元230(④)。

映射数据控制单元230可以在生成附加映射数据期间从请求控制单元220接收判定信息DC_INF。判定信息DC_INF可以包括关于第二热数据信息HD_INF2中的逻辑块地址的信息。当映射数据控制单元230接收判定信息DC_INF时，映射数据控制单元230可以确定正在生成的附加映射数据中的逻辑块地址是否与判定信息DC_INF中包括的逻辑块地址中的任一个匹配。

当正在生成的附加映射数据中的逻辑块地址与判定信息DC_INF中包括的逻辑块地址中的任一个匹配时，映射数据控制单元230可以中断附加映射数据的生成。映射数据控制单元230可以中断附加映射数据的生成并且生成虚设映射数据DM_DATA。映射数据控制单元230可以将虚设映射数据DM_DATA输出到主机300(⑤)。主机300可以将虚设映射数据DM_DATA存储在主机存储器310中。

在一个实施例中，当正在生成的附加映射数据中的逻辑块地址与判定信息DC_INF中的逻辑块地址不同时，映射数据控制单元230可以生成附加映射数据。映射数据控制单元230可以不中断附加映射数据的生成。在完成附加映射数据的生成之后，映射数据控制单元230可以将附加映射数据输出到主机300。主机300可以将附加映射数据存储在主机存储器310中。

因此，在生成附加映射数据期间，当映射数据控制单元230从请求控制单元220接收基于经更新的热数据信息HD_INF生成的判定信息DC_INF时，由映射数据控制单元230生成的附加映射数据可能不再有效。当热数据信息HD_INF被更新时，不需要生成包括从热数据信息HD_INF中排除的逻辑块地址的附加映射数据。因此，映射数据控制单元230可以中断附加映射数据的生成，因为不需要生成附加映射数据。

图10是图示根据本公开的实施例的存储器装置(例如，图1的存储器装置100)的框图。

参考图10，存储器装置100可以包括存储器单元阵列110和外围电路120。外围电路120可以包括地址解码器121、电压发生器122、读取和写入(读取/写入)电路123、数据输入和输出(输入/输出)电路124以及控制逻辑125。

存储器单元阵列110可以包括多个存储器块BLK1至BLKz。存储器块BLK1至BLKz通过行线RL连接到地址解码器121，并且通过位线BL1至BLm连接到读取/写入电路123。存储器块BLK1至BLKz中的每一个可以包括多个存储器单元。在一个实施例中，多个存储器单元可以是非易失性存储器单元。

根据使用目的，存储器单元阵列110中的多个存储器单元可以被划分为多个块。诸如控制存储器装置100所需的各种设置信息的系统信息可以存储在多个块中。

第一存储器块BLK1至第z存储器块BLKz中的每一个包括多个存储器单元串。第一单元串至第m单元串分别耦合至第一位线BL1至第m位线BLm。第一单元串至第m单元串中的每一个包括漏极选择晶体管、彼此串联耦合的多个存储器单元以及源极选择晶体管。漏极选择晶体管DST耦合至漏极选择线DSL。第一存储器单元至第n存储器单元分别耦合至第一字线至第n字线。源极选择晶体管SST耦合至源极选择线SSL。漏极选择晶体管DST的漏极耦合到对应的位线。第一单元串至第m单元串的漏极选择晶体管DST分别耦合至第一位线BL1至第m位线BLm。源极选择晶体管SST的源极耦合到公共源极线CSL。在一个实施例中，公共源极线CSL可以公共地耦合到第一存储器块BLK1至第z存储器块BLKz。漏极选择线DSL、第一字线WL1至第n字线WLn以及源极选择线SSL被包括在行线RL中。漏极选择线DSL、第一字线WL1至第n字线WLn和源极选择线SSL由地址解码器121控制。公共源极线CSL由控制逻辑125控制。第一位线BL1至第m位线BLm由读取/写入电路123控制。

地址解码器121通过行线RL耦合到存储器单元阵列110。地址解码器121可以在控制逻辑125的控制下操作。地址解码器121通过控制逻辑125接收地址ADDR。

在一个实施例中，可以基于页来执行存储器装置100的编程操作和读取操作。

在编程操作或读取操作期间，由控制逻辑125接收的地址ADDR可以包括块地址和行地址。地址解码器121可以对所接收的地址ADDR中的块地址进行解码。地址解码器121可以响应于经解码的块地址来选择存储器块BLK1至BLKz中的对应一个。

地址解码器121可以对所接收的地址ADDR中的行地址进行解码。响应于经解码的行地址，地址解码器121可以将从电压发生器122提供的电压施加到行线RL，并且选择所选择的存储器块的一个字线。

在擦除操作期间，地址ADDR可以包括块地址。地址解码器121可以对块地址进行解码并且根据经解码的块地址来选择一个存储器块。可以对一个存储器块的全部或一部分执行擦除操作。

在部分擦除操作期间，地址ADDR可以包括块地址和行地址。地址解码器121可以响应于经解码的块地址来选择存储器块BLK1至BLKz中的对应一个。

地址解码器121可以对所接收的地址ADDR之中的行地址进行解码。响应于经解码的行地址，地址解码器121可以将从电压发生器122提供的电压施加到行线RL，并且选择所选择的存储器块的至少一个字线。

在一个实施例中，地址解码器121可以包括块解码器、字线解码器和地址缓冲器。

电压发生器122可以使用提供给存储器装置100的外部电源电压来生成多个电压。电压发生器122可以在控制逻辑125的控制下进行操作。

在一个实施例中，电压发生器122可以通过调节外部电源电压来生成内部电源电压。从电压发生器122生成的内部电源电压可以用作存储器装置100的操作电压。

在一个实施例中，电压发生器122可以使用外部电源电压或内部电源电压来生成多个电压。例如，电压发生器122可以包括用于接收内部电源电压的多个泵浦电容器，并且在控制逻辑125的控制下通过选择性地激活多个泵浦电容器来生成多个电压。所生成的电压被施加到由地址解码器121所选择的字线。

在编程操作期间，电压发生器122可以生成具有高电压的编程脉冲以及电压水平低于编程脉冲的通过脉冲。在读取操作期间，电压发生器122可以生成读取电压以及高于读取电压的通过电压。在擦除操作期间，电压发生器122可以生成擦除电压。

读取/写入电路123可以包括第一页缓冲器PB1至第m页缓冲器PBm。第一页缓冲器PB1至第m页缓冲器PBm通过第一位线BL1至第m位线BLm分别耦合到存储器单元阵列110。第一页缓冲器PB1至第m页缓冲器PBm可以在控制逻辑125的控制下操作。

第一页缓冲器PB1至第m页缓冲器PBm可以与数据输入/输出电路124进行数据通信。在编程操作期间，第一页缓冲器PB1至第m页缓冲器PBm可以通过数据输入/输出电路124和数据线DL接收待存储的数据DATA。

在编程操作期间，当编程脉冲被施加到所选择的字线时，第一页缓冲器PB1至第m页缓冲器PBm可以通过位线BL1至BLm，将通过数据输入/输出电路124接收的数据发送到所选择的存储器单元。基于所发送的数据，对所选择的页中的存储器单元进行编程。耦合到施加有编程使能电压(例如，接地电压)的位线的存储器单元可以具有增加的阈值电压。耦合到施加有编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压可以被保持。在编程验证操作期间，第一页缓冲器PB1至第m页缓冲器PBm可以通过位线BL1至BLm从所选择的存储器单元读取页数据。

在读取操作期间，读取/写入电路123可以通过位线BL从所选择的页中的存储器单元读取数据DATA，并且将所读取的数据DATA输出到数据输入/输出电路124。在擦除操作期间，读取/写入电路123可以将位线BL浮置。

在一个实施例中，读取/写入电路123可以包括列选择电路。

数据输入/输出电路124通过数据线DL耦合到第一页缓冲器PB1至第m页缓冲器PBm。数据输入/输出电路124可以在控制逻辑125的控制下操作。在编程操作期间，数据输入/输出电路124可以从外部控制器(未示出)接收待存储的数据。

控制逻辑125连接到地址解码器121、电压发生器122、读取/写入电路123和数据输入/输出电路124。控制逻辑125可以控制存储器装置100的整体操作。控制逻辑125可以从外部控制器接收命令CMD和地址ADDR。控制逻辑125可以响应于命令CMD来控制地址解码器121、电压生成器122、读取/写入电路123和数据输入/输出电路124。

图11是图示根据本公开的实施例的存储器单元阵列(例如，图10的存储器单元阵列110)的示例的图。

参考图11，存储器单元阵列110可以包括多个存储器块BLK1至BLKz。每个存储器块可以具有三维结构。每个存储器块可以包括堆叠在衬底上的多个存储器单元。存储器单元在+X方向、+Y方向和+Z方向上布置。每个存储器块的结构将参考图12和图13更详细地描述。

图12是图示根据本公开的实施例的存储器块(例如，图11的多个存储器块BLK1至BLKz中的存储器块BLKa)的电路图。

参考图12，存储器块BLKa可以包括多个单元串CS11至CS1m和CS21至CS2m。在一个实施例中，单元串CS11至CS1m和CS21至CS2m中的每一个可以形成为“U”形。在存储器块BLKa中，m个单元串可以布置在行方向(即，+X方向)上。在图11中，两个单元串被示出为在列方向(即，+Y方向)上布置。然而，该图示仅是为了方便而做出，并且将理解可以在列方向上布置三个或更多个单元串。

多个单元串CS11至CS1m和CS21至CS2m中的每一个可以包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn、管道晶体管PT和至少一个漏极选择晶体管DST。

选择晶体管SST和DST以及存储器单元MC1至MCn可以分别具有相似的结构。在一个实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以包括沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层。在一个实施例中，可以在每个单元串中提供用于提供沟道层的导柱。在一个实施例中，可以在每个单元串中提供用于提供沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层中的至少一个的导柱。

每个单元串的源极选择晶体管SST耦合在公共源极线CSL与存储器单元MC1至MCp之间。

在一个实施例中，布置在同一行中的单元串的源极选择晶体管耦合到在行方向上延伸的源极选择线，并且布置在不同行中的单元串的源极选择晶体管耦合到不同的源极选择线。在图12，第一行中的单元串CS11至CS1m的源极选择晶体管耦合至第一源极选择线SSL1。第二行中的单元串CS21至CS2m的源极选择晶体管耦合到第二源极选择线SSL2。

在一个实施例中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以公共地耦合到单个源极选择线。

每个单元串中的第一存储器单元MC1至第n存储器单元MCn耦合在源极选择晶体管SST和漏极选择晶体管DST之间。

第一存储器单元MC1至第n存储器单元MCn可以被划分为第一存储器单元MC1至第p存储器单元MCp和第(p+1)存储器单元MCp+1至第n存储器单元MCn。第一存储器单元MC1至第p存储器单元MCp在与+Z方向相反的方向上连续地布置，并且串联耦合在源极选择晶体管SST和管道晶体管PT之间。第(p+1)存储器单元MCp+1至第n存储器单元MCn在+Z方向上连续地布置，并且串联耦合在管道晶体管PT和漏极选择晶体管DST之间。第一存储器单元MC1至第p存储器单元MCp和第(p+1)存储器单元MCp+1至第n存储器单元MCn通过管道晶体管PT彼此耦合。每个单元串的第一存储器单元MC1至第n存储器单元MCn的栅极分别耦合至第一字线WL1至第n字线WLn。

单元串的管道晶体管PT的相应栅极耦合到管线PL。

每个单元串的漏极选择晶体管DST耦合在对应的位线与存储器单元MCp+1至MCn之间。在行方向上布置的单元串耦合到在行方向上延伸的漏极选择线。第一行中的单元串CS11至CS1m的漏极选择晶体管耦合到第一漏极选择线DSL1。第二行中的单元串CS21至CS2m的漏极选择晶体管耦合到第二漏极选择线DSL2。

在列方向上布置的单元串可以耦合至在列方向上延伸的位线。在

图12，第一列中的单元串CS11和CS21耦合到第一位线BL1。第m列中的单元串CS1m和CS2m耦合至第m位线BLm。

在行方向上布置的单元串中的耦合到相同字线的存储器单元形成单个页。例如，在第一行中的单元串CS11至CS1m之中，耦合到第一字线WL1的存储器单元形成单个页。在第二行中的单元串CS21至CS2m之中，耦合到第一字线WL1的存储器单元形成另一单个页。当漏极选择线DSL1和DSL2中的任一个被选择时，可以选择在单个行的方向上布置的对应单元串。当字线WL1至WLn中的任一个被选择时，可以从所选择的单元串中选择对应的单个页。

在一个实施例中，可以提供偶数位线和奇数位线来代替第一位线BL1至第m位线BLm。在行方向上布置的单元串CS11至CS1m或CS21至CS2m的第偶数个单元串可以耦合至相应偶数位线。在行方向上布置的单元串CS11至CS1m或CS21至CS2m的第奇数个单元串可以耦合至相应奇数位线。

在一个实施例中，第一存储器单元MC1至第n存储器单元MCn中的至少一个可以用作虚设存储器单元。例如，可以提供至少一个或多个虚设存储器单元来减小源极选择晶体管SST与存储器单元MC1至MCp之间的电场。备选地，可以提供至少一个或多个虚设存储器单元来减小漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。随着虚设存储器单元的数目的增加，存储器块BLKa的操作的可靠性可以增加，同时存储器块BLKa的大小可能增加。随着虚设存储器单元的数目的减少，存储器块BLKa的大小可以减小，但是存储器块BLKa的操作可靠性可能减小。

为了有效地控制至少一个虚设存储器单元，虚设存储器单元中的每一个可以具有期望的阈值电压。在对存储器块BLKa执行擦除操作之前或之后，可以对虚设存储器单元中的全部或一些执行编程操作。在已执行编程操作之后执行擦除操作的情况下，通过控制待施加到耦合到相应虚设存储器单元的虚设字线的电压，虚设存储器单元可以具有期望的阈值电压。

图13是图示根据本公开的实施例的存储器块(例如，图11的多个存储器块BLK1至BLKz中的存储器块BLKb)的电路图。

参考图13，存储器块BLKb可以包括多个单元串CS11’至CS1m’和CS21’至CS2m’。单元串CS11’至CS1m’和CS21’至CS2m’中的每一个在+Z方向上延伸。单元串CS11’至CS1m’和CS21’至CS2m’中的每一个可以包括堆叠在存储器块BLK1’的下部中提供的衬底(未示出)上的至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn以及至少一个漏极选择晶体管DST。

每个单元串的源极选择晶体管SST耦合在公共源极线CSL与存储器单元MC1至MCn之间。布置在同一行中的单元串的源极选择晶体管耦合到相同的源极选择线。布置在第一行中的单元串CS11’至CS1m’的源极选择晶体管可以耦合至第一源极选择线SSL1。布置在第二行中的单元串CS21’至CS2m’的源极选择晶体管可以耦合至第二源极选择线SSL2。在一个实施例中，单元串CS11’至CS1m’和CS21’至CS2m’的源极选择晶体管可以共同耦合到单个源极选择线。

每个单元串中的第一存储器单元MC1至第n存储器单元MCn串联耦合在源极选择晶体管SST和漏极选择晶体管DST之间。第一存储器单元MC1至第n存储器单元MCn的栅极分别耦合至第一字线WL1至第n字线WLn。

每个单元串的漏极选择晶体管DST耦合在对应的位线与存储器单元MC1至MCn之间。在行方向上布置的单元串的漏极选择晶体管可以耦合至在行方向上延伸的漏极选择线。第一行中的单元串CS11’至CS1m’的漏极选择晶体管耦合到第一漏极选择线DSL1。第二行中的单元串CS21’至CS2m’的漏极选择晶体管可以耦合到第二漏极选择线DSL2。

因此，图13的存储器块BLKb可以具有与图12的存储器块BLKa的等效电路类似的等效电路，不同之处在于从每个单元串中排除了管道晶体管PT。

在一个实施例中，可以提供偶数位线和奇数位线来代替第一位线BL1至第m位线BLm。在行方向上布置的单元串CS11’至CS1m’或CS21’至CS2m’中的第偶数单元串可以耦合到相应偶数位线，并且在行方向上布置的单元串CS11’至CS1m’或CS21’至CS2m’中的第奇数单元串可以耦合到相应奇数位线。

在一个实施例中，第一存储器单元MC1至第n存储器单元MCn中的至少一个可以用作虚设存储器单元。例如，可以提供至少一个或多个虚设存储器单元来减小源极选择晶体管SST与存储器单元MC1至MCn之间的电场。备选地，可以提供至少一个或多个虚设存储器单元来减小漏极选择晶体管DST与存储器单元MC1至MCn之间的电场。随着虚设存储器单元的数目增加，存储器块BLKb的操作的可靠性可以增加，同时存储器块BLKb的大小可能增加。随着虚设存储器单元的数目减少，存储器块BLKb的大小可以减小，但是存储器块BLKb的操作可靠性可能降低。

为了有效地控制至少一个虚设存储器单元，虚设存储器单元中的每一个可以具有期望的阈值电压。在对存储器块BLKb执行擦除操作之前或之后，可以对虚设存储器单元的全部或一些执行编程操作。在已执行编程操作之后执行擦除操作的情况下，通过控制待施加到耦合到相应虚设存储器单元的虚设字线的电压，虚设存储器单元可以具有期望的阈值电压。

图14是图示根据本公开的实施例的存储器控制器(例如，图2的存储器控制器200)的操作的图。

参考图14，在步骤S1401处，热数据信息存储单元210可以将热数据信息HD_INF输出到主机300。热数据信息HD_INF可以包括关于主机300和存储器控制器200的访问频率的信息。在一个实施例中，热数据信息HD_INF可以包括关于从主机300接收预定次数或更多次的逻辑块地址LBA的信息。

在步骤S1403处，请求控制单元220可以从主机300接收附加映射数据请求。附加映射数据请求可以是用于生成附加映射数据的请求。附加映射数据可以包括指示逻辑块地址LBA和物理块地址PBA之间的映射关系的映射信息以及附加字段。

在各个实施例中，主机300可以请求生成包括热数据信息HD_INF中的逻辑块地址LBA的映射数据。基于热数据信息中的逻辑块地址从主机300输出的请求可以是附加映射数据请求。

在一个实施例中，可以省略步骤S1403。请求控制单元220可以在没有从主机300接收附加映射数据请求的情况下，生成用于生成附加映射数据的判定信息DC_INF。

在步骤S1405处，映射数据控制单元230可以生成并且输出附加映射数据。在各种实施例中，当请求控制单元220从主机300接收附加映射数据请求时，请求控制单元220可以生成用于生成附加映射数据的判定信息DC_INF。判定信息DC_INF可以包括关于从主机300接收的请求的类型和与从主机300接收的请求相对应的逻辑块地址LBA的信息。

在一个实施例中，请求控制单元220可以在没有从主机300接收请求的情况下，基于存储在热数据信息存储单元210中的热数据信息HD_INF来生成判定信息DC_INF。不管主机300的请求，请求控制单元220可以基于热数据信息HD_INF来执行在存储器控制器200中内部生成附加映射数据的操作。

映射数据控制单元230可以基于从请求控制单元220接收的判定信息DC_INF来生成附加映射数据。映射数据控制单元230可以生成包括判定信息DC_INF中的逻辑块地址的附加映射数据。附加映射数据可以输出到主机300。主机300可以将附加映射数据存储在主机存储器310中。

在步骤S1407处，存储器控制器200可以从主机300接收请求和附加映射数据。当将请求发送到存储器控制器200时，主机300还可以将与请求相对应的附加映射数据发送到存储器控制器200。附加映射数据可以是存储在主机存储器310中的数据。从主机300接收的请求可以是编程请求、读取请求和擦除请求中的任一个。

在步骤S1409处，存储器控制器200可以执行与从主机300接收的请求相对应的操作。在从主机300接收附加映射数据连同请求的情况下，不需要将逻辑块地址转换为物理块地址，使得存储器控制器200可以使用从主机300接收的附加映射数据来执行与请求相对应的操作。

图15是图示根据本公开的实施例的存储器控制器(例如，图2和图5的存储器控制器200)的操作的图。

参考图15，在步骤S1501处，存储器控制器200可以在生成附加映射数据期间从主机300接收编程请求PGM_REQ。编程请求PGM_REQ可以是用于由存储器装置100执行编程操作的请求。

在各个实施例中，在映射数据控制单元230基于从主机300接收的附加映射数据请求来开始生成附加映射数据之后，映射数据控制单元230可以从主机300接收编程请求PGM_REQ和与编程请求PGM_REQ相对应的逻辑块地址LBA。

在步骤S1503处，请求控制单元220可以基于从主机300接收的编程请求PGM_REQ和与编程请求PGM_REQ相对应的逻辑块地址，将编程命令PGM_CMD和编程地址PGM_ADDR输出到存储器装置100。编程地址PGM_ADDR可以是与编程请求PGM_REQ相对应的逻辑块地址LBA具有映射关系的物理块地址PBA。

在步骤S1505处，请求控制单元220可以基于与编程地址PGM_ADDR对应的逻辑块地址来生成并且输出判定信息DC_INF。在各个实施例中，请求控制单元220可以生成判定信息DC_INF，判定信息DC_INF包括关于从主机300接收的编程请求PGM_REQ和与编程请求PGM_REQ相对应的逻辑块地址LBA的信息。

判定信息DC_INF可以包括确定从主机300接收的请求是用于生成映射数据的请求还是用于控制由存储器装置100执行的操作的请求的信息。此外，判定信息DC_INF可以包括关于与编程地址PGM_ADDR具有映射关系的逻辑块地址LBA的信息。

在步骤S1507处，映射数据控制单元230可以输出虚设映射数据作为与逻辑块地址相对应的数据。在各种实施例中，映射数据控制单元230可以在生成附加映射数据期间接收判定信息DC_INF。当映射数据控制单元230接收判定信息DC_INF时，可以确定由映射数据控制单元230生成的附加映射数据中的逻辑块地址是否与从主机300接收的并且与编程请求PGM_REQ相对应的逻辑块地址匹配。

当由映射数据控制单元230正在生成的附加映射数据中的逻辑块地址与对应于编程请求PGM_REQ的逻辑块地址匹配时，映射数据控制单元230可以中断附加映射数据的生成。映射数据控制单元230可以中断附加映射数据的生成并且生成虚设映射数据DM_DATA。映射数据控制单元230可以将虚设映射数据DM_DATA输出到主机300，作为与所匹配的逻辑块地址相对应的数据。

图16是图示根据本公开的实施例的存储器控制器(例如，图2和图5的存储器控制器200)的操作的图。

参考图16，在步骤S1601处，存储器控制器200可以在生成附加映射数据期间从主机300接收擦除请求ERA_REQ。擦除请求ERA_REQ可以是用于由存储器装置100执行擦除操作的请求。

在各种实施例中，在映射数据控制单元230基于从主机300接收的附加映射数据请求来开始生成附加映射数据之后，映射数据控制单元230可以从主机300接收擦除请求ERA_REQ和与擦除请求ERA_REQ相对应的逻辑块地址LBA。

在步骤S1603处，请求控制单元220可以基于从主机300接收到的擦除请求ERA_REQ以及与擦除请求ERA_REQ相对应的逻辑块地址，将擦除命令ERA_CMD和擦除地址ERA_ADDR输出到存储器装置100。擦除地址ERA_ADDR可以是与对应于擦除请求ERA_REQ的逻辑块地址具有映射关系的物理块地址。因此，存储器装置100可以基于从请求控制单元220接收的擦除命令ERA_CMD和擦除地址ERA_ADDR来执行擦除操作。

在步骤S1605处，请求控制单元220可以生成并且输出判定信息DC_INF，判定信息DC_INF包括关于从主机300接收的擦除请求ERA_REQ和与擦除请求ERA_REQ对应的逻辑块地址的信息。

判定信息DC_INF可以包括确定从主机300接收的请求是用于生成映射数据的请求还是用于控制由存储器装置100执行的操作的请求的信息。此外，判定信息DC_INF可以包括关于与擦除地址ERA_ADDR具有映射关系的逻辑块地址的信息。

在步骤S1607处，映射数据控制单元230可以输出虚设映射数据作为与逻辑块地址相对应的数据。在各种实施例中，映射数据控制单元230可以在生成附加映射数据期间接收判定信息DC_INF。当映射数据控制单元230接收判定信息DC_INF时，可以确定由映射数据控制单元230生成的附加映射数据中的逻辑块地址是否与从主机300接收的并且与编程请求PGM_REQ相对应的逻辑块地址匹配。

当由映射数据控制单元230正在生成的附加映射数据中的逻辑块地址与对应于擦除请求ERA_REQ的逻辑块地址匹配时，映射数据控制单元230可以中断附加映射数据的生成。映射数据控制单元230可以中断附加映射数据的生成并且生成虚设映射数据DM_DATA。映射数据控制单元230可以将虚设映射数据DM_DATA输出到主机300，作为与所匹配的逻辑块地址相对应的数据。

图17是图示根据本公开的实施例的存储器控制器(例如，图2和图7的存储器控制器200)的操作的图。

参考图17，在步骤S1701处，可以确定请求控制单元220是否已从存储器装置100接收垃圾收集信息GC_INF。在各个实施例中，当映射数据控制单元230响应于主机300的附加映射数据请求而生成附加映射数据时，可以确定请求控制单元220是否已接收垃圾收集信息GC_INF。

垃圾收集可以由存储器控制器200中包括的固件执行。存储器控制器200可以执行垃圾收集操作来确保空闲块。垃圾收集操作可以是将一个存储器块的有效页数据移动到另一存储器块并且擦除该一个存储器块的操作。

在垃圾收集操作完成之后，存储器装置100可以输出垃圾收集信息GC_INF。垃圾收集信息GC_INF可以包括关于垃圾收集操作的完成和已对其执行垃圾收集操作的物理块地址的信息。垃圾收集信息GC_INF可以包括物理块地址之间的映射信息，即，物理到物理(P2P)映射信息。

当确定请求控制单元220已接收垃圾收集信息GC_INF时，过程进入步骤S1703。当确定请求控制单元220尚未接收垃圾收集信息GC_INF时，过程进入步骤S1711。

在步骤S1703处，请求控制单元220可以基于垃圾收集信息GC_INF中的物理块地址来生成并且输出判定信息DC_INF。

当请求控制单元220接收垃圾收集信息GC_INF时，请求控制单元220可以生成关于与垃圾收集信息GC_INF中的相应物理块地址具有映射关系的逻辑块地址的判定信息DC_INF。请求控制单元220可以将判定信息DC_INF输出到映射数据控制单元230。

在步骤S1705处，映射数据控制单元230可以确定是否生成了与判定信息DC_INF相对应的映射数据。在各种实施例中，映射数据控制单元230可以在响应于主机300的附加映射数据请求而生成附加映射数据期间，从请求控制单元220接收判定信息DC_INF。在步骤S1705处，可以确定由映射数据控制单元230正在生成的附加映射数据中的逻辑块地址是否与判定信息DC_INF中的逻辑块地址匹配。

当确定映射数据控制单元230生成与判定信息DC_INF相对应的映射数据时，过程进入步骤S1707。当确定映射数据控制单元230未生成与判定信息DC_INF相对应的映射数据时，过程进入步骤S1711。

在步骤S1707处，映射数据控制单元230可以中断映射数据的生成。映射数据控制单元230可以中断附加映射数据的生成。

在生成附加映射数据期间，当映射数据控制单元230接收从请求控制单元220基于垃圾收集信息GC_INF生成的判定信息DC_INF时，由映射数据控制单元230生成的附加映射数据可能不再有效。在存储器装置100上执行垃圾收集操作的情况下，逻辑块地址和物理块地址之间的映射关系可以改变。因此，映射数据控制单元230可以中断附加映射数据的生成，因为不需要生成附加映射数据。

在步骤S1709处，映射数据控制单元230可以输出虚设映射数据DM_DATA作为与逻辑块地址相对应的数据。映射数据控制单元230可以中断附加映射数据的生成并且生成虚设映射数据DM_DATA。映射数据控制单元230可以生成虚设映射数据DM_DATA来代替附加映射数据。此外，由于映射数据控制单元230将虚设映射数据DM_DATA发送到主机300，主机300可以不将基于错误映射数据的请求发送到存储器控制器200。

在步骤S1711处，映射数据控制单元230可以生成并且输出附加映射数据。当由映射数据控制单元230正在生成的附加映射数据中的逻辑块地址与判定信息DC_INF中的逻辑块地址不同时，或者当请求控制单元220未接收垃圾收集信息GC_INF时，映射数据控制单元230可以生成附加映射数据。映射数据控制单元230可以不中断附加映射数据的生成。在完成附加映射数据的生成之后，映射数据控制单元230可以将附加映射数据输出到主机300。主机300可以将附加映射数据存储在主机存储器310中。

图18是图示根据本公开的实施例的存储器控制器(例如，图2和图8的存储器控制器200)的操作的图。

参考图18，在步骤S1801处，可以确定映射数据控制单元230在生成附加映射数据期间是否已经接收延迟信息DELAY_INF。延迟信息DELAY_INF可以指示附加映射数据可以不被生成，以执行与生成附加映射数据的操作相比具有更高优先级的操作。

在各个实施例中，存储器控制器200中的延迟确定单元240可以检测存储器控制器200的状态改变。可以基于待由存储器控制器200执行的操作的优先级来确定存储器控制器200的状态改变。在存储器控制器200由于存储器控制器200正在执行另一操作而不能生成附加映射数据的情况下，延迟确定单元240可以确定存储器控制器200的状态已改变。当存储器控制器200的状态改变被检测到时，延迟确定单元240可以将延迟信息DELAY_INF输出到映射数据控制单元230。

当确定映射数据控制单元230在生成附加映射数据期间未接收延迟信息DELAY_INF时，过程进入步骤S1803。当确定映射数据控制单元230在生成附加映射数据期间已接收延迟信息DELAY_INF时，过程进入步骤S1805。

在步骤S1803处，映射数据控制单元230可以生成附加映射数据并且将附加映射数据输出到主机300。当确定映射数据控制单元230在生成附加映射数据期间未接收延迟信息DELAY_INF时，映射数据控制单元230可以生成附加映射数据。映射数据控制单元230可以不中断附加映射数据的生成。在完成附加映射数据的生成之后，映射数据控制单元230可以将附加映射数据输出到主机300。主机300可以将附加映射数据存储在主机存储器310中。

在步骤S1805处，映射数据控制单元230可以中断映射数据的生成。映射数据控制单元230可以中断附加映射数据的生成。在各个实施例中，当确定映射数据控制单元230在生成附加映射数据期间从延迟确定单元240接收延迟信息DELAY_INF时，映射数据控制单元230可以根据存储器控制器200的操作优先级来中断附加映射数据的生成。因此，映射数据控制单元230可以不生成附加映射数据。

在步骤S1807处，映射数据控制单元230可以输出虚设映射数据DM_DATA作为与逻辑块地址相对应的数据。映射数据控制单元230可以中断附加映射数据的生成，并且可以生成虚设映射数据DM_DATA并且将虚设映射数据DM_DATA输出到主机300。映射数据控制单元230可以生成虚设映射数据DM_DATA来代替附加映射数据。

图19是图示根据本公开的实施例的存储器控制器(例如，图2和图9的存储器控制器200)的操作的图。

参考图19，在步骤S1901处，热数据信息存储单元210可以将第一热数据信息HD_INF1输出到主机300。热数据信息存储单元210可以存储热数据信息HD_INF。热数据信息HD_INF可以包括关于从主机300接收预定次数或更多次的逻辑块地址LBA的信息。第一热数据信息HD_INF1可以是待首先输出到主机的热数据信息。

在步骤S1903处，请求控制单元220可以从主机300接收与第一热数据信息HD_INF1相对应的请求。主机300可以将与第一热数据信息HD_INF1中的逻辑块地址有关的请求输出到存储器控制器200。用于生成包括第一热数据信息HD_INF1中的逻辑块地址的映射数据的请求可以是附加映射数据请求。因此，基于第一热数据信息HD_INF1输出的主机300的请求可以是附加映射数据请求。

在步骤S1905处，可以确定请求控制单元220是否已接收第二热数据信息HD_INF2。在各种实施例中，当确定热数据信息HD_INF改变时，第一热数据信息HD_INF1可以被更新为第二热数据信息HD_INF2。因此，第二热数据信息HD_INF2中的逻辑块地址可以与第一热数据信息HD_INF1中的逻辑块地址不同。热数据信息存储单元210可以存储第二热数据信息HD_INF2。热数据信息存储单元210可以将第二热数据信息HD_INF2提供给请求控制单元220。

当确定请求控制单元220已接收第二热数据信息HD_INF2时，过程进入步骤S1907。当确定请求控制单元220尚未接收第二热数据信息HD_INF2时，过程进入步骤S1909。

在步骤S1907处，映射数据控制单元230可以生成虚设映射数据DM_DATA并且将虚设映射数据DM_DATA输出到主机300。在各个实施例中，请求控制单元220可以从热数据信息存储单元210接收经更新的第二热数据信息HD_INF2。请求控制单元220可以生成包括关于第二热数据信息HD_INF2中的逻辑块地址的信息的判定信息DC_INF。由请求控制单元220生成的判定信息DC_INF可以输出到映射数据控制单元230。

映射数据控制单元230可以在生成附加映射数据期间从请求控制单元220接收判定信息DC_INF。判定信息DC_INF可以包括关于第二热数据信息HD_INF2中的逻辑块地址的信息。当映射数据控制单元230接收判定信息DC_INF时，映射数据控制单元230可以确定正在生成的附加映射数据中的逻辑块地址是否与判定信息DC_INF中的逻辑块地址中的任一个匹配。

当正在生成的附加映射数据中的逻辑块地址与判定信息DC_INF中的逻辑块地址中的任一个匹配时，映射数据控制单元230可以中断附加映射数据的生成。映射数据控制单元230可以中断附加映射数据的生成并且生成虚设映射数据DM_DATA。映射数据控制单元230可以将虚设映射数据DM_DATA输出到主机300。

在步骤S1909处，映射数据控制单元230可以生成附加映射数据并且将附加映射数据输出到主机300。当映射数据控制单元230在生成附加映射数据期间未接收基于第二热数据信息HD_INF2生成的判定信息DC_INF时，映射数据控制单元230可以生成附加映射数据。映射数据控制单元230可以不中断附加映射数据的生成。在完成附加映射数据的生成之后，映射数据控制单元230可以将附加映射数据输出到主机300。主机300可以将附加映射数据存储在主机存储器310中。

图20是图示根据本公开的实施例的存储器控制器1000(例如，图1的存储器控制器)的图。

存储器控制器1000耦合到主机(例如，图1的主机300)和存储器装置(例如，图1的存储器装置100)。响应于来自主机300的请求，存储器控制器1000可以访问存储器装置100。例如，存储器控制器1000可以控制存储器装置100的写入操作、读取操作、擦除操作和后台操作。存储器控制器1000可以在存储器装置100和主机300之间提供接口。存储器控制器1000可以驱动用于控制存储器装置100的固件。

参考图20，存储器控制器1000可以包括处理器1010、存储器缓冲器1020、错误校正码(ECC)电路1030、主机接口1040、缓冲器控制电路1050、存储器接口1060和总线1070。

总线1070可以在存储器控制器1000的部件之间提供信道。

处理器1010可以控制存储器控制器1000的整体操作并且执行逻辑操作。处理器1010可以通过主机接口1040与主机300通信并且可以通过存储器接口1060与存储器装置100通信。附加地，处理器1010可以通过缓冲器控制电路1050与存储器缓冲器1020通信。处理器1010可以通过使用存储器缓冲器1020作为操作存储器、高速缓存存储器或缓冲存储器来控制存储装置的操作。

处理器1010可以执行闪存转换层(FTL)的功能。处理器1010可以通过FTL将由主机300提供的逻辑块地址(LBA)转换为物理块地址(PBA)。FTL可以接收LBA并且使用映射表将LBA转换为PBA。可以根据映射的单位，以各种方式来修改使用FTL的地址映射方法。代表性的地址映射方法可以包括页映射方法、块映射方法和混合映射方法。

处理器1010可以将从主机接收的数据随机化。例如，处理器1010可以使用随机种子来将从主机300接收的数据随机化。经随机化的数据可以作为待存储的数据被提供给存储器装置100，并且可以被编程到存储器单元阵列。

在读取操作期间，处理器1010可以将从存储器装置100接收的数据随机化。例如，处理器1010可以使用去随机化种子来将从存储器装置100接收的数据去随机化。经去随机化的数据可以被输出到主机。

在一个实施例中，处理器1010可以驱动软件或固件来执行随机化操作或去随机化操作。

存储器缓冲器1020可以用作处理器1010的操作存储器、高速缓存存储器或缓冲器存储器。存储器缓冲器1020可以存储待由处理器1010执行的代码和命令。存储器缓冲器1020可以存储待由处理器1010处理的数据。存储器缓冲器1020可以包括静态RAM(SRAM)或动态RAM(DRAM)。

ECC电路1030可以执行错误校正。ECC电路1030可以基于待通过存储器接口1060写入存储器装置100的数据来执行ECC编码操作。经ECC编码的数据可以通过存储器接口1060发送到存储器装置100。ECC电路1030可以对通过存储器接口1060从存储器装置100接收的数据执行ECC解码操作。例如，ECC电路1030可以作为存储器接口1060的部件而被包括在存储器接口1060中。

主机接口1040可以在处理器1010的控制下与外部主机通信。主机接口1040可以使用各种通信方法(诸如通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围部件互连(PCI)、PCI快速(PCIe)、非易失性存储器快速(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、注册DIMM(RDIMM)和降低负载的DIMM(LRDIMM)通信方法)中的至少一个来执行通信。

缓冲器控制电路1050可以在处理器1010的控制下控制存储器缓冲器1020。

存储器接口1060可以在处理器1010的控制下与存储器装置100通信。存储器接口1060可以通过信道与存储器装置100通信命令、地址和数据。

例如，存储器控制器1000可以既不包括存储器缓冲器1020也不包括缓冲器控制电路1050。

例如，处理器1010可以使用代码来控制存储器控制器1000的操作。处理器1010可以从存储器控制器1000中提供的非易失性存储器装置(例如，只读存储器)加载代码。备选地，处理器1010可以通过存储器接口1060从存储器装置100加载代码。

例如，存储器控制器1000的总线1070可以被划分为控制总线和数据总线。数据总线可以在存储器控制器1000中传输数据。控制总线可以在存储器控制器1000中传输诸如命令和地址的控制信息。数据总线和控制总线可以彼此分离并且可以不彼此干扰也不互相影响。数据总线可以耦合到ECC电路1030、主机接口1040、缓冲器控制电路1050和存储器接口1060。控制总线可以耦合到处理器1010、存储器缓冲器1020、主机接口1040、缓冲器控制电路1050和存储器接口1060。

图21是图示根据本公开的实施例的包括存储装置的存储器卡系统2000的框图。

参考图21，存储器卡系统2000可以包括存储器控制器2100、存储器装置2200和连接器2300。

存储器控制器2100耦合到存储器装置2200。存储器控制器2100可以访问存储器装置2200。例如，存储器控制器2100可以控制存储器装置2200的读取操作、写入操作、擦除操作和后台操作。存储器控制器2100可以在存储器装置2100和主机(例如，图1的主机300)之间提供接口。存储器控制器2100可以驱动用于控制存储器装置2200的固件。存储器装置2200可以以与参考图10描述的存储器装置100相同的方式来体现。

在一个实施例中，存储器控制器2100可以包括诸如随机存取存储器(RAM)、处理单元、主机接口、存储器接口和ECC电路的部件。

存储器控制器2100可以通过连接器2300与外部装置通信。存储器控制器2100可以基于特定的通信协议与外部装置(例如，主机)通信。在一个实施例中，存储器控制器2100可以通过各种通信协议(诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围部件互连(PCI)、PCI快速(PCI-e或PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动器电子装置(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和非易失性存储器快速(NVMe)协议)中的至少一个与外部装置通信。在一个实施例中，连接器2300可以由上述各种通信协议中的至少一个来被限定。

在一个实施例中，存储器装置2200可以被实现为各种非易失性存储器装置(诸如电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电型RAM(FRAM)和自旋转移力矩磁RAM(STT-MRAM))中的任一个。

在一个实施例中，存储器控制器2100和存储器装置2200可以被集成到单个半导体装置中来形成存储器卡。例如，存储器控制器2100和存储器装置2200可以集成到单个半导体装置中来形成存储器卡，诸如个人计算机存储器卡国际协会(PCMCIA)、紧凑型闪存卡(CF)、智能媒体卡(例如，SM或SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC或MMCmicro)、安全数字(SD)卡(例如，SD、miniSD、microSD或SDHC)或通用闪存(UFS)。

图22是图示根据本公开的实施例的包括存储装置的固态驱动器(SSD)系统3000的框图。

参考图22，SSD系统3000可以包括主机3100和SSD 3200。SSD 3200可以通过信号连接器3001与主机3100交换信号SIG，并且可以通过功率连接器3002接收功率PWR。SSD 3200可以包括SSD控制器3210、多个闪存3221至322n、辅助电源3230和缓冲器存储器3240。

在一个实施例中，SSD控制器3210可以执行上面参考图1描述的存储器控制器200的功能。

SSD控制器3210可以响应于从主机3100接收的信号SIG而控制多个闪存3221至322n。在一个实施例中，信号SIG可以是基于主机3100和SSD 3200之间的接口的信号。例如，信号SIG可以是由各种接口(诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围部件互连(PCI)、PCI-快速(PCI-e或PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子装置(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和非易失性存储器快速(NVMe)接口)中的至少一个定义的信号。

辅助电源3230可以通过功率连接器3002耦合到主机3100。辅助电源3230可以从主机3100被提供有功率PWR，并且可以由功率PWR充电。当来自主机3100的功率供应不能平稳地执行时，辅助电源3230可以供应SSD 3200的功率。在一个实施例中，辅助电源3230可以位于SSD 3200内部或位于SSD 3200外部。例如，辅助电源3230可以设置在主板中并且可以向SSD 3200提供辅助功率。

缓冲器存储器3240用作SSD 3200的缓冲器存储器。例如，缓冲器存储器3240可以临时存储从主机3100接收的数据或从多个闪存3221至322n接收的数据，或者可以临时存储闪存3221至322n的元数据(例如，映射表)。缓冲器存储器3240可以包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器或者诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。

图23是图示根据本公开的实施例的包括存储装置的用户系统4000的框图。

参考图23，用户系统4000可以包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。

应用处理器4100可以运行用户系统4000中包括的部件、操作系统(OS)或用户编程。在一个实施例中，应用处理器4100可以包括用于控制用户系统4000中包括的部件的控制器、接口、图形引擎等。可以将应用处理器4100提供为片上系统(SoC)。

存储器模块4200可以用作用户系统4000的主存储器、工作存储器、缓冲器存储器或高速缓存存储器。存储器模块4200可以包括易失性RAM(诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、LPDDR SDARM和LPDDR3 SDRAM)或非易失性RAM(诸如PRAM、ReRAM、MRAM和FRAM)。在一个实施例中，应用处理器4100和存储器模块4200可以基于层叠封装(POP)来被封装，并且然后可以被提供为单个半导体封装。

网络模块4300可以与外部装置通信。例如，网络模块4300可以支持无线通信，诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、WiMAX、WLAN、UWB、蓝牙或Wi-Fi通信。在一个实施例中，网络模块4300可以被包括在应用处理器4100中。

存储模块4400可以在其中存储数据。例如，存储模块4400可以存储从应用处理器4100接收的数据。备选地，存储模块4400可以将存储在存储模块4400中的数据发送到应用处理器4100。在一个实施例中，可以将存储模块4400实现为非易失性半导体存储器装置，诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、NAND闪存、NOR闪存或具有三维(3D)结构的NAND闪存。在一个实施例中，存储模块4400可以被提供为诸如用户系统4000的存储器卡或外部驱动器的可移除存储介质(即，可移除驱动器)。

在一个实施例中，存储模块4400可以包括多个非易失性存储器装置，并且多个非易失性存储器装置中的每一个可以以与以上参考图10至图13描述的存储器装置100相同的方式操作。存储模块4400可以以与以上参考图1描述的存储装置50相同的方式操作。

用户接口4500可以包括用于向应用处理器4100输入数据或指令、或者向外部装置输出数据的接口。在一个实施例中，用户接口4500可以包括用户输入接口，诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电装置。用户接口4500可以进一步包括用户输出接口，诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和电机。

如上所述，本公开的各种实施例可以提供能够生成具有改善的可靠性的映射数据的存储器控制器、以及操作存储器控制器的方法。

尽管已公开了本公开的实施例，但是本领域技术人员将理解，在不脱离本公开的范围和精神的情况下，可以进行各种修改、添加和替换。

因此，本公开的范围必须由所附权利要求书以及权利要求书的等同物限定，而不是由它们之前的描述限定。

在以上讨论的实施例中，可以选择性地执行或跳过所有步骤。附加地，每个实施例中的步骤可以不总是以规则顺序执行。此外，本说明书和附图中公开的实施例旨在帮助本领域普通技术人员更清楚地理解本公开，而不是旨在限制本公开的范围。本公开所属领域的普通技术人员将能够容易地理解，基于本公开的技术范围，各种修改是可能的。

已参考附图描述了本公开的实施例，并且在不限制本公开的主题的情况下，在描述中使用的特定术语或词语应根据本公开的精神来被解释。应当理解，本文描述的基本发明构思的许多变化和修改仍将落入如所附权利要求及其等同物所限定的本公开的精神和范围内。

Claims

1.一种用于控制存储器装置的存储器控制器，所述存储器控制器包括：

请求控制器，被配置为生成包括第一逻辑块地址和类型信息的第一判定信息，所述第一判定信息指示是生成虚设映射数据还是生成包括映射数据和字段数据的附加映射数据；以及

映射数据控制器，被配置为基于所述第一逻辑块地址是否对应于所述附加映射数据中的第二逻辑块地址，中断所述附加映射数据的生成，并且生成所述虚设映射数据；

其中所述映射数据包括所述第二逻辑块地址和物理块地址之间的映射信息。

2.根据权利要求1所述的存储器控制器，

其中当所述第一逻辑块地址不同于所述第二逻辑块地址时，所述映射数据控制器完成所述附加映射数据的所述生成。

3.根据权利要求1所述的存储器控制器，

其中所述请求控制器从主机接收对应于所述第一逻辑块地址的操作请求，

其中所述操作请求包括编程请求和擦除请求中的一者，以及

其中当所述第一逻辑块地址与所述第二逻辑块地址匹配时，所述映射数据控制器中断所述附加映射数据的所述生成，并且生成所述虚设映射数据。

4.根据权利要求3所述的存储器控制器，

其中所述请求控制器响应于接收到所述操作请求而生成所述第一判定信息，以及

其中所述映射数据控制器基于所述第一判定信息确定所述第一逻辑块地址是否对应于所述第二逻辑块地址。

5.根据权利要求1所述的存储器控制器，

其中所述请求控制器从主机接收对应于所述第二逻辑块地址的映射数据请求，并且响应于接收到所述映射数据请求而生成包括所述第二逻辑块地址和所述类型信息的第二判定信息；

其中所述映射数据控制器基于所述第二判定信息生成所述附加映射数据。

6.根据权利要求5所述的存储器控制器，还包括：热数据信息存储装置，被配置为存储与在预设周期期间从所述主机接收预定次数或更多次的逻辑块地址有关的热数据信息，并且将所述热数据信息输出到所述主机和所述请求控制器。

7.根据权利要求6所述的存储器控制器，

其中所述热数据信息存储装置响应于对所述逻辑块地址的访问频率的变化而更新所述热数据信息，并且将经更新的热数据信息输出到所述请求控制器。

8.根据权利要求7所述的存储器控制器，

其中所述映射数据请求由所述主机基于从所述热数据存储装置传输到所述主机的所述热数据信息而生成，并且包括所述第二逻辑块地址，

其中所述请求控制器响应于从所述热数据存储装置接收到包括所述第一逻辑块地址的所述经更新的热数据信息而生成所述第一判定信息，以及

其中所述映射数据控制器基于所述第一判定信息而中断所述附加映射数据的所述生成，并且生成所述虚设映射数据。

9.根据权利要求1所述的存储器控制器，

其中所述请求控制器从所述存储器装置接收垃圾收集信息，所述垃圾收集信息包括对其执行垃圾收集的所述第一逻辑块地址，并且生成所述第一判定信息，以及

其中所述映射数据控制器基于所述第一判定信息中断所述附加映射数据的所述生成，并且生成所述虚设映射数据。

10.根据权利要求1所述的存储器控制器，还包括：延迟控制器，被配置为根据由所述存储器控制器执行的操作是否具有比所述附加映射数据的所述生成更高的优先级来检测所述存储器控制器的状态的改变，并且生成指示所述附加映射数据的所述生成被延迟或中断的延迟信息。

11.根据权利要求10所述的存储器控制器，

其中响应于所述延迟信息，所述映射数据控制器中断所述附加映射数据的所述生成，并且生成所述虚设映射数据。

12.根据权利要求1所述的存储器控制器，其中所述附加映射数据还包括所述映射信息的更新计数和用于所述映射信息的错误校正数据中的至少一者。

13.一种操作控制存储器装置的存储器控制器的方法，所述方法包括：

生成包括映射数据和字段数据的附加映射数据；

在所述附加映射数据的所述生成期间接收第一逻辑块地址；以及

基于所述第一逻辑块地址是否对应于第二逻辑块地址而中断所述附加映射数据的所述生成；以及

其中所述映射数据包括指示所述第二逻辑块地址与物理块地址之间的映射关系的映射信息。

14.根据权利要求13所述的方法，其中所述接收所述第一逻辑块地址包括从主机接收所述第一逻辑块地址和对应于所述第一逻辑块地址的操作请求；

其中所述操作请求包括编程请求和擦除请求中的一者。

15.根据权利要求13所述的方法，还包括：当所述第一逻辑块地址不同于所述第二逻辑块地址时，完成所述附加映射数据的所述生成。

16.根据权利要求13所述的方法，还包括：从主机接收所述第二逻辑块地址和对应于所述第二逻辑块地址的映射数据请求。

17.根据权利要求13所述的方法，其中所述接收所述第一逻辑块地址包括从所述存储器装置接收垃圾收集信息，所述垃圾收集信息包括对其执行垃圾收集的所述第一逻辑块地址。

18.根据权利要求13所述的方法，还包括：

响应于对逻辑块地址的访问频率的变化，更新与在预设周期期间从主机接收预定次数或更多次的所述逻辑块地址有关的热数据信息；

响应于包括所述第一逻辑块地址的经更新的热数据信息而中断所述附加映射数据的所述生成。

19.根据权利要求13所述的方法，还包括：

基于由所述存储器控制器执行的操作是否具有比所述附加映射数据的所述生成更高的优先级来检测所述存储器控制器的状态的改变；以及

响应于检测到所述存储器控制器的所述状态的所述改变而中断所述附加映射数据的所述生成。

20.根据权利要求13所述的方法，其中所述附加映射数据还包括所述映射信息的更新计数和用于所述映射信息的错误校正数据中的至少一者。