CN111104059B - 存储器控制器及操作该存储器控制器的方法 - Google Patents

存储器控制器及操作该存储器控制器的方法 Download PDF

Info

Publication number
CN111104059B
CN111104059B CN201910650456.5A CN201910650456A CN111104059B CN 111104059 B CN111104059 B CN 111104059B CN 201910650456 A CN201910650456 A CN 201910650456A CN 111104059 B CN111104059 B CN 111104059B
Authority
CN
China
Prior art keywords
memory
page
read
read operation
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910650456.5A
Other languages
English (en)
Other versions
CN111104059A (zh
Inventor
朴世昶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111104059A publication Critical patent/CN111104059A/zh
Application granted granted Critical
Publication of CN111104059B publication Critical patent/CN111104059B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Electrotherapy Devices (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

可以在实施例中实施本专利文件中公开的技术，以提供一种被配置为控制存储器装置的存储器控制器以及操作存储器控制器和存储器装置的方法。该存储器控制器可以控制包括多个页面的存储器装置，并且可以包括：命令分析单元，被配置为生成指示针对从多个页面之中选择的页面的读取命令的类型的命令信息；以及初始化时间决定单元，被配置为基于命令信息决定用于初始化包括在所选择页面中的多个存储器单元的通道的通道初始化时间。

Description

存储器控制器及操作该存储器控制器的方法
相关申请的交叉引用
本专利文件要求于2018年10月29日提交的申请号为10-2018-0130280的韩国专利申请的优先权和权益，其通过引用整体并入本文。
技术领域
所公开技术的各个实施例总体涉及一种电子装置，并且更特别地，涉及一种存储器控制器及操作该存储器控制器的方法。
背景技术
存储装置是能够将数据存储在存储介质中的装置。诸如个人计算机、智能手机或平板计算机的计算装置可以使用这种存储装置以保存数据文件。存储装置的示例包括，例如使用磁盘作为存储介质的硬盘驱动器(HDD)，以及使用诸如非易失性存储器的半导体存储器作为存储介质的固态驱动器(SSD)或存储卡。
使用半导体存储器来实施的存储装置可以包括多个存储器装置和存储器控制器，存储器控制器控制存储器装置以在存储器装置中存储数据并且从存储器装置检索数据。这种存储器装置可以分为易失性存储器和非易失性存储器。非易失性存储器的代表性示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、以及铁电RAM(FRAM)。
发明内容
所公开技术的各个实施例涉及一种具有提高的操作速度的存储装置，以及操作该存储装置的方法。
所公开技术的实施例可以提供一种存储器控制器，该存储器控制器用于控制包括多个页面的存储器装置，其中存储器控制器被配置为对存储器装置运行读取命令。存储器控制器可以包括：命令分析单元，被配置为生成指示针对从多个页面之中选择的页面的读取命令的类型的命令信息；以及初始化时间决定单元，被配置为基于命令信息决定用于初始化包括在所选择页面中的多个存储器单元的通道的通道初始化时间。
所公开技术的实施例可以提供一种操作存储器控制器的方法，该存储器控制器控制包括多个页面的存储器装置，并且被配置为对存储器装置运行读取命令。该方法可以包括：生成指示针对从多个页面之中选择的页面的读取命令的类型的命令信息；并且基于命令信息，决定用于在执行对应于读取命令的读取操作时初始化包括在所选择页面中的多个存储器单元的通道的通道初始化时间。
附图说明
图1是示出存储装置的示例的框图。
图2是示出图1的初始化时间控制单元的结构的示例的示图。
图3是示出图2的初始化时间决定单元的结构的示例的示图。
图4是示出图1的存储器装置的结构的示例的示图。
图5是示出图4的存储器单元阵列的示例的示图。
图6是示出图5的存储块BLK1至BLKz中的任意一个存储块BLKa的电路图。
图7是示出图5的存储块BLK1至BLKz中的任意一个存储块BLKb的示例的电路图。
图8是示出基于所公开技术的实施例的初始化存储器单元的通道的示例方法的示图。
图9是示出读取页面的示例方法的示图。
图10是示出读取半页面的示例方法的示图。
图11是详细示出图9中所示的示例方法的示图。
图12是示出高速缓存读取操作的示图。
图13是示出读取包括在单个平面中的页面的示例方法和读取包括在多个平面中的页面的示例方法的示图。
图14是示出包括被设置以初始化存储器单元的通道的偏移的偏移表的示例的示图。
图15是示出图1的存储器装置的引脚配置的示例的示图。
图16是示出存储器控制器如何设置或更新存储器单元的通道初始化时间的示图。
图17是示出基于所公开技术的实施例的存储器控制器的操作的流程图。
图18是示出基于所公开技术的实施例的存储器控制器的操作的流程图。
图19是示出基于所公开技术的实施例的存储器控制器的操作的流程图。
图20是示出基于所公开技术的实施例的存储器控制器的操作的流程图。
图21是示出基于所公开技术的实施例的存储器控制器的操作的流程图。
图22是示出基于所公开技术的实施例的存储器装置的操作的流程图。
图23是示出图1的存储器控制器的示例的示图。
图24是示出应用了所公开技术的各个实施例的存储卡系统的框图。
图25是示出应用了所公开技术的各个实施例的固态驱动器(SSD)系统的示例的框图。
图26是示出应用了所公开技术的各个实施例的用户系统的框图。
具体实施方式
本专利文件中公开的技术可以在实施例中实施，以提供被配置为通过调整通道初始化时间来控制存储器装置的存储器控制器。本说明书或申请中引入的本公开的实施例中的具体结构或功能描述仅用于描述本公开的实施例。这些描述不应被解释为限于本说明书或申请中描述的实施例。
将不基于实施例详细描述本公开。然而，本公开可以以许多不同的形式实现，并且不应该被解释为仅限于本文中所阐述的实施例，而是应该被解释为涵盖落入本公开所公开的技术的构思和技术范围内的修改、等同方案或替换方案。然而，这并非旨在将本公开所公开的技术限制于特定实践模式，并且应当理解，不脱离本公开所公开的技术的精神和技术范围的所有改变、等同方案和替代方案都包含在本公开所公开的技术中。
将理解的是，尽管本文中可以使用术语“第一”和/或“第二”来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开所公开的技术的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
将理解的是，当元件被称为“联接”或“连接”到另一元件时，它可以直接联接或连接到另一元件，或者两者之间可以存在中间元件。相反，应该理解，当元件被称为“直接联接”或“直接连接”到另一元件时，不存在中间元件。解释元件之间关系的其他表述，诸如“在......之间”、“直接在...之间”、“与......相邻”或“与......直接相邻”应该以相同的方式来解释。
本文中使用的术语仅用于描述特定实施例的目的，并不旨在限制。在本公开所公开的技术中，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。将进一步理解的是，当在本说明书中使用时，术语“包含”、“包括”、“具有”等指定所陈述的特征、整数、步骤、操作、元件、组件和/或其组合的存在，但不排除一个或多个其他特征、整数、步骤、操作、元件、组件和/或其组合的存在或添加。
除非另有定义，否则本文使用的包括技术和科学术语的所有术语具有与本公开所公开的技术所属领域的普通技术人员通常理解的相同的含义。将进一步理解，本文使用的术语应被解释为具有与其在本说明书和相关领域的背景下的含义一致的含义，并且将不以理想化或过于形式化的意义来解释，除非在本文中明确地如此定义。
将省略对本领域技术人员公知的功能和结构的详细描述，以避免模糊本公开所公开的技术的主题。这旨在省略不必要的描述，以使本公开所公开的技术的主题清楚。
现在将在下文中参照附图更全面地描述本公开所公开的技术的各个实施例，附图中示出了本公开所公开的技术的优选实施例，以便本领域的普通技术人员能够容易地实行本公开所公开的技术的技术构思。
图1是示出存储装置的示例的框图。
参照图1，存储装置50可以包括存储器装置100和存储器控制器200。
存储装置50可以是由诸如移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、电视(TV)、平板PC或者车载信息娱乐系统的主机300使用的装置，以保存主机300的数据文件。
存储装置50可以根据主机接口被制造为各种类型的存储装置中的任意一种，该主机接口是主机300与其外围装置之间的通信接口。例如，存储装置50可以被实施为例如以下的各种类型的存储装置中的任意一种：固态驱动器(SSD)，诸如MMC、嵌入式MMC(eMMC)、减小尺寸的MMC(RS-MMC)或微型-MMC的多媒体卡，诸如SD、迷你-SD或微型SD的安全数字卡，通用存储总线(USB)存储装置，通用闪存(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡型存储装置，外围组件互连(PCI)卡型存储装置，高速PCI(PCI-E)卡型存储装置，紧凑型闪存(CF)卡，智能媒体卡以及记忆棒。
存储装置50可以被制造为各种类型的封装形式中的任意一种。例如，存储装置50可以被制造为诸如以下的各种类型的封装形式中的任意一种：堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)。
存储器装置100可以是存储待被处理的数据和/或待被运行的指令的存储空间，并且存储器控制器200可以包括读取和写入存储器装置100所需的逻辑。存储器装置100可以包括存储器单元阵列，该存储器单元阵列包括多个存储器单元，每个存储器单元存储一个或多个数据位。在一些实施方案中，存储器单元阵列可以包括多个平面。每个平面可以包括多个存储块。每个存储块可以包括多个存储器单元。单个存储块可以包括多个页面。在实施例中，页面可以是数据存储在存储器装置100中的单位或者读取存储在存储器装置100中的数据的单位。存储块可以是擦除数据的单位。换句话说，基于页面执行读取和编程(写入)操作，并且基于块执行擦除操作。在一些实施例中，具有多平面架构的存储器芯片能够同时执行相同种类的操作以增加数据吞吐量。在实施例中，存储器装置100可以采用许多替换形式，诸如双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率第四代(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功耗DDR(LPDDR)SDRAM、Rambus动态随机存取存储器(RDRAM)、NAND闪速存储器、垂直NAND闪速存储器、NOR闪速存储器装置、电阻式RAM(RRAM)、相变存储器(PRAM)、磁阻RAM(MRAM)、铁电RAM(FRAM)或自旋转移力矩RAM(STT-RAM)。在所公开技术的一些实施例中，例如，存储器装置100可以是NAND闪速存储器。
在实施例中，存储器装置100可以被实施为三维(3D)阵列结构。NAND闪速存储器能够通过向其中的电荷存储层添加电荷或从电荷存储层移除电荷来存储信息。在所公开技术的实施方案中，导电浮栅(FG)被用作电荷存储层。在所公开技术的另一实施方案中，闪速存储器可以是电荷捕获闪存(CTF)存储器装置，其中电荷存储层由绝缘层形成。
在实施例中，包括在存储器装置100中的每个存储器单元可以被实施为每存储器单元存储一位数据的单层单元(SLC)。可选地，包括在存储器装置100中的每个存储器单元可以被实施为每存储器单元存储两位数据的多层单元(MLC)。每个存储器单元可以用作每存储器单元存储三位数据的三层单元(TLC)，或者可以用作每存储器单元存储四位数据的四层单元(QLC)。
存储器装置100可以从存储器控制器200接收命令和地址，以访问由地址选择的存储器单元阵列的区域。也就是说，存储器装置100对由地址选择的区域执行对应于命令的操作。例如，存储器装置100可以执行写入操作(即，编程操作)、读取操作和擦除操作。在编程操作期间，存储器装置100可以将数据写入(编程)到由地址选择的区域。在读取操作期间，存储器装置100可以从由地址选择的区域读取数据。在擦除操作期间，存储器装置100可以擦除存储在由地址选择的区域中的数据。
在实施例中，存储器装置100可以包括初始化时间设置单元126。在诸如NAND闪速存储器的闪速存储器中，多个存储器单元晶体管串联连接以形成存储器单元串。每个单元串被联接到位线，并且字线并联联接到每个存储器单元串的存储器单元晶体管。在选择读取联接到目标存储器单元的某个字线的读取操作中，除了要读取的所选择字线之外的所有字线被设置为高于被编程存储器单元的阈值电压的高电压，以使未选择存储器单元晶体管的所有通道相互电连接。如果连接到所选择字线的所选择存储器单元是具有比施加到所选择字线的读取电压更高的阈值电压的被编程存储器单元，则所选择存储器单元和未选存储器单元二者的所有通道会彼此电连接，使电流通过所选择存储器单元和未选择存储单元的通道流到位线。存储器单元的这些通道联接到I/O通道，以与存储器控制器和/或诸如页面缓冲器的其他外围区域通信。
初始化时间设置单元126可以使用通道初始化时间信息CIT_INF来设置用于初始化存储器单元的通道的通道初始化时间(CIT)。可以从存储器控制器200提供通道初始化时间信息CIT_INF。通道初始化时间信息CIT_INF可以包括用于设置读取操作中开始从所选择存储器单元读取数据之前存储器单元的通道被初始化期间的时间的信息。
初始化时间设置单元126可以将参数数据存储在包括在存储器装置100中的寄存器中，以便为存储器单元设置最佳通道初始化时间(CIT)。在本专利文件的上下文中，与通道初始化时间(CIT)结合使用的词语“最佳”或“优化”用于指示为存储器装置提供比现有值更好性能(例如，更高的可靠性、更少的读取错误等)的值。在这个意义上，词语最佳可以传达或可以不传达存储器装置可达到的最佳可能性能。参数数据可以是基于预设默认时间和偏移而获得的数据。例如，可以通过对预设默认时间和偏移求和来获得参数数据。在预设默认时间是最大可能通道初始化时间的情况下，通道初始化时间信息CIT_INF可用于从预设默认时间减去偏移。在预设默认时间是最小可能通道初始化时间的情况下，通道初始化时间信息CIT_INF可用于将偏移增加到预设默认时间。在实施方案中，偏移可以指示待被从预设默认时间减去或待被增加到预设默认时间的时间值。预设默认时间可以是待在存储器装置100执行读取操作时被相等地应用到所有读取操作的初始通道初始化时间(CIT)。预设默认时间可以存储在存储器装置100中。偏移可以是预设默认时间和最佳通道初始化时间(CIT)之间的差。对于各个读取操作，偏移可以具有不同的值。进一步，根据存储器装置100的温度的温度范围，偏移可以具有不同的值。
可以从存储器控制器200向存储器装置100提供参数数据以及设置参数命令和设置参数地址。存储器装置100可以响应于设置参数命令将参数数据存储在对应于设置参数地址的寄存器中。当存储器装置100执行读取操作时，参数数据可用于确定初始化存储器单元的通道所需的时间。
存储器装置100可以在存储器控制器200的控制下使用设置的操作电压执行编程操作或擦除操作。
存储器控制器200可以控制存储装置50的全部操作。
当向存储装置50施加电力时，存储器控制器200可运行固件。当存储器装置100是闪速存储器装置时，存储器控制器200可以运行诸如闪存转换层(FTL)的固件，以用于控制主机300和存储器装置100之间的通信。
在实施例中，存储器控制器200可以从主机300接收数据和逻辑块地址(LBA)，并且可以将逻辑块地址(LBA)转换为指示包括在存储器装置100中的待存储数据的存储器单元的地址的物理块地址(PBA)。进一步，存储器控制器200可以将逻辑物理地址映射表存储在缓冲存储器(未示出)中，其中逻辑物理地址映射表配置了逻辑块地址(LBA)和物理块地址(PBA)之间的映射关系。
存储器控制器200可以控制存储器装置100，使得响应于从主机300接收的请求而执行编程操作、读取操作或擦除操作。在编程操作期间，存储器控制器200可以向存储器装置100提供编程命令、物理块地址(PBA)和数据。在读取操作期间，存储器控制器200可以向存储器装置100提供读取命令和物理块地址(PBA)。在擦除操作期间，存储器控制器200可以向存储器装置100提供擦除命令和物理块地址(PBA)。
在实施例中，存储器控制器200可以在没有接收到来自主机300的请求的情况下自动地生成编程命令、地址和数据，并且可以将所生成的编程命令、地址和数据传送到存储器装置100。例如，存储器控制器200可以向存储器装置100提供命令、地址和数据，以便执行后台操作，诸如用于损耗均衡的编程操作和用于垃圾收集的编程操作。
在实施例中，存储器装置200可以包括命令生成单元210。命令生成单元210可以响应于从主机300接收的请求，生成用于待由存储器装置100执行的操作的命令。待由存储器装置100执行的操作可以是编程操作、读取操作和擦除操作中的任意一个。存储器装置100可以执行与由命令生成单元210生成的命令相对应的操作。
在实施例中，存储器装置200可以包括初始化时间控制单元220。可以向初始化时间控制单元220提供由命令生成单元210生成的命令。由命令生成单元210生成的命令可以是读取命令。存储器装置100可以响应于读取命令对从包括在存储器装置100中的多个页面之中选择的页面执行读取操作。当执行对应于读取命令的读取操作时，初始化时间控制单元220可以控制用于初始化包括在存储器装置100中的存储器单元的通道的通道初始化时间(CIT)。
初始化时间控制单元220可以基于读取命令的类型来控制存储器单元的通道初始化时间(CIT)。读取命令的类型可以包括多平面读取命令、单个平面读取命令、高速缓存读取命令、整个页面读取命令、半页面读取命令等。
半页面读取命令可以是用于读取包括在所选择页面中的第一半页面和第二半页面之一的命令。第一半页面可以包括所选择页面中包括的存储器单元之中的第一存储器单元，并且第二半页面可以包括所选择页面中包括的存储器单元之中的第二存储器单元。
初始化时间控制单元220可以向存储器装置100提供通道初始化时间信息CIT_INF，通道初始化时间信息CIT_INF是关于存储器单元的通道初始化时间(CIT)的信息。可以向存储器装置100提供用于通道初始化时间的预设值。存储器装置100可以基于通道初始化时间信息CIT_INF更新通道初始化时间的值。初始化时间控制单元220可以将设置参数命令、设置参数地址和设置参数数据提供给存储器装置100，以更新通道初始化时间的设置值。
在实施例中，存储器控制器200可以控制至少两个存储器装置100。在这种情况下，存储器控制器200可以以交错的方式控制存储器装置100以改善操作性能。
主机300可以使用诸如以下的各种通信方法中的至少一种与存储装置50通信：通用串行总线(USB)、串行AT附件(SATA)、串列SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)和低负载DIMM(LRDIMM)通信方法。
图2是示出图1的初始化时间控制单元的结构的示例的示图。
参照图2，存储器控制器200可以包括命令生成单元210和初始化时间控制单元220。初始化时间控制单元220可以包括命令分析单元221和初始化时间决定单元222。
命令生成单元210可以响应于从主机300接收的请求，生成用于待由存储器装置100执行的操作的命令CMD。待由存储器装置100执行的操作可以是编程操作、读取操作和擦除操作中的任意一个。存储器装置100可以执行与由命令生成单元210生成的命令相对应的操作。
命令分析单元221可以接收由命令生成单元210生成的命令CMD。命令CMD可以是用于读取存储在存储器装置100中的数据的读取命令。命令分析单元221可以根据所接收的命令CMD的类型生成命令信息CMD_INF。所接收的读取命令的类型可以包括多平面读取命令、单个平面读取命令、高速缓存读取命令、正常读取命令、整个页面读取命令、半页面读取命令等。因此，命令分析单元221可以生成指示多个页面之中的一个所选择页面或多个所选择页面的读取命令的类型的命令信息CMD_INF。
命令分析单元221可以将命令信息CMD_INF提供给初始化时间决定单元222。
在实施例中，命令信息CMD_INF可以包括多平面读取命令信息或单个平面读取命令信息。多平面读取命令信息可以是指示读取命令是用于读取包括在多个平面的至少两个中的页面的命令的信息。单个平面读取命令信息可以是指示读取命令是用于读取包括在多个平面的任意一个中的页面的命令的信息。
在实施例中，命令信息CMD_INF可以包括高速缓存读取命令信息或正常读取命令信息。高速缓存读取命令信息可以是关于高速缓存读取操作的命令的信息，其中在存储在存储器装置100的高速缓存缓冲器中的先前数据正被输出到存储器控制器200的同时，从所选择页面读出的数据被存储在存储器装置100的页面缓冲器中。正常读取命令信息可以是关于正常读取操作的命令的信息，其中在存储在页面缓冲器中的先前数据已被输出到存储器控制器200之后，所选择页面中的数据被存储在页面缓冲器中。
在实施例中，命令信息CMD_INF可以包括整个页面读取命令信息或半页面读取命令信息。每个页面可以由第一半页面和第二半页面组成。
在属于相应页面的存储器单元被分组为第一半页面和第二半页面的示例实施方案中，第一半页面可以包括第一存储器单元，并且第二半页面可以包括第二存储器单元。第二存储器单元可以布置成与第一存储器单元交替。在这种情况下，第一存储器单元可以分别联接到偶数编号的位线，并且第二存储器单元可以分别联接到奇数编号的位线。在实施例中，可以顺序地布置第一存储器单元和第二存储器单元。
整个页面读取命令信息可以包括关于用于读取包括在所选择页面中的第一和第二半页面二者的命令的信息。半页面读取命令信息可以是关于用于读取包括在所选择页面中的第一半页面和第二半页面的任意一个的命令的信息。
在实施例中，命令信息CMD_INF可以包括与多平面读取命令信息、单个平面读取命令信息、高速缓存读取命令信息、整个页面读取命令信息和半页面读取命令信息中的两个或更多个相对应的信息。当命令信息CMD_INF包括两条或更多条读取命令信息时，初始化时间决定单元222可以基于两条或更多条读取命令信息生成存储器单元的通道初始化时间信息CIT_INF。
初始化时间决定单元222可以基于命令信息CMD_INF决定通道初始化时间(CIT)。在实施方案中，初始化时间决定单元222可以决定在对应于读取命令的读取操作期间用于初始化包括在所选择页面中的多个存储器单元的通道的通道初始化时间(CIT)。
对于包括用于数据读出的通道的存储装置，在执行读取操作之前需要通道初始化。在示例实施方案中，对于所有单独的存储器装置100应用相同的通道初始化时间CIT，而不管响应于来自主机300的请求而生成的读取命令的类型如何，并且因此所有存储器单元的通道初始化时间CIT将被设置为相等。在该示例实施方案中，由于初始化存储器单元的通道所需的通道初始化时间(CIT)根据读取命令的类型而彼此不同，因此存储器装置100将最长的通道初始化时间设置为存储器单元的通道初始化时间(CIT)。
设置成最长通道初始化时间的通道初始化时间(CIT)能够影响执行读取操作期间的读取时间tR。也就是说，可能消耗不必要的读取时间tR。相反，当通道初始化时间太短时，可能发生热载流子注入(HCI)。因此，需要为各个读取命令设置最佳通道初始化时间CIT，以避免热载流子注入(HCI)。
尤其当存储器装置100具有三维(3D)阵列结构时，与存储器单元的通道初始化相关联的问题甚至可能更重要。当存储器装置100具有3D阵列结构时，相比2D阵列结构，每个存储器单元被更多的存储器单元包围，并且这导致初始化存储器单元的通道所需的时间增加。因此，当存储器装置100具有3D阵列结构时，设置最佳通道初始化时间(CIT)很重要。
在实施例中，初始化时间决定单元222可以使用从命令分析单元221提供的命令信息CMD_INF来生成通道初始化时间信息CIT_INF。通道初始化时间信息CIT_INF可以包括关于基于读取命令的类型而决定的最佳通道初始化时间(CIT)的信息。所生成的通道初始化时间信息CIT_INF可以被提供给存储器装置100。
当存储器装置100执行与多平面读取命令或单个平面读取命令相对应的读取操作时，通道初始化时间信息CIT_INF可以包括关于最佳通道初始化时间(CIT)的信息。当命令信息CMD_INF包括多平面读取命令信息时，通道初始化时间(CIT)被设置为比当命令信息CMD_INF包括单个平面读取命令信息时更长的时间。
当存储器装置100执行与高速缓存读取命令或正常读取命令相对应的读取操作时，通道初始化时间信息CIT_INF可以包括关于最佳通道初始化时间(CIT)的信息。当命令信息CMD_INF包括高速缓存读取命令信息时，通道初始化时间(CIT)被设置为比当命令信息CMD_INF包括正常读取命令信息时更长的时间。
当存储器装置100执行与整个页面读取命令或半页面读取命令相对应的读取操作时，通道初始化时间信息CIT_INF可以包括关于最佳通道初始化时间(CIT)的信息。当命令信息CMD_INF包括整个页面读取命令信息时，通道初始化时间(CIT)被设置为比当命令信息CMD_INF包括半页面读取命令信息时更长的时间。
下面将参照图3详细描述通道初始化时间信息CIT_INF。
图3是示出图2的初始化时间决定单元的结构的示例的示图。
参照图3，初始化时间决定单元222可以包括偏移设置单元223和参数设置单元224。
偏移设置单元223可以使用从命令分析单元221提供的命令信息CMD_INF来设置用于决定通道初始化时间(CIT)的偏移。偏移设置单元223可以存储包括对应于读取命令的类型的不同偏移的偏移表。偏移表可以包括对应于多个温度范围的不同偏移。
偏移设置单元223可以选择存储在偏移表中的不同偏移中的一个。在所公开技术的实施例中，可以基于命令信息CMD_INF和/或温度范围来进行偏移选择。在实施方案中，偏移设置单元223可以通过将命令信息CMD_INF和当前温度映射到偏移表中的偏移中的一个来选择偏移中的一个。
可以将所选择的偏移提供给参数设置单元224。提供给参数设置单元224的偏移可以用于生成通道初始化时间信息CIT_INF。
参数设置单元224可以基于偏移生成通道初始化时间信息CIT_INF。在所公开技术的实施例中，可以基于预设默认时间和从偏移设置单元223接收的偏移来获得通道初始化时间信息CIT_INF。根据读取命令，预设默认时间可以是通道初始化时间之中的最长通道初始化时间(CIT)。基于预设默认时间和偏移获得的时间可以是在执行对应于每个读取命令的读取操作时的最佳通道初始化时间(CIT)。在实施方案中，偏移可以指示待从预设默认时间减去的时间值。例如，通道初始化时间信息CIT_INF可用于基于偏移调整(例如，减小)预设默认时间。参数设置单元224可以将通道初始化时间信息CIT_INF提供给存储器装置100。
图4是示出图1的存储器装置的结构的示例的示图。
参照图4，存储器装置100可以包括存储器单元阵列110、包括控制逻辑125的外围电路120。
存储器单元阵列110包括多个存储块BLK1至BLKz。存储块BLK1至BLKz通过行线RL联接到地址解码器121，并通过位线BL1至BLm联接到读取和写入电路123。存储块BLK1至BLKz中的每一个包括多个存储器单元。在实施例中，多个存储器单元可以是非易失性存储器单元。
包括在存储器单元阵列110中的存储器单元可以被划分为多个块，并且多个块中的一些可以用于与其他块不同的目的。包括控制存储器装置100所需的各种类型的设置信息的系统信息可以存储在多个块中。
第一至第z存储块BLK1至BLKz中的每一个包括多个单元串。第一至第m单元串分别联接到第一至第m位线BL1至BLm。第一至第m单元串中的每一个包括漏极选择晶体管、多个串联联接的存储器单元和源极选择晶体管。漏极选择晶体管DST联接到漏极选择线DSL。第一至第n存储器单元分别联接到第一至第n字线WL1至WLn。源极选择晶体管SST联接到源极选择线SSL。漏极选择晶体管DST的漏极联接到相应的位线。第一至第m单元串的漏极选择晶体管分别联接到第一至第m位线BL1至BLm。源极选择晶体管SST的源极联接到共源线CSL。在实施例中，共源线CSL可以共同联接到第一至第z存储块BLK1至BLKz。漏极选择线DSL、第一至第n字线WL1至WLn以及源极选择线SSL包括在行线RL中。漏极选择线DSL、第一至第n字线WL1至WLn以及源极选择线SSL由地址解码器121控制。共源线CSL由控制逻辑125控制。第一至第m位线BL1至BLm由读取和写入电路123控制。
外围电路120可以包括地址解码器121、电压发生器122、读取和写入电路123、数据输入/输出电路124和控制逻辑125。
地址解码器121通过行线RL联接至存储器单元阵列110。地址解码器121可在控制逻辑125的控制下进行操作。地址解码器121通过控制逻辑125接收地址ADDR。
在实施例中，存储器装置100的编程操作和读取操作均基于页面执行。
在编程和读取操作期间，由控制逻辑125接收的地址ADDR可以包括块地址和行地址。地址解码器121可以对所接收的地址ADDR进行解码以识别待被访问的块地址，并基于块地址选择存储块BLK1至BLKz中的一个。
地址解码器121可以对所接收到的地址ADDR进行解码以识别待被访问的行地址，并且基于行地址，将从电压发生器122提供的电压施加到行线RL，并且然后选择所选择存储块的一个字线。
在擦除操作期间，地址ADDR包括块地址。地址解码器121可以识别块地址并基于块地址选择一个存储块。可以对一个存储块的全部或部分执行擦除操作。
在部分擦除操作期间，地址ADDR可以包括块地址和行地址。地址解码器121响应于经解码的块地址选择存储块BLK1至BLKz中的一个。
地址解码器121可以解码所接收的地址ADDR之中的行地址。响应于经解码的行地址，地址解码器121将从电压发生器122提供的电压施加到行线RL，并且然后选择所选择存储块的至少一个字线。
在实施例中，地址解码器121可以包括块解码器、字线解码器和地址缓冲器等。
电压发生器122可以使用提供给存储器装置100的外部电源电压生成多个电压。电压发生器122在控制逻辑125的控制下操作。
在实施例中，电压发生器122可以通过调节外部电源电压来生成内部电源电压。由电压发生器122生成的内部电源电压被用作存储器装置100的操作电压。
在实施例中，电压发生器122可以使用外部电源电压或内部电源电压生成多个电压。例如，电压发生器122可以包括用于接收内部电源电压的多个泵浦电容器，并且可以通过在控制逻辑125的控制下选择性地启动多个泵浦电容器来生成多个电压。所生成的电压被施加到由地址解码器121选择的字线。
在编程操作期间，电压发生器122可以生成高电压编程电压脉冲和低于编程电压脉冲的通过电压脉冲。在读取操作期间，电压发生器122可以生成读取电压和高于读取电压的通过电压。在擦除操作期间，电压发生器122可以生成擦除电压。
读取和写入电路123包括第一至第m页面缓冲器PB1至PBm。第一至第m页面缓冲器PB1至PBm分别通过第一至第m位线BL1至BLm联接到存储器单元阵列110。第一至第m页面缓冲器PB1至PBm在控制逻辑125的控制下操作。
第一至第m页面缓冲器PB1至PBm执行与数据输入/输出电路124的数据通信。在编程操作期间，第一至第m页面缓冲器PB1至PBm通过数据输入/输出电路124和数据线DL接收待被存储的数据DATA。
在编程操作期间，当编程电压脉冲施加到每个所选择字线时，第一至第m页面缓冲器PB1至PBm可以通过位线BL1至BLm将通过数据输入/输出电路124接收的数据传输到所选择存储器单元。基于所传输的数据对所选择页面中的存储器单元进行编程。与被施加编程允许电压(例如，接地电压)的位线联接的存储器单元可以由于编程电压脉冲的施加而具有增加的阈值电压。与被施加编程禁止电压(例如，电源电压)的位线联接的存储器单元的阈值电压可以由于编程禁止电压而保持不变。在编程验证操作期间，第一至第m页面缓冲器可以通过位线BL1至BLm从所选择存储器单元读取页面数据。
在读取操作期间，读取和写入电路123可以通过位线BL从所选择页面中的存储器单元读取数据，并且可以将所读取的数据输出到数据输入/输出电路124。在擦除操作期间，读取和写入电路123可以允许位线BL浮置。
在实施例中，读取和写入电路123可以包括列选择电路。
数据输入/输出电路124通过数据线DL联接到第一至第m页面缓冲器PB1至PBm。数据输入/输出电路124响应于控制逻辑125的控制信号而操作。在编程操作期间，数据输入/输出电路124从外部控制器(未示出)接收待存储在存储器单元中的数据。
控制逻辑125被联接到地址解码器121、电压发生器122、读取和写入电路123以及数据输入/输出电路124。控制逻辑125可以控制存储器装置100的全部操作。控制逻辑125从外部控制器接收命令CMD和地址ADDR。控制逻辑125可以响应于命令CMD控制地址解码器121、电压发生器122、读取和写入电路123以及数据输入/输出电路124。
在实施例中，控制逻辑125可以包括初始化时间设置单元126。
可以从存储器控制器200向初始化时间设置单元126提供通道初始化时间信息CIT_INF。通道初始化时间信息CIT_INF可以包括关于在读取操作期间初始化包括在所选择页面中的存储器单元所消耗的时间的信息。
存储器装置100可以存储预设默认时间。预设默认时间可以是待在存储器装置100执行读取操作时被相等地应用于所有读取操作的通道初始化时间(CIT)。然而，为了初始化存储器单元的通道所需的最佳通道初始化时间(CIT)可以根据读取命令的类型而不同。因此，初始化时间设置单元126可以将通道初始化时间信息CIT_INF作为参数数据提供给存储器装置100，以便设置最佳通道初始化时间(CIT)。参数数据可以是通过将预设默认时间和从偏移设置单元223(参见图3)接收的偏移求和而获得的数据。当提供给存储器装置100的参数数据存储在存储器装置100中时，存储器装置100可以设置读取操作期间对应于读取操作的最佳通道初始化时间(CIT)。也就是说，存储器装置100可以在对应于参数数据的通道初始化时间(CIT)期间初始化存储器单元的通道。
存储器装置100可以在读取操作期间使用所存储的参数数据执行最佳读取操作。
图5是示出图4的存储器单元阵列的示例的示图。
参照图5，存储器单元阵列110包括多个存储块BLK1至BLKz。在所公开技术的一些实施例中，每个存储块可以具有三维(3D)结构。每个存储块包括堆叠在衬底上的多个存储器单元。这种存储器单元沿正X(+X)方向、正Y(+Y)方向和正Z(+Z)方向布置。下面将参照图6和图7详细描述每个存储块的结构。
图6是示出图5的存储块BLK1至BLKz中的任意一个存储块BLKa的电路图。
参照图6，存储块BLKa包括多个单元串CS11至CS1m和CS21至CS2m。在实施例中，单元串CS11至CS1m和单元串CS21至CS2m中的每一个可以形成为“U”形。在存储块BLKa中，m个单元串沿行方向(即，正(+)X方向)布置。在图6中，示出两个单元串沿列方向(即，正(+)Y方向)布置。然而，提供该图示仅用于说明目的，因此将理解的是，三个或更多个单元串可以沿列方向布置。
多个单元串CS11至CS1m和单元串CS21至CS2m中的每一个包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn、管道晶体管PT以及至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储器单元MC1至MCn可以分别具有类似的结构。在实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以包括沟道层、隧道绝缘层、电荷存储层以及阻挡绝缘层。在实施例中，可以对每个单元串设置用于提供沟道层的柱(pillar)。在实施例中，可以对每个单元串设置用于提供沟道层、隧道绝缘层、电荷存储层以及阻挡绝缘层中的至少一个的柱。
每个单元串的源极选择晶体管SST连接在共源线CSL和存储器单元MC1至MCp之间。
在实施例中，布置在同一行中的单元串的源极选择晶体管联接到沿行方向延伸的源极选择线，并且布置在不同行中的单元串的源极选择晶体管联接到不同的源极选择线。在图6中，第一行中的单元串CS11至CS1m的源极选择晶体管联接到第一源极选择线SSL1。第二行中的单元串CS21至CS2m的源极选择晶体管联接到第二源极选择线SSL2。
在实施例中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以共同联接到单个源极选择线。
每个单元串中的第一至第n存储器单元MC1至MCn联接在源极选择晶体管SST和漏极选择晶体管DST之间。
第一至第n存储器单元MC1至MCn可以被划分为第一至第p存储器单元MC1至MCp以及第p+1至第n存储器单元MCp+1至MCn。第一至第p存储器单元MC1至MCp沿与正(+)Z方向相反的方向顺序布置并且串联连接在源极选择晶体管SST和管道晶体管PT之间。第p+1至第n存储器单元MCp+1至MCn沿+Z方向顺序布置并且串联连接在管道晶体管PT和漏极选择晶体管DST之间。第一至第p存储器单元MC1至MCp和第p+1至第n存储器单元MCp+1至MCn通过管道晶体管PT彼此联接。每个单元串的第一至第n存储器单元MC1至MCn的栅极分别联接到第一至第n字线WL1至WLn。
每个单元串的管道晶体管PT的栅极联接到管线PL。
每个单元串的漏极选择晶体管DST连接在相应位线和存储器单元MCp+1至MCn之间。行方向上的单元串联接到沿行方向延伸的漏极选择线。第一行中的单元串CS11至CS1m的漏极选择晶体管联接至第一漏极选择线DSL1。第二行中的单元串CS21至CS2m的漏极选择晶体管联接至第二漏极选择线DSL2。
沿列方向布置的单元串联接到沿列方向延伸的位线。在图6中，第一列中的单元串CS11和CS21联接到第一位线BL1。第m列中的单元串CS1m和CS2m联接到第m位线BLm。
沿行方向布置的单元串中联接到相同字线的存储器单元构成单个页面。例如，在第一行中的单元串CS11至CS1m之中，联接到第一字线WL1的存储器单元构成单个页面。在第二行中的单元串CS21至CS2m之中，联接到第一字线WL1的存储器单元构成另外的单个页面。可以通过选择漏极选择线DSL1和DSL2中的任意一个来选择沿单个行的方向布置的单元串。可以通过选择字线WL1至WLn中的任意一个从所选择单元串中选择单个页面。
在实施例中，可以设置偶数编号的位线和奇数位线，来代替第一至第m位线BL1至BLm。此外，在布置在行方向上的单元串CS11至CS1m或CS21至CS2m之中，偶数编号的单元串可以分别联接到偶数编号的位线，并且在布置在行方向上的单元串CS11至CS1m或CS21至CS2m之中，奇数编号的单元串可以分别联接到奇数编号的位线。
在实施例中，第一至第n存储器单元MC1至MCn中的一个或多个可以用作虚设(dummy)存储器单元。例如，设置一个或多个虚设存储器单元以减小源极选择晶体管SST与存储器单元MC1至MCp之间的电场。可选地，设置一个或多个虚设存储器单元以减小漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。随着设置更多的虚设存储器单元，存储块BLKa的操作可靠性提高，但存储块BLKa的大小增加。随着设置更少的虚设存储器单元，存储块BLKa的大小减小，但存储块BLKa的操作可靠性可能会劣化。
为了有效地控制一个或多个虚设存储器单元，虚设存储器单元中的每一个可以具有所需的阈值电压。在执行存储块BLKa的擦除操作之前或之后，可以对所有或一些虚设存储器单元执行编程操作。当在已执行编程操作之后执行擦除操作时，虚设存储器单元的阈值电压控制施加到与各个虚设存储器单元联接的虚设字线的电压，因此虚设存储器单元可具有有效控制虚设存储器单元所需的阈值电压。
图7是示出图5的存储块BLK1至BLKz中的任意一个存储块BLKb的示例的电路图。
参照图7，存储块BLKb包括多个单元串CS11'至CS1m'和CS21'至CS2m'。多个单元串CS11'至CS1m'和CS21'至CS2m'中的每一个沿正Z(+Z)方向延伸。单元串CS11'至CS1m'和CS21'至CS2m'中的每一个包括堆叠在存储块BLKb下面衬底(未示出)上的至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST。
每个单元串的源极选择晶体管SST连接在共源线CSL和存储器单元MC1至MCn之间。布置在同一行中的单元串的源极选择晶体管联接到相同的源极选择线。布置在第一行中的单元串CS11'至CS1m'的源极选择晶体管联接到第一源极选择线SSL1。布置在第二行中的单元串CS21'至CS2m'的源极选择晶体管联接到第二源极选择线SSL2。在实施例中，单元串CS11'至CS1m'和CS21'至CS2m'的源极选择晶体管可以共同联接到单个源极选择线。
每个单元串中的第一至第n存储器单元MC1至MCn串联连接在源极选择晶体管SST和漏极选择晶体管DST之间。第一至第n存储器单元MC1至MCn的栅极分别联接到第一至第n字线WL1至WLn。
每个单元串的漏极选择晶体管DST连接在相应位线和存储器单元MC1至MCn之间。沿行方向布置的单元串的漏极选择晶体管联接到沿行方向延伸的漏极选择线。第一行中的单元串CS11'至CS1m'的漏极选择晶体管联接至第一漏极选择线DSL1。第二行中的单元串CS21'至CS2m'的漏极选择晶体管联接至第二漏极选择线DSL2。
因此，除了从每个单元串中排除管道晶体管PT之外，图7的存储块BLKb具有与图6的存储块BLKa类似的等效电路。
在实施例中，可以设置偶数编号的位线和奇数编号的位线，来代替第一至第m位线BL1至BLm。此外，在布置在行方向上的单元串CS11'至CS1m'或CS21'至CS2m'之中，偶数编号的单元串可以分别联接到偶数编号的位线，并且在布置在行方向上的单元串CS11'至CS1m'或CS21'至CS2m'之中，奇数编号的单元串可以分别联接到奇数编号的位线。
在实施例中，第一至第n存储器单元MC1至MCn中的一个或多个可以用作虚设存储器单元。例如，设置一个或多个虚设存储器单元以减小源极选择晶体管SST与存储器单元MC1至MCn之间的电场。可选地，设置一个或多个虚设存储器单元以减小漏极选择晶体管DST与存储器单元MC1至MCn之间的电场。这些虚设存储器单元可用于提高存储块BLKb的操作可靠性，但是它们可能对存储块BLKb的大小产生负面影响。
为了有效地控制一个或多个虚设存储器单元，虚设存储器单元中的每一个可以具有所需的阈值电压。在执行存储块BLKb的擦除操作之前或之后，可以对所有或一些虚设存储器单元执行编程操作。当在已执行编程操作之后执行擦除操作时，虚设存储器单元的阈值电压控制施加到与各个虚设存储器单元联接的虚设字线的电压，因此虚设存储器单元可具有有效控制虚设存储器单元所需的阈值电压。
图8是示出基于所公开技术的实施例的初始化存储器单元的通道的示例方法的示图。
参照图8，为了在读取操作期间读取存储在所选择页面中的数据，可以对与包括在所选择页面中的存储器单元联接的位线进行预充电(即，位线预充电操作)。在图8中，为了说明的目的，仅示出了位线预充电时段。在所公开技术的实施方案中，可以在位线预充电时段之后执行感测位线电压和存储数据的附加操作。在所公开技术的一些实施例中，在已经执行位线预充电之后，存储器装置100可以将读取电压施加到与包括在所选择页面中的存储器单元联接的字线以激活待被读取的所选择页面，并且可以将通过电压施加到剩余的未选择字线。通过电压可以用于导通所有存储器单元，而无论存储器单元的阈值电压如何。这样，存储器装置100将通过电压施加到未选择字线，使得位线可以电连接到所选择页面的所选择存储器单元，并且能够通过位线读出所选择存储器单元的阈值电压。页面缓冲器PB可以通过感测位线中的电压变化来临时存储从所选择存储器单元读取的数据。
可以执行存储器单元的通道初始化以减少在读取操作中从所选择存储器单元读出数据期间的时间。通道初始化时间(CIT)需要足够长以避免或最小化热载流子注入的风险。当热载流子注入发生时，可能需要执行若干次读取操作以从所选择存储器单元读出数据，从而延长完成整个读取操作期间的时间。由于这些原因，存储器装置100可以基于需要最长通道初始化时间(CIT)的读取操作来设置通道初始化时间(CIT)。在示例实施方案中，可以为所有读取操作设置相同的通道初始化时间(CIT)。
在读取操作期间，可以在正执行位线预充电的同时初始化包括在所选择页面中的存储器单元的通道。
在所公开技术的一些实施例中，在执行位线预充电操作之前，可以将第0电压V0施加到与包括在所选择页面中的存储器单元联接的所选择字线WL、未选择字线WL(除了所选择字线之外的所有字线)、漏极选择线DSL和源极选择线SSL。这里，第0电压V0可以是接地电压GND(0V)。当启动位线预充电操作时，可以将第一电压V1施加到每条线。第一电压V1可以是用于导通所有存储器单元的电压，而与存储器单元的阈值电压无关。
可以如下执行对存储器单元的通道初始化。可以在位线预充电时段期间将第一电压V1施加到所选择字线WL、未选择字线WL和漏极选择线DSL。可以仅在正执行通道初始化的时间期间将第一电压V1施加到源极选择线SSL。当第一电压V1被施加到源极选择线SSL时，源极选择晶体管SST被导通并且存储器单元的通道中存在的所有电荷被放电，因此存储器单元的通道被初始化。以这种方式，可以通过将预定电压以预定时间帧施加到字线WL、漏极选择线DSL和源极选择线SSL来执行通道初始化。在所公开技术的一些实施例中，在设置的通道初始化时间(CIT)之外可以不执行通道初始化，并且当将0V施加到源极选择线SSL时终止通道初始化时间(CIT)。
当通道初始化终止时，可以将0V施加到源极选择线SSL。当将0V施加到源极选择线SSL时，源极选择晶体管SST可以关断。实际上，从源极选择晶体管SST被关断的时间点开始执行位线预充电。
通道初始化时间的增加可导致位线预充电时段的增加。因此，通道初始化能够对执行读取操作期间的读取时间tR产生负面影响。在这方面，所公开技术的一些实施例能够减少对通道初始化的不必要的时间消耗，这通过为各个读取操作设置不同的通道初始化时间CIT来影响读取时间tR。
图9是示出读取页面的示例方法的示图。
具体地，示出了包括在存储器装置100中的多个存储块BLK1至BLKz之中的任意一个存储块中包括的页面中的一些页面Page0至Page2，以及页面缓冲器PB。存储块BLK1至BLKz中的每一个可以包括数量更多的页面。每个页面可以包括多个存储器单元。在读取操作期间的时间点，每个页面中包括的多个存储器单元的通道可以被初始化。
在第0数据Data0存储在第0页面Page0中、第一数据Data1存储在第一页面Page1中、并且第二数据Data2存储在第二页面Page2中的情况下，存储在每个页面中的数据可以在读取操作期间被读取如下。
存储器装置100可以从存储器控制器200接收整个页面读取命令以执行读取操作。这里，整个页面可以指示所选择页面。在页面中的存储器单元被分组成第一半页面和第二半页面的示例实施方案中，整个页面可以包括所选择页面中包括的第一半页面和第二半页面两者。当对整个页面执行读取操作时，如果选择第0页面至第二页面Page0至Page2中的任意一个，则可以读取存储在所选择页面中的所有数据。
为了读取存储在所选择页面中的数据，可以将存储在所选择页面中的数据存储在页面缓冲器PB中。读取时间tR可以指示将从所选择页面读取的数据存储到页面缓冲器PB中所花费的时间。读取时间tR可以包括通道初始化时间(CIT)。
当选择第0页面Page0时，存储在第0页面中的第0数据Data0可以被读取到页面缓冲器PB中。从第0页面Page0读取第0数据Data0并存储到页面缓冲器PB中所花费的时间可以是第0读取时间0tR。在已经经过第0读取时间0tR之后，存储在页面缓冲器PB中的数据可以被输出到存储器控制器(Page0数据输出)。存储器装置100可以在将第0数据Data0输出到存储器控制器200之后执行下一读取操作。
图10是示出读取半页面的示例方法的示图。
具体地，示出了包括在存储器装置100中的多个存储块BLK1至BLKz之中的任意一个存储块中包括的页面中的一些页面Page0至Page2，以及页面缓冲器PB。存储块BLK1至BLKz中的每一个可以包括比示例所示数量更多的页面。每个页面可以包括多个存储器单元。在读取操作期间的时间点(例如，在读取操作开始时)，每个页面中包括的多个存储器单元的通道可以被初始化。
在第0数据Data0存储在第0页面Page0的半页面中、第一数据Data1存储在第一页面Page1中、第二数据Data2存储在第二页面Page2中的情况下，当对每个页面执行读取操作时，可以读取存储在每个页面中的全部或部分数据。当页面缓冲器PB的大小小于存储在每个页面中的数据的大小时，存储在相应页面中的数据的一部分可以被读取到页面缓冲器PB中。因此，为了读取存储在每个页面中的数据，需要至少两个读取操作。
每个页面可以包括第一半页面和第二半页面。第一半页面可以包括相应页面中包括的存储器单元之中的第一存储器单元，并且第二半页面可以包括相应页面中包括的存储器单元之中的第二存储器单元。第二存储器单元可以与第一存储器单元交替布置。在这种情况下，第一存储器单元可以分别联接到偶数编号的位线，并且第二存储器单元可以分别联接到奇数位线。在实施例中，可以顺序地布置第一存储器单元和第二存储器单元。
存储器装置100可以响应于半页面读取命令而读取存储在每个页面中的数据的一部分。存储器装置100可以基于半页面半页面地读取包括在所选择页面中的第一半页面和第二半页面。例如，一旦完成对第一半页面的读取操作，则存储器装置100可以对第二半页面执行读取操作。以这种方式，存储器装置100可以读取包括第一半页面和第二半页面的整个页面中存储的全部数据。
为了读出存储在所选择页面中的数据，可以首先从所选择页面将数据读取到页面缓冲器PB中。当执行对应于半页面读取命令的读取操作时，存储在所选择页面中的数据的一部分可以存储在页面缓冲器PB中。这里，读取时间tR可以指示从所选择页面读取数据并将数据存储在页面缓冲器PB中所花费的时间。读取时间tR可以包括通道初始化时间(CIT)。
由于待被读取的数据大小小于整个页面的数据大小，因此这种部分页面读取比整个页面读取花费更少的时间，因此读取时间tR可以缩短。当读取时间tR缩短时，用于执行读取操作的通道初始化时间(CIT)也可以缩短。因此，执行对应于半页面读取命令的读取操作时所需的通道初始化时间(CIT)可以短于执行对应于整个页面读取命令的读取操作时所需的通道初始化时间(CIT)。
在所公开技术的一些实施例中，一旦选择第0页面Page0，则可以首先将存储在第0页面中的第0数据Data0的一部分(例如，第一半)读取到页面缓冲器PB中。这里，将第0数据Data0的一部分存储在页面缓冲器PB中所花费的时间可以是第0读取时间0tR。在已经经过第0读取时间0tR之后，存储在页面缓冲器PB中的数据可以输出到存储器控制器(Page0数据输出(半))。存储器装置100可以在将第0数据Data0的第一部分(例如，第一半)输出到存储器控制器200之后执行下一读取操作以读取第0数据Data0的剩余部分(例如，第二半)。
图11是详细示出图9中所示的示例方法的示图。
具体地，示出了包括在存储器装置100中的多个存储块BLK1至BLKz之中的任意一个存储块中包括的页面中的一些页面Page0至Page2 1101、页面缓冲器PB 1103和高速缓存缓冲器CB 1105。存储块BLK1至BLKz中的每一个可以包括比示例所示数量更多的页面。存储器装置100可以贯穿时间段t0至t5读取存储在第0页面Page0至第2页面Page2中的数据Data0至Data2。
在所公开技术的实施方案中，存储器装置100可以通过单个读取操作来读取存储在单个页面中的数据。因此，为了读取存储在第0页面Page0至第2页面Page2中的数据Data0至Data2，执行三个读取操作0tR至2tR。
在正常读取操作期间，即使存储器装置100包括高速缓存缓冲器CB，存储在页面缓冲器PB中的数据也可以不被存储在高速缓存缓冲器CB中。因此，存储在页面缓冲器PB中的第0页面Page0至第2页面Page2中存储的数据Data0至Data2可以直接输出到存储器控制器200。将数据Data0至Data2存储在页面缓冲器PB中的操作和将数据从页面缓冲器PB输出到存储器控制器200的操作可以按以下时间顺序来执行。
在时间t0，存储器装置100可以将第0页面Page0中存储的第0数据Data0存储在页面缓冲器PB中(Page0读取)。
在时间t1，存储器装置100可以将第0数据Data0从页面缓冲器PB输出到存储器控制器200(Page0数据输出)。
在时间t2，存储器装置100可以将第一页面Page1中存储的第一数据Data1存储在页面缓冲器PB中(Page1读取)。
在时间t3，存储器装置100可以将第一数据Data1从页面缓冲器PB输出到存储器控制器200(Page1数据输出)。
在时间t4，存储器装置100可以将第二页面Page2中存储的第二数据Data2存储在页面缓冲器PB中(Page2读取)。
在时间t5，存储器装置100可以将第二数据Data2从页面缓冲器PB输出到存储器控制器200(Page2数据输出)。
在上述读取操作中，从存储器单元读取并传输数据到页面缓冲器PB的操作和从页面缓冲器PB向存储器控制器200输出数据的操作可以作为单独的操作来执行。
图12是示出高速缓存读取操作的示图。
具体地，示出了包括在存储器装置100中的多个存储块BLK1至BLKz之中的任意一个存储块中包括的页面中的一些页面Page0至Page2 1201、页面缓冲器PB 1203和高速缓存缓冲器CB 1205。存储块BLK1至BLKz中的每一个可以包括比示例所示数量更多的页面。存储器装置100可以使用所示顺序的高速缓存读取方法来读取存储在第0页面Page0至第2页面Page2中的数据Data0至Data2。可以贯穿时间段t0至t5读出存储在第0页面Page0至第2页面Page2中的数据Data0至Data2。
在所公开技术的实施方案中，存储器装置100可以通过单个读取操作来读取存储在单个页面中的数据。因此，为了读取存储在第0页面Page0至第2页面Page2中的数据Data0至Data2，执行三个读取操作0tR至2tR。
在高速缓存读取操作期间，分别存储在第0页面Page0至第2页面Page2中的数据Data0至Data2可以从相应的存储器单元传输到页面缓冲器PB。存储在页面缓冲器PB中的数据可以被存储在高速缓存缓冲器CB中。存储在高速缓存缓冲器CB中的数据可以输出到存储器控制器200。在高速缓存读取操作期间，存储器装置100可以在从存储器单元读出数据中使用页面缓冲器PB和高速缓存缓冲器CB二者。在高速缓存读取操作期间，页面缓冲器PB和高速缓存缓冲器CB可以独立地操作。因此，在各个页面中存储的数据Data0至Data2正被传输到页面缓冲器PB的同时，存储在高速缓存缓冲器CB中的数据可以输出到存储器控制器200。可以按以下时间顺序执行高速缓存读取操作。
在时间t0，存储器装置100可以将第0页面Page0中存储的第0数据Data0存储在页面缓冲器PB中(Page0读取)。
在时间t1，存储器装置100可以将存储在页面缓冲器PB中的第0数据Data0复制到高速缓存缓冲器CB(P2C)。
在时间t2，在第一页面Page1中存储的第一数据Data1正被传输到页面缓冲器PB(Page1读取)的同时，存储器装置100可将存储在高速缓存缓冲器CB中的第0数据Data0输出到存储器控制器200(Page0数据输出)。
在时间t3，存储器装置100可以将存储在页面缓冲器PB中的第一数据Data1复制到高速缓存缓冲器CB(P2C)。
在时间t4，在第二页面Page2中存储的第二数据Data2正被传输到页面缓冲器PB(Page2读取)的同时，存储器装置100可以将存储在高速缓存缓冲器CB中的第一数据Data1输出到存储器控制器200(Page1数据输出)。
在时间t5，存储器装置100可以将存储在页面缓冲器PB中的第二数据Data2复制到高速缓存缓冲器CB(P2C)，并且随后将第二数据Data2从高速缓存缓冲器CB输出到存储器控制器200(Page2数据输出)。
在上述高速缓存读取操作中的时间t2、t4和t5处，可以在正执行将存储在各个页面中的数据读取和传输到页面缓冲器PB的操作的同时，执行输出存储在高速缓存缓冲器CB中的数据的操作。因此，与在不使用高速缓存读取操作的情况下所执行的正常读取操作相比，使用高速缓存读取操作所执行的顺序读取操作使得存储器装置100更快速并且有效地执行读取操作。
然而，高速缓存读取操作的缺点在于高速缓存读取操作的通道初始化时间(CIT)可能变得比典型的正常读取操作的通道初始化时间(CIT)长，因为在高速缓存读取操作期间应该连续读出存储在各个页面中的数据并且每次读取操作都需要通道初始化时间(CIT)。
图13是示出读取包括在单个平面中的页面的示例方法和读取包括在多个平面中的页面的示例方法的示图。
具体地，示出了包括在存储器装置100中的多个平面Plane0至PlaneL、包括在多个平面Plane0至PlaneL中的每一个中的多个存储块之中的第0存储块Block0、以及包括在第0存储块Block0中的页面之中的第0页面Page0至第二页面Page2。多个平面Plane0至PlaneL中的每一个可以包括多个存储块。存储块中的每一个可以包括多个页面。
在实施例中，可以对包括在多个平面Plane0至PlaneL中的任意一个中的页面执行读取操作。对多个平面Plane0至PlaneL中的任意一个执行的读取操作可以是单个平面读取操作。可以响应于从存储器控制器200提供的单个平面读取命令来执行单个平面读取操作。
例如，可以对包括在第0平面Plane0中的第0存储块Block0的第0页面Page0执行读取操作。由于对第0页面Page0的读取操作是对多个平面Plane0至PlaneL之中的第0平面Plane0执行的读取操作，因此它可以是单个平面读取操作。单个平面读取操作可以包括读取存储在所选择页面中的全部数据的整个页面读取操作。单个平面读取操作可以包括读取存储在所选择页面中的数据的一部分(例如，一半)的半页面读取操作。单个平面读取操作可以包括高速缓存读取操作。
在单个平面读取操作期间，可以通过初始化对其执行读取操作的所选择页面中包括的存储器单元的通道来执行通道初始化。当单个平面读取操作包括高速缓存读取操作时，可以延长通道初始化时间(CIT)。当单个平面读取操作包括半页面读取操作时，可以缩短通道初始化时间(CIT)。因此，当执行对应于单个平面读取命令的单个平面读取操作时，通道初始化时间(CIT)可以在高速缓存读取操作中最长，并且在半页面读取操作中最短。
在实施例中，可以对多个平面Plane0至PlaneL中的两个或更多个中包括的页面执行读取操作。对多个平面Plane0至PlaneL中的两个或更多个执行的读取操作可以是多平面读取操作。可以响应于从存储器控制器200提供的多平面读取命令来执行多平面读取操作。
例如，可以对分别包括在第0平面Plane0和第一平面Plane1中的第0存储块Block0的第一页面Page1执行读取操作。分别包括在第0平面Plane0和第一平面Plane1中的第0存储块Block0可以构成单个超级块。包括在超级块中的页面可以构成超级页面。
由于对分别包括在第0平面Plane0和第一平面Plane1中的第0存储块Block0的第一页面Page1执行的读取操作同时对多个平面(例如，第0平面Plane0和第一平面Plane1)执行，因此这种情况下的读取操作是多平面读取操作。多平面读取操作可以包括读取存储在所选择页面中的全部数据的整个页面读取操作。多平面读取操作还可以包括读取存储在所选择页面中的全部数据的一部分(例如，一半)的半页面读取操作。在实施方案中，当多平面读取操作包括半页面读取操作时，通过多平面读取操作获得的读取数据可以是存储在每个平面中包括的页面中的数据的一部分。多平面读取操作可以包括高速缓存读取操作。
在多平面读取操作期间，可以通过初始化对其执行读取操作的所选择页面中包括的存储器单元的通道来执行通道初始化。当多平面读取操作包括高速缓存读取操作时，可以延长通道初始化时间(CIT)。当多平面读取操作包括半页面读取操作时，可以缩短通道初始化时间(CIT)。因此，当执行对应于多平面读取命令的多平面读取操作时，通道初始化时间(CIT)可以在高速缓存读取操作中最长，并且在半页面读取操作中最短。
图14是示出包括被设置以初始化存储器单元的通道的偏移的偏移表的示例的示图。
参照图14，偏移设置单元223可以使用偏移表来针对读取命令的类型选择最合适的偏移。在实施方案中，偏移设置单元233保存偏移表。在另一实施方案中，使用单独的存储器来存储偏移表。偏移表可以包括用于不同读取命令的不同偏移，并且偏移可以根据读取操作是在单个平面中还是在多个平面中执行而变化。此外，偏移表可以包括针对存储器装置100的读取操作在其内被执行的不同温度范围的不同偏移。
可以基于偏移生成通道初始化时间信息CIT_INF。通道初始化时间信息CIT_INF可以是关于基于预设默认时间和从偏移设置单元223接收的偏移而获得的时间的信息。预设默认时间可以是根据读取命令的通道初始化时间之中的最长通道初始化时间(CIT)。每个偏移可以是增加到预设默认时间或从预设默认时间减去的值。例如，通道初始化时间信息CIT_INF可用于通过偏移来调整最长通道初始化时间(CIT)。通过从预设默认时间减去偏移(或通过将偏移增加到预设默认时间)，可以获得最佳通道初始化时间(CIT)。
在实施例中，存储器装置100可以在多个平面中或在单个平面中执行读取操作。多平面读取操作或单个平面读取操作可以包括读取存储在所选择页面中的所有数据的整个页面读取操作。多平面读取操作或单个平面读取操作可以包括读取存储在所选择页面中的数据的一部分(例如，一半)的半页面读取操作。当多平面读取操作包括半页面读取操作时，该半页面读取操作可以被视为单个平面读取操作。多平面读取操作或单个平面读取操作可以包括高速缓存读取操作。
在所公开技术的实施例中，存储器装置100可以将偏移表保存在其中或存储器装置100外部的其他某处。例如，存储器装置100可以包括偏移设置单元以保存偏移表。这里，偏移表可以是包括对应于不同条件的不同偏移的查找表，该不同条件包括温度、目标读取操作是多平面读取操作还是单个平面读取操作、以及读取命令的类型。偏移表可以包括与读取操作在其内被执行的温度范围p1至p2℃相对应的偏移值Offset11至Offset16。属于温度范围p1至p2℃的每个偏移Offset11……或Offset16可以根据读取操作是在多个平面中还是在单个平面中执行来设置。例如，当在多个平面中执行读取操作时所需的偏移可以被设置为大于当在单个平面中执行读取操作时所需的偏移的值。
在于多个平面中执行读取操作的情况下，当读取操作是高速缓存读取操作时，偏移Offset11用于调整预设默认时间。用于在高速缓存读取操作中调整预设默认时间的偏移Offset11，可以被设置为大于分别用于在页面读取或半页面读取操作中调整预设默认时间的偏移Offset12或Offset13的值。也就是说，高速缓存读取操作中的偏移Offset11可以被设置为最大值。
在于多个平面中执行读取操作的情况下，当读取操作是页面读取操作(正常页面读取操作)时，偏移Offset12用于调整预设默认时间。用于在页面读取操作(正常页面读取操作)中调整预设默认时间的偏移Offset12可以小于用于在高速缓存读取操作中调整预设默认时间的偏移Offset11，并且可以大于用于在半页面读取操作中调整预设默认时间的偏移Offset13。
在于多个平面中执行读取操作的情况下，当读取操作是半页面读取操作时，偏移Offset13用于调整预设默认时间。用于在半页面读取操作中调整预设默认时间的偏移Offset13，可以被设置为小于分别用于在高速缓存读取或页面读取(正常页面读取)操作中调整预设默认时间的偏移Offset11或Offset12的值。也就是说，半页面读取操作中的偏移Offset13可以被设置为最小值。
在于单个平面中执行读取操作的情况下，当读取操作是高速缓存读取操作时，偏移Offset14用于调整预设默认时间。用于在高速缓存读取操作中调整预设默认时间的偏移Offset14，可以被设置为大于分别用于在页面读取或半数页面读取操作中调整预设默认时间的偏移Offset15或Offset16的值。也就是说，高速缓存读取操作中的偏移Offset14可以被设置为最大值。
在于单个平面中执行读取操作的情况下，当读取操作是页面读取操作(正常页面读取操作)时，偏移Offset15用于调整预设默认时间。用于在页面读取操作(正常页面读取操作)中调整预设默认时间的偏移Offset15可以小于用于在高速缓存读取操作中调整预设默认时间的偏移Offset14，并且可以大于用于在半页面读取操作中调整预设默认时间的偏移Offset16。
在于单个平面中执行读取操作的情况下，当读取操作是半页面读取操作时，偏移Offset16用于调整预设默认时间。用于在半页面读取操作中调整预设默认时间的偏移Offset16，可以被设置为小于分别用于在高速缓存读取或页面读取(正常页面读取)操作中调整预设默认时间的偏移Offset14或Offset15的值。也就是说，半页面读取操作中的偏移Offset16可以被设置为最小值。
在实施例中，当在多个平面中执行读取操作时所需的偏移可以被设置为大于当在单个平面中执行读取操作时所需的偏移的值。从多个平面中数量更多的页面读出的数据的大小将大于从单个平面读出的数据的大小，因此对于多平面情况将需要更大的偏移。
例如，在高速缓存读取操作中，与多平面情况下的高速缓存读取相对应的偏移Offset11可以是大于与单个平面情况下的高速缓存读取相对应的偏移Offset14的值。在多平面情况的页面读取操作(正常页面读取操作)中，偏移Offset12可以是大于与单个平面情况的页面读取操作相对应的偏移Offset15的值。在半页面读取操作中，偏移Offset13可以是大于与单个平面情况的半页面读取操作相对应的偏移Offset16的值。
偏移表还可以包括与读取操作在其内被执行的温度范围p2至p3℃相对应的偏移值Offset21至Offset26。属于温度范围p2至p3℃的每个偏移Offset21……或Offset26可以根据读取操作是在多个平面中还是在单个平面中执行来设置。例如，当在多个平面中执行读取操作时所需的偏移可以被设置为大于当在单个平面中执行读取操作时所需的偏移的值。
在于多个平面中执行读取操作的情况下，当读取操作是高速缓存读取操作时，偏移Offset21用于调整预设默认时间。用于在高速缓存读取操作中调整预设默认时间的偏移Offset21，可以被设置为大于分别用于在页面读取或半页面读取操作中调整预设默认时间的偏移Offset22或Offset23的值。也就是说，高速缓存读取操作中的偏移Offset21可以被设置为最大值。
在于多个平面中执行读取操作的情况下，当读取操作是页面读取操作(正常页面读取操作)时，偏移Offset22用于调整预设默认时间。用于在页面读取操作(正常页面读取操作)中调整预设默认时间的偏移Offset22可以小于用于在高速缓存读取操作中调整预设默认时间的偏移Offset21，并且可以大于用于在半页面读取操作中调整预设默认时间的偏移Offset23。
在于多个平面中执行读取操作的情况下，当读取操作是半页面读取操作时，偏移Offset23用于调整预设默认时间。用于在半页面读取操作中调整预设默认时间的偏移Offset23，可以被设置为小于分别用于在高速缓存读取或页面读取(正常页面读取)操作中调整预设默认时间的偏移Offset21或Offset22的值。也就是说，半页面读取操作中的偏移Offset23可以被设置为最小值。
在于单个平面中执行读取操作的情况下，当读取操作是高速缓存读取操作时，偏移Offset24用于调整预设默认时间。用于在高速缓存读取操作中调整预设默认时间的偏移Offset24，可以被设置为大于分别用于在页面读取或半页面读取操作中调整预设默认时间的偏移Offset25或Offset26的值。也就是说，高速缓存读取操作中的偏移Offset24可以被设置为最大值。
在于单个平面中执行读取操作的情况下，当读取操作是页面读取操作(正常页面读取操作)时，偏移Offset25用于调整预设默认时间。用于在页面读取操作(正常页面读取操作)中调整预设默认时间的偏移Offset25可以小于用于在高速缓存读取操作中调整预设默认时间的偏移Offset24，并且可以大于用于在半页面读取操作中调整预设默认时间的偏移Offset26。
在于单个平面中执行读取操作的情况下，当读取操作是半页面读取操作时，偏移Offset26用于调整预设默认时间。用于在半页面读取操作中调整预设默认时间的偏移Offset26，可以被设置为小于分别用于在高速缓存读取或页面读取(正常页面读取)操作中调整预设默认时间的偏移Offset24或Offset25的值。也就是说，半页面读取操作中的偏移Offset26可以被设置为最小值。
在实施例中，当在多个平面中执行读取操作时所需的偏移可以被设置为大于当在单个平面中执行读取操作时所需的偏移的值。从多个平面中数量更多的页面读出的数据的大小将大于从单个平面读出的数据的大小，因此对于多平面情况将需要更大的偏移。
例如，在高速缓存读取操作中，与多平面情况下的高速缓存读取相对应的偏移Offset21可以是大于与单个平面情况下的高速缓存读取相对应的偏移Offset24的值。在多平面情况的页面读取操作(正常页面读取操作)中，偏移Offset22可以是大于与单个平面情况的页面读取操作相对应的偏移Offset25的值。在半页面读取操作中，偏移Offset23可以是大于与单个平面情况的半页面读取操作相对应的偏移Offset26的值。
一旦设置了偏移，就可以生成通道初始化时间信息CIT_INF。可以基于预设默认时间和从偏移设置单元223接收的偏移来生成通道初始化时间信息CIT_INF。在读取操作期间，通道初始化时间信息CIT_INF可以包括关于最佳通道初始化时间(CIT)的信息。存储器控制器200可以将通道初始化时间信息CIT_INF提供给存储器装置100。可以基于通道初始化时间信息CIT_INF来更新在存储器装置100中预设的通道初始化时间的设置值。
图15是示出图1的存储器装置的引脚结构的示例的示图。
参照图15，存储器装置100可以通过多个输入/输出线与外部控制器通信。例如，存储器装置100可以通过控制信号线与外部控制器通信，控制信号线包括芯片使能线CE#、写入使能线WE#、读取使能线RE#、地址锁存使能线ALE、命令锁存使能线CLE、写入保护线WP#、就绪/忙碌线RB和数据输入/输出线DQ。
存储器装置100可以通过芯片使能线CE#从外部控制器接收芯片使能信号。存储器装置100可以通过写入使能线WE#从外部控制器接收写入使能信号。存储器装置100可以通过读取使能线RE#从外部控制器接收读取使能信号。存储器装置100可以通过地址锁存使能线ALE从外部控制器接收地址锁存使能信号。存储器装置100可以通过命令锁存使能线CLE从外部控制器接收命令锁存使能信号。存储器装置100可以通过写入保护线WP#从外部控制器接收写入保护信号。
在实施例中，存储器装置100可以通过就绪/忙碌线RB向外部控制器提供指示存储器装置100是处于就绪状态还是处于忙碌状态的就绪/忙碌信号。
芯片使能信号可以是用于选择存储器装置100的控制信号。当芯片使能信号处于“高”状态并且存储器装置100处于“就绪”状态时，存储器装置100可以进入低功率待机状态。
写入使能信号可以是用于执行控制使得提供至存储器装置的命令、地址和输入数据被存储在锁存器中的控制信号。
读取使能信号可以是用于启动串行数据输出的控制信号。
地址锁存使能信号可以是由主机使用以指示命令、地址和数据中的哪一个对应于输入到输入/输出线DQ的信号的类型的控制信号之一。
命令锁存使能信号可以是由主机使用以指示命令、地址和数据中的哪一个对应于输入到输入/输出线DQ的信号的类型的控制信号之一。
例如，当命令锁存使能信号被激活(例如，到逻辑高状态)，地址锁存使能信号被停用(例如，到逻辑低状态)，并且写入使能信号被激活(例如，到逻辑低状态)并且然后被停用(例如，到逻辑高状态)时，存储器装置100可以识别通过输入/输出线DQ输入的信号是命令。
例如，当命令锁存使能信号被停用(例如，到逻辑低状态)，地址锁存使能信号被激活(例如，到逻辑高状态)，并且写入使能信号被激活(例如，到逻辑低状态)并且然后被停用活(例如，到逻辑高状态)时，存储器装置100可以识别通过输入/输出线DQ输入的信号是地址。
写入保护信号可以是用于停用由存储器装置100执行的编程操作和擦除操作的控制信号。
就绪/忙碌信号可以是用于识别存储器装置100的状态的信号。也就是说，处于低状态的就绪/忙碌信号指示存储器装置100正在执行至少一个操作。处于高状态的就绪/忙碌信号指示存储器装置100未执行操作。
当存储器装置100正在执行编程操作、读取操作和擦除操作中的任意一个时，就绪/忙碌信号可以处于低状态。在所公开技术的实施例中，参照图2描述的存储器控制器200可以基于就绪/忙碌信号决定终止时间，该终止时间是编程操作或擦除操作被终止的时间。
图16是示出存储器控制器如何能够设置或更新存储器单元的通道初始化时间的示图。
参照图16，存储器控制器200可以使用设置参数命令来改变通道初始化时间(CIT)。
存储器控制器200可以通过输入/输出线DQ向存储器装置100提供设置参数命令、参数地址和参数数据。存储器控制器200可以生成通道初始化时间信息CIT_INF，并且可以将所生成的通道初始化时间信息CIT_INF作为参数数据提供给存储器装置100。
设置参数命令可以是用于设置存储在存储器装置100中包括的多个寄存器之中的特定寄存器中的数据，使得该数据可以包括通道初始化时间(CIT)的命令。
当设置通道初始化时间(CIT)时，基于参数地址获取与通道初始化时间(CIT)相关联的数据。这里，参数地址可以是存储关于通道初始化时间(CIT)的数据的寄存器的地址。
存储器装置100可基于参数数据决定用于执行读取操作的通道初始化时间(CIT)。参数数据可以包括通道初始化时间信息CIT_INF。参数数据可以包括与通道初始化有关的值。
图17是示出基于所公开技术的实施例的存储器控制器的操作的流程图。
参照图17，在步骤S1701中，命令生成单元210可以响应于来自主机300的请求，生成用于待由存储器装置100执行的读取操作的命令。所生成的命令可以是用于读取操作的命令。用于读取操作的命令可以是读取命令。
在步骤S1703中，命令分析单元221可以接收由命令生成单元210生成的命令，并且可以生成指示针对所选择页面的读取命令的类型的命令信息CMD_INF。命令信息CMD_INF可以包括与多平面读取命令信息、单个平面读取命令信息、高速缓存读取命令信息、正常读取命令信息、整个页面读取命令信息和半页面读取命令信息中的至少一个相对应的信息。
在步骤S1705中，偏移设置单元223可以基于命令信息CMD_INF设置偏移。偏移设置单元223可以使用从命令分析单元221提供的命令信息CMD_INF来设置用于决定通道初始化时间(CIT)的偏移。偏移设置单元223可以存储包括对应于读取命令的类型的不同偏移的偏移表。
在步骤S1707中，可以基于所设置的偏移来生成包括在所选择页面中的多个存储器单元的通道初始化时间信息CIT_INF。通道初始化时间信息CIT_INF可以是关于基于预设默认时间和从偏移设置单元223接收的偏移而获得的时间的信息。在实施方案中，通道初始化时间信息CIT_INF可以是关于通过将预设默认时间和从偏移设置单元223接收的偏移求和而获得的时间的信息。在实施方案中，偏移可以指示待从预设默认时间减去或待增加到预设默认时间的时间值。例如，在预设默认时间是最大可能通道初始化时间的情况下，通道初始化时间信息CIT_INF可以用于从预设默认时间减去偏移。在预设默认时间是最小可能通道初始化时间的情况下，通道初始化时间信息CIT_INF可以用于将偏移增加到预设默认时间。通道初始化时间信息CIT_INF可以是关于针对每个读取命令的最佳通道初始化时间(CIT)的信息。
在步骤S1709中，可以基于通道初始化时间信息CIT_INF生成参数数据。可以生成通道初始化时间信息CIT_INF作为参数数据。
在步骤S1711中，可以将所生成的参数数据传输到存储器装置100。当参数数据被传输到存储器装置100时，它可以用于设置当存储器装置100执行读取操作时初始化存储器单元的通道期间的时间。
图18是示出基于所公开技术的实施例的存储器控制器的操作的流程图。
参照图18，在步骤S1801中，命令分析单元221可以接收由命令生成单元210生成的命令，并且可以生成指示针对所选择页面的读取命令的类型的命令信息CMD_INF。命令信息CMD_INF可以包括与多平面读取命令信息、单个平面读取命令信息、高速缓存读取命令信息、正常读取命令信息、整个页面读取命令信息和半页面读取命令信息中的至少两个相对应的信息。
在步骤S1803中，可以确定命令信息CMD_INF是否是多平面读取命令信息。多平面读取命令信息可以是关于对多个平面中的两个或更多个执行的读取操作的命令信息。
当命令信息CMD_INF是多平面读取命令信息时，进程进行到步骤S1805。当命令信息CMD_INF不是多平面读取命令信息时，进程进行到步骤S1807。当命令信息CMD_INF不是多平面读取命令信息时，命令信息CMD_INF可以是单个平面读取命令信息。
在步骤S1805中，偏移设置单元223可以将第一值设置为偏移。第一值可以根据多平面读取命令信息中包括用于读取存储在所选择页面中的全部数据的整个页面读取命令信息、用于读取存储在所选择页面中的数据的一部分的半页面读取命令信息、以及高速缓存读取命令信息之中的哪种类型的信息而变化。详细地，当多平面读取命令信息包括高速缓存读取命令信息时，可以将最大值设置为第一值。当多平面读取命令信息包括半页面读取命令信息时，可以将最小值设置为第一值。
在步骤S1807中，偏移设置单元223可以将第二值设置为偏移。第二值可以根据单个平面读取命令信息中包括用于读取存储在所选择页面中的全部数据的整个页面读取命令信息、用于读取存储在所选择页面中的数据的一部分的半页面读取命令信息、以及高速缓存读取命令信息之中的哪种类型的信息而变化。详细地，当单个平面读取命令信息包括高速缓存读取命令信息时，可以将最大值设置为第二值。当单个平面读取命令信息包括半页面读取命令信息时，可以将最小值设置为第二值。
图19是示出基于所公开技术的实施例的存储器控制器的操作的流程图。
参照图19，在步骤S1901中，命令分析单元221可以接收由命令生成单元210生成的命令，并且然后可以生成指示针对所选择页面的读取命令的类型的命令信息CMD_INF。命令信息CMD_INF可以包括与多平面读取命令信息、单个平面读取命令信息、高速缓存读取命令信息、正常读取命令信息、整个页面读取命令信息和半页面读取命令信息中的至少两个相对应的信息。
在步骤S1903中，可以确定命令信息CMD_INF是否是半页面读取命令信息。半页面读取命令可以是用于读取包括在所选择页面中的第一半页面和第二半页面中的任意一个的命令。第一半页面可以包括所选择页面中包括的存储器单元之中的第一存储器单元，并且第二半页面可以包括所选择页面中包括的存储器单元之中的第二存储器单元。
当命令信息CMD_INF是半页面读取命令信息时，进程进行到步骤S1905。当命令信息CMD_INF不是半页面读取命令信息时，进程进行到步骤S1907。当命令信息CMD_INF不是半页面读取命令信息时，命令信息CMD_INF可以是整个页面读取命令信息。
在步骤S1905中，偏移设置单元223可以将第三值设置为偏移。第三值可以根据半页面读取命令信息是包括指示读取命令是用于读取多个平面中的两个或更多个中包括的页面的命令的多平面读取命令信息，还是包括指示读取命令是用于读取多个平面中的任意一个中包括的页面的命令的单个平面读取命令信息而变化。详细地，当半页面读取命令信息包括多平面读取命令信息时，第三值可以被设置为大于当半页面读取命令信息包括单个平面读取命令信息时的值。
在步骤S1907，偏移设置单元223可以将第四值设置为偏移。第四值可以根据整个页面读取命令信息是包括指示读取命令是用于读取多个平面中的两个或更多个中包括的页面的命令的多平面读取命令信息，还是包括指示读取命令是用于读取多个平面中的任意一个中包括的页面的命令的单个平面读取命令信息而变化。详细地，当整个页面读取命令信息包括多平面读取命令信息时，第四值可以被设置为大于当整个页面读取命令信息包括单个平面读取命令信息时的值。
图20是示出基于所公开技术的实施例的存储器控制器的操作的流程图。
参照图20，在步骤S2001中，命令分析单元221可以接收由命令生成单元210生成的命令，并且可以生成指示针对所选择页面的读取命令的类型的命令信息CMD_INF。命令信息CMD_INF可以包括与多平面读取命令信息、单个平面读取命令信息、高速缓存读取命令信息、正常读取命令信息、整个页面读取命令信息和半页面读取命令信息中的至少两个相对应的信息。
在步骤S2003中，可以确定命令信息CMD_INF是否是高速缓存读取命令信息。高速缓存读取命令信息可以是指示读取命令是用于控制存储器装置100，使得在先前数据正从高速缓存缓冲器输出到存储器控制器200的同时将所选择页面中的数据存储在页面缓冲器PB中的命令的信息。
当命令信息CMD_INF是高速缓存读取命令信息时，进程进行到步骤S2005。当命令信息CMD_INF不是高速缓存读取命令信息时，进程进行到步骤S2007。当命令信息CMD_INF不是高速缓存读取命令信息时，命令信息CMD_INF可以是正常读取命令信息。
在步骤S2005中，偏移设置单元223可以将第五值设置为偏移。第五值可以根据高速缓存读取命令信息是包括指示读取命令是用于读取多个平面中的两个或更多个中包括的页面的命令的多平面读取命令信息，还是包括指示读取命令是用于读取多个平面中的任意一个中包括的页面的命令的单个平面读取命令信息而变化。详细地，当高速缓存读取命令信息包括多平面读取命令信息时，第五值可以被设置为大于当高速缓存读取命令信息包括单个平面读取命令信息时的值。
在步骤S2007，偏移设置单元223可以将第六值设置为偏移。第六值可以根据正常读取命令信息是包括指示读取命令是用于读取多个平面中的两个或更多个中包括的页面的命令的多平面读取命令信息，还是包括指示读取命令是用于读取多个平面中的任意一个中包括的页面的命令的单个平面读取命令信息而变化。详细地，当正常读取命令信息包括多平面读取命令信息时，第六值可以被设置为大于当正常读取命令信息包括单个平面读取命令信息时的值。
图21是示出基于所公开技术的实施例的存储器控制器的操作的流程图。
参照图21，在步骤S2101中，命令分析单元221可以接收由命令生成单元210生成的命令，并且可以生成指示针对所选择页面的读取命令的类型的命令信息CMD_INF。命令信息CMD_INF可以包括与多平面读取命令信息、单个平面读取命令信息、高速缓存读取命令信息、正常读取命令信息、整个页面读取命令信息和半页面读取命令信息中的至少两个相对应的信息。
在步骤S2103中，可以确定命令信息CMD_INF是否是多平面读取命令信息。多平面读取命令信息可以是关于对多个平面中的两个或更多个执行的读取操作的命令信息。
当命令信息CMD_INF是多平面读取命令信息时，进程进行到步骤S2105。当命令信息CMD_INF不是多平面读取命令信息时，进程进行到步骤S2111。当命令信息CMD_INF不是多平面读取命令信息时，命令信息CMD_INF可以是单个平面读取命令信息。
在步骤S2105中，可以确定命令信息CMD_INF是否是高速缓存读取命令信息。高速缓存读取命令信息可以是指示读取命令是用于控制存储器装置100，使得在先前数据正从高速缓存缓冲器输出到存储器控制器200的同时将所选择页面中的数据存储在页面缓冲器PB中的命令的信息。
当命令信息CMD_INF是高速缓存读取命令信息时，进程进行到步骤S2107。当命令信息CMD_INF不是高速缓存读取命令信息时，进程进行到步骤S2109。当命令信息CMD_INF不是高速缓存读取命令信息时，命令信息CMD_INF可以是整个页面读取命令信息或半页面读取命令信息。
在步骤S2107中，当命令信息CMD_INF包括多平面读取命令信息和高速缓存读取命令信息时，可以将第七值设置为偏移。当命令信息CMD_INF包括多平面读取命令信息和高速缓存读取命令信息时，可以将存储器单元的通道初始化时间(CIT)设置为最长时间。因此，可以将第七值设置为偏移值之中的最大值。
在步骤S2109中，当命令信息CMD_INF包括多平面读取命令信息以及整个页面读取命令信息和半页面读取命令信息中的任意一个时，可以将第八值设置为偏移。当命令信息CMD_INF包括整个页面读取命令信息时设置的第八值可以大于当命令信息CMD_INF包括半页面读取命令信息时设置的值。
在步骤S2111中，当命令信息CMD_INF是单个平面读取命令信息时，可以将第九值设置为偏移。第九值可以根据单个平面读取命令信息中包括整个页面读取命令信息、半页面读取命令信息和高速缓存读取命令信息之中的哪种类型的信息而变化。详细地，当单个平面读取命令信息包括高速缓存读取命令信息时，可以将最大值设置为第九值。当单个平面读取命令信息包括半页面读取命令信息时，可以将最小值设置为第九值。
图22是示出基于所公开技术的实施例的存储器装置的操作的流程图。
参照图22，在步骤S2201中，存储器装置100可以从存储器控制器200接收用于设置存储器单元的通道初始化时间(CIT)的设置参数命令。存储器装置100可以响应于设置参数命令将存储器单元的通道初始化时间信息CIT_INF作为参数数据存储。
在步骤S2203中，存储器装置100可以响应于设置参数命令将参数数据存储在存储器装置100中包括的寄存器中。存储器装置100可以基于参数数据决定用于执行读取操作的通道初始化时间(CIT)。参数数据可以包括通道初始化时间信息CIT_INF。参数数据可以包括与通道初始化有关的值。
在步骤S2205中，存储器装置100可以基于所存储的参数数据设置通道初始化时间(CIT)。当执行读取操作时，存储器装置可以在所设置的通道初始化时间(CIT)内初始化存储器单元的通道。
在步骤S2207中，存储器装置100可以根据所设置的通道初始化时间(CIT)执行读取操作。所设置的通道初始化时间(CIT)可以是基于预设默认时间和偏移获得的时间。通道初始化时间(CIT)可以是针对每个读取命令而优化的时间。
图23是示出图1的存储器控制器的示例的示图。
存储器控制器1000联接到主机和存储器装置。响应于从主机接收的请求，存储器控制器1000可以访问存储器装置。例如，存储器控制器1000可以被配置为控制存储器装置的写入操作、读取操作、擦除操作和后台操作。存储器控制器1000可以提供存储器装置和主机之间的接口连接。存储器控制器1000可以运行用于控制存储器装置的固件。
参照图23，存储器控制器1000可以包括处理器1010、存储器缓冲器1020、错误检查和校正(ECC)单元1030、主机接口1040、缓冲器控制电路1050、存储器接口1060和总线1070。
总线1070可以提供存储器控制器1000的组件之间的通道。
处理器1010可以控制存储器控制器1000的全部操作，并且可以执行逻辑操作。处理器1010可以通过主机接口1040与外部主机通信，并且还可以通过存储器接口1060与存储器装置通信。进一步，处理器1010可以通过缓冲器控制电路1050与存储器缓冲器1020通信。处理器1010可以通过使用存储器缓冲器1020作为工作存储器、高速缓存存储器或缓冲存储器来控制存储装置的操作。
处理器1010可以执行闪存转换层(FTL)的功能。处理器1010可以通过FTL将由主机提供的逻辑块地址(LBA)转换为物理块地址(PBA)。FTL可以使用映射表接收LBA并将LBA转换为PBA。根据映射单位，通过FTL执行的地址映射方法的示例可以包括各种方法。代表性的地址映射方法包括页面映射方法、块映射方法和混合映射方法。
处理器1010可以将从主机接收的数据随机化。例如，处理器单元1010可以使用随机化种子来将从主机接收的数据随机化。经随机化的数据可以作为待存储的数据而被提供给存储器装置，并且可以被编程在存储器单元阵列中。
处理器可以在读取操作期间将从存储器装置接收的数据去随机化。例如，处理器1010可以使用去随机化种子将从存储器装置接收的数据去随机化。经去随机化的数据可以被输出至主机。
在实施例中，处理器1010可以运行软件或固件以执行随机化和去随机化操作。
存储器缓冲器1020可以用作处理器1010的工作存储器、高速缓存存储器或缓冲存储器。存储器缓冲器1020可以存储由处理器1010运行的代码和命令。存储器缓冲器1020可以存储由处理器1010处理的数据。存储器缓冲器1020可以包括静态RAM(SRAM)或动态RAM(DRAM)。
ECC单元1030可以执行错误校正。ECC单元1030可以基于待通过存储器接口1060被写入到存储器装置的数据来执行错误校正码(ECC)编码。经ECC编码的数据可以通过存储器接口1060传输至存储器装置。ECC单元1030可以基于通过存储器接口1060从存储器装置接收的数据来执行ECC解码。在示例中，ECC单元1030可以作为存储器接口1060的组件被包括在存储器接口1060中。
主机接口1040可在处理器1010的控制下与外部主机通信。主机接口1040可以使用诸如以下的各种通信方法中的至少一种来执行通信：通用串行总线(USB)、串行AT附件(SATA)、串列SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)和低负载DIMM(LRDIMM)通信方法。
缓冲器控制电路1050可以在处理器1010的控制下控制存储器缓冲器1020。
存储器接口1060可以在处理器1010的控制下与存储器装置通信。存储器接口1060可以通过通道向存储器装置传送/从存储器装置接收命令、地址和数据。
在实施例中，存储器控制器1000可以不包括存储器缓冲器1020和缓冲器控制电路1050。
在实施例中，处理器1010可以使用代码来控制存储器控制器1000的操作。处理器1010可以从设置在存储器控制器1000中的非易失性存储器装置(例如，ROM)加载代码。在实施例中，处理器1010可以通过存储器接口1060从存储器装置加载代码。
在实施例中，存储器控制器1000的总线1070可以被划分为控制总线和数据总线。数据总线可以被配置为在存储器控制器1000中传送数据，并且控制总线可以被配置为在存储器控制器1000中传送诸如命令或地址的控制信息。数据总线和控制总线可以彼此隔离，并且可以彼此既不相互干扰也不相互影响。数据总线可以联接到主机接口1040、缓冲器控制电路1050、ECC单元1030和存储器接口1060。控制总线可以联接到主机接口1040、处理器1010、缓冲器控制电路1050、存储器缓冲器1020和存储器接口1060。
图24是示出应用了所公开技术的各个实施例的存储卡系统的框图。
参照图24，存储卡系统2000可以包括存储器控制器2100、存储器装置2200和连接器2300。
存储器控制器2100联接到存储器装置2200。存储器控制器2100可以访问存储器装置2200。例如，存储器控制器2100可以控制存储器装置2200的读取操作、写入操作、擦除操作以及后台操作。存储器控制器2100可以提供存储器装置2200和主机之间的接口连接。存储器控制器2100可以运行用于控制存储器装置2200的固件。存储器装置2200可以以与上面参照图4描述的存储器装置100相同的方式来实施。
在实施例中，存储器控制器2100可以包括诸如RAM、处理单元、主机接口、存储器接口和ECC单元的组件。
存储器控制器2100可通过连接器2300与外部装置通信。存储器控制器2100可以基于特定通信协议与外部装置(例如，主机)通信。在实施例中，存储器控制器2100可以通过诸如以下的各种通信协议中的至少一种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和高速非易失性存储器(NVMe)协议。在实施例中，连接器2300可以由上述各种通信协议中的至少一种来限定。
在实施例中，存储器装置2200可以被实施为诸如以下的各种非易失性存储器装置中的任意一种：电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)、自旋力矩磁性RAM(STT-MRAM)。
存储器控制器2100和存储器装置2200可以集成到单个半导体装置中以配置存储卡。例如，存储器控制器2100和存储器装置2200可以集成到单个半导体装置中以配置诸如以下的存储卡：PC卡(个人计算机存储卡国际协会：PCMCIA)、紧凑型闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC、微型MMC或eMMC)、SD卡(SD、迷你SD、微型SD、或SDHC)或通用闪存(UFS)。
图25是示出应用了所公开技术的各个实施例的固态驱动器(SSD)系统的示例的框图。
参照图25，SSD系统3000可以包括主机3100和SSD 3200。SSD 3200可以通过信号连接器3001与主机3100交换信号SIG，并且可以通过电源连接器3002接收电力PWR。SSD 3200可以包括SSD控制器3210、多个闪速存储器3221至322n、辅助电源3230和缓冲存储器3240。
在实施例中，SSD控制器3210可以执行上面参照图1描述的存储器控制器200的功能。
SSD控制器3210可以响应于从主机3100接收的信号SIG来控制多个闪速存储器3221至322n。在实施例中，信号SIG可以是基于主机3100和SSD 3200的接口的信号。例如，信号SIG可以是由诸如以下的各种接口中的至少一种限定的信号：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和高速非易失性存储器(NVMe)接口。
辅助电源3230可以通过电源连接器3002联接到主机3100。辅助电源3230可以从主机3100供应电力PWR并且可以被充电。当不能平稳地执行来自主机3100的电力供应时，辅助电源3230可以供应SSD 3200的电力。在实施例中，辅助电源3230可以位于SSD 3200内部或者位于SSD 3200外部。例如，辅助电源3230可以设置在主板中，并且可以向SSD3200供应辅助电力。
缓冲存储器3240用作SSD 3200的缓冲存储器。例如，缓冲存储器3240可以临时存储从主机3100接收的数据或从多个闪速存储器3221至322n接收的数据，或者可以临时存储闪速存储器3221至322n的元数据(例如，映射表)。缓冲存储器3240可以包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器，或者诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。
图26是示出应用了所公开技术的各个实施例的用户系统的框图。
参照图26，用户系统4000可以包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。
应用处理器4100可以运行包括在用户系统4000、操作系统(OS)或用户程序中的组件。在实施例中，应用处理器4100可以包括用于控制包括在用户系统4000中的组件的控制器、接口、图形引擎等。应用处理器4100可被设置为片上系统(SoC)。
存储器模块4200可用作用户系统4000的主存储器、工作存储器、缓冲存储器或高速缓存存储器。存储器模块4200可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3SDRAM、LPDDR SDRAM和LPDDR3 SDRAM的易失性RAM，或者诸如PRAM、ReRAM、MRAM和FRAM的非易失性RAM。在实施例中，应用处理器4100和存储器模块4200可以基于堆叠封装(POP)被封装，并且然后可以作为单个半导体封装被提供。
网络模块4300可以与外部装置通信。例如，网络模块4300可以支持无线通信，诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、WiMAX、WLAN、UWB、蓝牙或Wi-Fi通信。在实施例中，网络模块4300可以包括在应用处理器4100中。
存储模块4400可以存储数据。例如，存储模块4400可以存储从应用处理器4100接收的数据。可选地，存储模块4400可以将存储在存储模块4400中的数据传输到应用处理器4100。在实施例中，存储模块4400可以被实施为非易失性半导体存储器装置，诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、NAND闪速存储器、NOR闪速存储器或具有三维(3D)结构的NAND闪速存储器。在实施例中，存储模块4400可以被设置为可移动存储介质(即，可移动驱动器)，诸如用户系统4000的存储卡或者外部驱动器。
在实施例中，存储模块4400可以包括多个非易失性存储器装置，非易失性存储器装置中的每一个可以以与上面参照图4至图7描述的存储器装置相同的方式操作。存储模块4400可以以与上面参照图1描述的存储装置50相同的方式操作。
用户接口4500可以包括将数据或指令输入到应用处理器4100或将数据输出到外部装置的接口。在实施例中，用户接口4500可以包括用户输入接口，诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电装置。用户接口4500还可以包括用户输出接口，诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器。
在所公开技术的一些实施例中，存储装置包括：一个或多个存储器装置，包括逻辑地分组成页面以存储数据的多个存储器单元，多个存储器单元中的每一个包括允许电流流过的通道；一个或多个存储器控制器，与一个或多个存储器装置通信以从多个存储器单元读取数据，该一个或多个存储器控制器包括被配置为由存储器控制器运行的一个或多个指令，包括：用于对所选择存储器装置发出读取命令的指令、用于确定所选择存储器装置的温度的指令、用于确定由读取命令运行的读取操作的类型是与多平面操作还是与单个平面操作相关联的指令、用于确定读取命令的类型是与高速缓存读取、页面读取还是半页面读取相关联的指令、以及用于基于温度、读取操作的类型和读取命令的类型来调整默认通道初始化时间的指令。
在实施方案中，可以将默认通道初始化时间设置为最大可能通道初始化时间。在另一实施方案中，可以将默认通道初始化时间设置为最小可能通道初始化时间。通过基于温度、读取操作的类型和读取命令的类型所确定的偏移值来调整默认通道初始化时间，从而选择最佳通道初始化时间。当读取操作的类型涉及多平面读取操作时，最佳通道初始化时间长于单个平面读取操作的最佳通道初始化时间。当读取命令的类型涉及高速缓存读取操作时，最佳通道初始化时间长于正常读取操作的最佳通道初始化时间。当读取命令的类型涉及整个页面读取操作时，最佳通道初始化时间长于半页面读取操作的最佳通道初始化时间。
提供了一种执行改进的垃圾收集操作的存储装置，以及操作该存储装置的方法。
根据所公开的技术，提供了一种具有提高的操作速度的存储装置和一种操作该存储装置的方法。
虽然出于说明性目的已经公开了本公开的示例性实施例，但是本领域技术人员将理解，可以进行各种修改、添加和替换。因此，本公开的范围必须由所附权利要求和权利要求的等同方案来限定，而不是由前面的描述来限定。
尽管已经公开了本公开的实施例，但是本领域技术人员将理解，在不脱离本公开的范围和精神的情况下，可以进行各种修改、添加和替换。
因此，本公开的范围必须由所附权利要求和权利要求的等同方案来限定，而不是由前面的描述来限定。
在上面讨论的实施例中，可以选择性地执行或跳过所有步骤。另外，每个实施例中的步骤可以不总是按给定的顺序来顺序执行，而是可以随机执行。此外，本说明书和附图中公开的实施例旨在帮助本领域的普通技术人员更清楚地理解本公开，而不是旨在限制本公开的范围。换句话说，本公开所属领域的普通技术人员将能够容易地理解，基于本公开的技术范围，各种修改是可能的。
已经参照附图描述了本公开的实施例，并且应当根据本公开的精神来解释在说明书中使用的特定术语或词语，而不限制其主题。应当理解，本文描述的基本发明构思的许多变化和修改仍将落入如所附权利要求及其等同方案中所限定的本公开的精神和范围内。

Claims (19)

1.一种存储器控制器，控制包括多个页面的存储器装置，其中所述存储器控制器对所述存储器装置运行读取命令，所述存储器控制器包括：
命令生成单元，响应于从主机接收的请求而生成所述读取命令，
命令分析单元，生成指示针对从所述多个页面之中选择的页面的所述读取命令的类型的命令信息；以及
初始化时间决定单元，基于所述命令信息决定用于初始化包括在所选择页面中的多个存储器单元的通道的通道初始化时间，
其中所述初始化时间决定单元包括：
偏移设置单元，基于所述命令信息设置用于决定所述多个存储器单元的通道初始化时间的偏移；以及
参数设置单元，基于所述偏移生成所述多个存储器单元的通道初始化时间信息，
其中所述命令信息指示所述读取命令是与单个平面读取操作还是与多平面读取操作相关联。
2.根据权利要求1所述的存储器控制器，其中：
所述存储器装置包括多个平面，所述多个平面中的每一个包括所述多个页面。
3.根据权利要求2所述的存储器控制器，其中所述初始化时间决定单元：
在接收到与所述单个平面读取操作相关联的所述读取命令时，将第一时间决定为所述通道初始化时间；并且
在接收到与所述多平面读取操作相关联的所述读取命令时，将比所述第一时间长的第二时间决定为所述通道初始化时间。
4.根据权利要求1所述的存储器控制器，其中所述所选择页面包括：第一半页面，包括所述所选择页面中包括的存储器单元之中的第一存储器单元；以及第二半页面，包括所述所选择页面中包括的存储器单元之中的第二存储器单元。
5.根据权利要求4所述的存储器控制器，其中所述命令信息进一步指示所述读取命令是与整个页面读取操作还是与半页面读取操作相关联，其中所述整个页面读取操作对所述第一半页面和所述第二半页面二者执行，并且所述半页面读取操作对所述第一半页面和所述第二半页面中的任意一个执行。
6.根据权利要求5所述的存储器控制器，其中所述初始化时间决定单元：
在接收到与所述整个页面读取操作相关联的所述读取命令时，将第三时间决定为所述通道初始化时间；并且
在接收到与所述半页面读取操作相关联的所述读取命令时，将比所述第三时间短的第四时间决定为所述通道初始化时间。
7.根据权利要求1所述的存储器控制器，其中所述命令信息指示所述读取命令是与高速缓存读取操作还是与正常读取操作相关联，其中：
通过在先前数据正从所述存储器装置的高速缓存缓冲器输出到所述存储器控制器的同时将数据从所述所选择页面移动到所述存储器装置的页面缓冲器来执行所述高速缓存读取操作；并且
通过在所述先前数据已从所述页面缓冲器输出到所述存储器控制器之后将数据从所述所选择页面移动到所述页面缓冲器来执行所述正常读取操作。
8.根据权利要求7所述的存储器控制器，其中所述初始化时间决定单元：
在接收到高速缓存读取命令信息时，将第五时间决定为所述通道初始化时间，并且
在接收到正常读取命令信息时，将比所述第五时间短的第六时间决定为所述通道初始化时间。
9.根据权利要求1所述的存储器控制器，其中所述偏移设置单元：
存储包括对应于所述读取命令的类型的不同偏移的偏移表；并且
从包括在所述偏移表中的偏移之中选择与接收到的命令信息相对应的偏移，并将所选择的偏移提供给所述参数设置单元。
10.根据权利要求1所述的存储器控制器，其中所述偏移设置单元：
存储包括对应于多个温度范围的不同偏移的偏移表；并且
从包括在所述偏移表中的偏移之中选择与执行读取操作的所述存储器装置的温度相对应的偏移，并将所选择的偏移提供给所述参数设置单元。
11.根据权利要求1所述的存储器控制器，其中所述参数设置单元基于预设默认时间和从所述偏移设置单元接收的所述偏移来生成所述通道初始化时间信息，并将所生成的通道初始化时间信息作为参数数据提供给所述存储器装置。
12.一种操作存储器控制器的方法，所述存储器控制器控制包括多个页面的存储器装置并且对所述存储器装置运行读取命令，所述方法包括：
响应于从主机接收的请求而生成读取命令；
生成指示针对从所述多个页面之中选择的页面的所述读取命令的类型的命令信息；并且
基于所述命令信息决定用于初始化包括在所选择页面中的多个存储器单元的通道的通道初始化时间，
其中决定所述通道初始化时间包括：
基于所述命令信息设置用于决定所述多个存储器单元的通道初始化时间的偏移；并且
基于所述偏移生成所述多个存储器单元的通道初始化时间信息，
其中所述命令信息指示所述读取命令是与单个平面读取操作还是与多平面读取操作相关联。
13.根据权利要求12所述的方法，其中：
所述存储器装置包括多个平面，所述多个平面中的每一个包括所述多个页面；并且
决定所述通道初始化时间包括：
在接收到与单个平面读取操作相关联的所述读取命令时，将第一时间决定为所述通道初始化时间；并且
在接收到与多平面读取操作相关联的所述读取命令时，将比所述第一时间长的第二时间决定为所述通道初始化时间。
14.根据权利要求12所述的方法，其中：
所述所选择页面包括：第一半页面，包括所述多个存储器单元之中的第一存储器单元；以及第二半页面，包括所述多个存储器单元之中的第二存储单元；并且
所述命令信息指示所述读取命令是与整个页面读取操作还是与半页面读取操作相关联。
15.根据权利要求14所述的方法，其中决定所述通道初始化时间包括：
当所述命令信息指示所述读取命令与所述整个页面读取操作相关联时，将第三时间决定为所述通道初始化时间；并且
当所述命令信息指示所述读取命令与所述半页面读取操作相关联时，将比所述第三时间短的第四时间决定为所述通道初始化时间。
16.根据权利要求12所述的方法，其中所述命令信息指示所述读取命令是与高速缓存读取操作还是与正常读取操作相关联，其中通过在先前数据正从所述存储器装置的高速缓存缓冲器输出到所述存储器控制器的同时将数据从所述所选择页面移动到所述存储器装置的页面缓冲器来执行所述高速缓存读取操作，并且通过在所述先前数据已从所述页面缓冲器输出到所述存储器控制器之后将数据从所述所选择页面移动到所述页面缓冲器来执行所述正常读取操作。
17.根据权利要求16所述的方法，其中决定所述通道初始化时间包括：
当所述命令信息是高速缓存读取命令信息时，将第五时间决定为所述通道初始化时间；并且
当所述命令信息是正常读取命令信息时，将比所述第五时间短的第六时间决定为所述通道初始化时间。
18.根据权利要求12所述的方法，进一步包括将所述通道初始化时间信息作为参数数据提供给所述存储器装置。
19.一种存储装置，所述存储装置在其中包括通道区域的选择的存储器单元中存储数据，所述存储装置包括：
存储器控制器，生成用于读取数据的读取命令并且根据读取命令的类型生成关于在与所述读取命令相对应的读取操作期间将所述选择的存储器单元的通道区域中包括的电荷进行放电的通道初始化时间的信息；以及
存储器装置，包括所述选择的存储器单元，所述选择的存储器单元基于关于由所述存储器控制器提供的通道初始化时间的信息执行在与所述读取操作中的读取命令的类型相对应的通道初始化时间期间对电荷进行放电的通道初始化操作。
CN201910650456.5A 2018-10-29 2019-07-18 存储器控制器及操作该存储器控制器的方法 Active CN111104059B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0130280 2018-10-29
KR1020180130280A KR102601143B1 (ko) 2018-10-29 2018-10-29 메모리 컨트롤러 및 그 동작 방법

Publications (2)

Publication Number Publication Date
CN111104059A CN111104059A (zh) 2020-05-05
CN111104059B true CN111104059B (zh) 2023-08-29

Family

ID=70328664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910650456.5A Active CN111104059B (zh) 2018-10-29 2019-07-18 存储器控制器及操作该存储器控制器的方法

Country Status (3)

Country Link
US (1) US11275526B2 (zh)
KR (1) KR102601143B1 (zh)
CN (1) CN111104059B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11347860B2 (en) * 2019-06-28 2022-05-31 Seagate Technology Llc Randomizing firmware loaded to a processor memory
KR20210015346A (ko) * 2019-08-01 2021-02-10 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US11726869B2 (en) 2019-08-20 2023-08-15 Micron Technology, Inc. Performing error control operation on memory component for garbage collection
US11281578B2 (en) 2019-08-20 2022-03-22 Micron Technology, Inc. Garbage collection in a memory sub-system during a low battery state
US11281392B2 (en) 2019-08-28 2022-03-22 Micron Technology, Inc. Garbage collection in a memory component using an adjusted parameter
US11200001B2 (en) * 2020-05-15 2021-12-14 Micron Technology, Inc. Management of power during memory device reset and initialization
KR20220101502A (ko) * 2021-01-11 2022-07-19 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법
KR20220120019A (ko) 2021-02-22 2022-08-30 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
US11922049B2 (en) * 2021-08-20 2024-03-05 Micron Technology, Inc. Trim values for multi-plane operations

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106126447A (zh) * 2015-05-07 2016-11-16 三星电子株式会社 控制存储装置的方法、存储器模块和存储系统
CN107123442A (zh) * 2016-02-24 2017-09-01 三星电子株式会社 存储器装置和存储器系统

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5228130A (en) * 1988-09-14 1993-07-13 National Semiconductor Corporation Multi-channel peripheral interface using selectively flaggable channel register sets for concurrent write in response to any selected channel register write instruction
US6154821A (en) * 1998-03-10 2000-11-28 Rambus Inc. Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain
US7103684B2 (en) * 2003-12-02 2006-09-05 Super Talent Electronics, Inc. Single-chip USB controller reading power-on boot code from integrated flash memory for user storage
US6785765B1 (en) * 2000-06-30 2004-08-31 Micron Technology, Inc. Status register to improve initialization of a synchronous memory
US6445624B1 (en) * 2001-02-23 2002-09-03 Micron Technology, Inc. Method of synchronizing read timing in a high speed memory system
US7036004B2 (en) * 2001-07-25 2006-04-25 Micron Technology, Inc. Power up initialization for memory
US7640424B2 (en) * 2005-10-13 2009-12-29 Sandisk Corporation Initialization of flash storage via an embedded controller
US20070214347A1 (en) * 2006-03-13 2007-09-13 Rothman Michael A Method and apparatus for performing staged memory initialization
US8140937B2 (en) * 2008-01-04 2012-03-20 International Business Machines Corporation Memory initialization time reduction
KR101036720B1 (ko) 2009-02-02 2011-05-24 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
KR20150000543A (ko) * 2013-06-24 2015-01-05 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템
JP6109012B2 (ja) * 2013-08-23 2017-04-05 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ テープメディアにおいてフォーマットを初期化する前に書き込まれていたデータのリカバリー
KR102293082B1 (ko) * 2014-07-29 2021-08-26 삼성전자주식회사 저장 장치, 저장 장치의 동작 방법, 및 저장 장치를 액세스하는 액세스 방법
KR20160089768A (ko) * 2015-01-20 2016-07-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102572610B1 (ko) 2016-05-17 2023-09-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102635134B1 (ko) * 2016-06-30 2024-02-08 에스케이하이닉스 주식회사 메모리 컨트롤러, 비동기식 메모리 버퍼칩 및 이를 포함하는 메모리 시스템
KR20180113230A (ko) * 2017-04-05 2018-10-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106126447A (zh) * 2015-05-07 2016-11-16 三星电子株式会社 控制存储装置的方法、存储器模块和存储系统
CN107123442A (zh) * 2016-02-24 2017-09-01 三星电子株式会社 存储器装置和存储器系统

Also Published As

Publication number Publication date
CN111104059A (zh) 2020-05-05
KR102601143B1 (ko) 2023-11-13
US11275526B2 (en) 2022-03-15
KR20200048315A (ko) 2020-05-08
US20200133572A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
CN111104059B (zh) 存储器控制器及操作该存储器控制器的方法
CN110503997B (zh) 存储器装置及其操作方法
US11137912B2 (en) Memory controller and method of operating the same
US11107538B2 (en) Storage device and operating method thereof
CN111258793B (zh) 存储器控制器及其操作方法
CN110287130B (zh) 存储装置及其操作方法
US10884922B2 (en) Storage device and method of operating the same
US10910045B2 (en) Storage device having improved cache performance and method of operating the same
CN111105829A (zh) 存储器控制器及其操作方法
US20190259457A1 (en) Storage device and method of operating the same
CN110175133B (zh) 存储装置及其操作方法
CN111883197B (zh) 存储装置及其操作方法
CN111445939B (zh) 存储装置及其操作方法
CN110619912B (zh) 存储装置以及该存储装置的操作方法
CN112002367B (zh) 存储器装置以及操作该存储器装置的方法
US11404100B2 (en) Memory device and method of operating the same
US10996881B2 (en) Storage device and method of operating the same
CN110827873B (zh) 存储器控制器
KR20220077679A (ko) 메모리 장치 및 그 동작 방법
CN112447234A (zh) 存储器控制器及其操作方法
CN111190535B (zh) 存储装置及其操作方法
CN111580743B (zh) 存储器控制器及其操作方法
KR102675307B1 (ko) 저장 장치 및 그 동작 방법
KR20230012334A (ko) 메모리 장치 및 그 동작 방법
KR20190123544A (ko) 저장 장치 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant