CN112015588B - 存储控制器以及操作该存储控制器的方法 - Google Patents

存储控制器以及操作该存储控制器的方法 Download PDF

Info

Publication number
CN112015588B
CN112015588B CN201911163760.3A CN201911163760A CN112015588B CN 112015588 B CN112015588 B CN 112015588B CN 201911163760 A CN201911163760 A CN 201911163760A CN 112015588 B CN112015588 B CN 112015588B
Authority
CN
China
Prior art keywords
memory device
memory
power supply
supply voltage
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911163760.3A
Other languages
English (en)
Other versions
CN112015588A (zh
Inventor
吴永灿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112015588A publication Critical patent/CN112015588A/zh
Application granted granted Critical
Publication of CN112015588B publication Critical patent/CN112015588B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1448—Management of the data involved in backup or backup restore
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

存储控制器以及操作该存储控制器的方法。本文可提供一种被配置为控制用于存储数据的存储器装置的存储控制器。该存储控制器可包括：电压传感器，其被配置为检测要施加到存储器装置和存储控制器的电源电压的电平是否等于或小于基准电平，并生成检测信息；以及电源控制器，其被配置为接收检测信息并向存储器装置输出用于重置要施加到存储器装置的电源电压的电源电压重置命令，其中，基准电平大于用于发起存储器装置和存储控制器的重置的电压电平并且小于存储器装置和存储控制器执行操作所需的电压电平。

Description

存储控制器以及操作该存储控制器的方法
技术领域
本公开的各种实施方式总体上涉及电子装置，更具体地，涉及一种存储控制器以及操作该存储控制器的方法。
背景技术
通常，存储装置是在主机装置(例如，计算机、智能电话或智能板)的控制下存储数据的装置。根据设置为存储数据的装置的类型，存储装置的示例可被分类为诸如硬盘驱动器(HDD)的将数据存储在磁盘中的装置以及诸如固态驱动器(SSD)或存储卡的将数据存储在半导体存储器(特别是非易失性存储器)中的装置。
存储装置可包括存储数据的存储器装置以及被配置为将数据存储在存储器装置中的存储控制器。存储器装置可被分类为易失性存储器和非易失性存储器。非易失性存储器的代表性示例可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、铁电RAM(FRAM)等。
发明内容
本公开的实施方式可提供一种被配置为控制用于存储数据的存储器装置的存储控制器，该存储控制器包括：数据发送器，其被配置为从主机接收请求和数据，并将所述数据以及与所述请求对应的命令输出到存储器装置；电压传感器，其被配置为检测要施加到存储器装置和存储控制器的电源电压的电平是否等于或小于基准电平，并生成检测信息；数据备份组件，其被配置为基于检测信息存储备份数据；以及电源控制器，其被配置为基于检测信息来向存储器装置输出用于重置要施加到存储器装置的电源电压的电源电压重置命令，其中，基准电平大于用于发起存储器装置和存储控制器的重置的电压电平并且小于存储器装置和存储控制器执行操作所需的电压电平。
本公开的实施方式可提供一种操作存储控制器的方法，该存储控制器被配置为控制用于存储数据的存储器装置，该方法包括以下步骤：从主机接收请求和数据，并将所述数据以及与所述请求对应的命令输出到存储器装置；检测要施加到存储器装置和存储控制器的电源电压的电平是否等于或小于基准电平，并生成检测信息；基于检测信息来存储备份数据；以及基于检测信息来向存储器装置输出用于重置要施加到存储器装置的电源电压的电源电压重置命令，其中，基准电平大于用于发起存储器装置和存储控制器的重置的电压电平并且小于存储器装置和存储控制器执行操作所需的电压电平。
本公开的实施方式可提供一种被配置为控制用于存储数据的存储器装置的存储控制器，该存储控制器包括：电压传感器，其被配置为检测要施加到存储器装置和存储控制器的电源电压的电平是否等于或小于基准电平并生成检测信息；以及电源控制器，其被配置为接收检测信息并向存储器装置输出用于重置要施加到存储器装置的电源电压的电源电压重置命令，其中，基准电平大于用于发起存储器装置和存储控制器的重置的电压电平并且小于存储器装置和存储控制器执行操作所需的电压电平。
附图说明
图1是示出根据本公开的实施方式的存储装置的框图。
图2是示出发生电压降的区段以及当发生电压降时电源电压的变化的图。
图3是示出存储器装置由于电压降而故障的区段的图。
图4是用于描述电压噪声的图。
图5是用于描述根据本公开的实施方式的图1的存储控制器的配置以及当处于低电压状态时存储控制器的操作的图。
图6是用于描述根据本公开的实施方式的从主机接收的命令和数据以及命令和数据的备份的图。
图7是用于描述根据本公开的实施方式的当从存储器装置接收到低电压信号时存储控制器的操作的图。
图8是用于描述根据本公开的实施方式的当从存储器装置接收到cam块读取时间时存储控制器的操作的图。
图9是示出图1的存储器装置的配置的图。
图10是示出图9的存储器单元阵列的实施方式的图。
图11是示出根据本公开的实施方式的图10的存储块BLK1至BLKz中的任一个存储块BLKa的电路图。
图12是示出根据本公开的实施方式的图10的存储块BLK1至BLKz中的任一个存储块BLKb的电路图。
图13是示出根据本公开的实施方式的存储控制器的操作的图。
图14是用于描述根据本公开的实施方式的存储控制器的操作的图。
图15是用于描述根据本公开的实施方式的存储控制器的操作的图。
图16是示出根据本公开的实施方式的存储控制器的操作的图。
图17是示出图1的存储控制器的实施方式的图。
图18是示出应用根据本公开的实施方式的存储装置的存储卡系统的框图。
图19是示出应用根据本公开的实施方式的存储装置的固态驱动器(SSD)系统的框图。
图20是示出应用根据本公开的实施方式的存储装置的用户系统的框图。
具体实施方式
本说明书或申请中介绍的本公开的实施方式中的具体结构或功能描述仅用于本公开的实施方式的描述。该描述不应被解释为限于说明书或申请中描述的实施方式。
现在将基于实施方式描述本公开。然而，本公开可按照许多不同的形式具体实现，不应被解释为仅限于本文所阐述的实施方式，而是应被解释为涵盖落在本公开的构思和技术范围内的修改、等同或替代。然而，将理解，本说明书并非旨在将本公开限于那些示例性实施方式，本公开旨在不仅涵盖示例性实施方式，而且涵盖落在本公开的精神和范围内的各种替代、修改、等同和其它实施方式。
将理解，尽管本文中可使用术语“第一”、“第二”等来描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于区分一个元件与另一元件。例如，在不脱离本公开的教导的情况下，下面所讨论的第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。
将理解，当元件被称为“联接”或“连接”到另一元件时，其可直接联接或连接到另一元件，或者它们之间可存在中间元件。相反，应该理解，当元件被称为“直接联接”或“直接连接”到另一元件时，不存在中间元件。说明元件之间的关系的其它表达，例如“在...之间”、“直接在...之间”、“与...相邻”或“与...直接相邻”应该以相同的方式解释。
本文所使用的术语仅是为了描述特定实施方式，而非旨在限制。在本公开中，除非上下文另外清楚地指示，否则单数形式也旨在包括复数形式。将进一步理解，当在本说明书中使用时，术语“包括”、“包含”、“具有”等指定所述特征、整数、步骤、操作、元件、组件和/或其组合的存在，但不排除一个或更多个其它特征、整数、步骤、操作、元件、组件和/或其组合的存在或添加。
除非另外定义，否则本文所使用的所有术语(包括技术术语和科学术语)具有本公开所属领域的普通技术人员通常理解的相同含义。还将理解，本文所使用的术语应该被解释为具有与其在本说明书和相关领域的上下文中的含义一致的含义，并且除非本文中明确地如此定义，否则将不在理想化或过于正式的意义上解释。
本领域技术人员所熟知的功能和结构的详细描述将被省略以避免使本公开的主题模糊。这旨在省略不必要的描述以使本公开的主题清楚。
现在，将在下面参照附图描述本公开的各种实施方式。
本公开的各种实施方式涉及一种被配置为控制电源电压的重置的存储控制器以及操作该存储控制器的方法。
图1是示出根据本公开的实施方式的存储装置50的框图。
参照图1，存储装置50可包括存储器装置100和存储控制器200。
存储装置50可以是被配置为在主机300(例如，蜂窝电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC或车载信息娱乐系统)的控制下存储数据的装置。
存储装置50可根据作为用于与主机300通信的通信系统的主机接口被制造为各种类型的存储装置中的任一种。例如，数据存储装置50可由诸如SSD、MMC、eMMC、RS-MMC或micro-MMC型多媒体卡、SD、mini-SD、micro-SD型安全数字卡、通用串行总线(USB)存储装置、通用闪存(UFS)装置、个人计算机存储卡国际协会(PCMCIA)卡型存储装置、外围组件互连(PCI)卡型存储装置、高速PCI(PCI-E)型存储装置、紧凑闪存(CF)卡、智能媒体卡和记忆棒的各种类型的存储装置中的任一种来配置。
存储装置50可按照各种封装类型中的任一种的形式制造。例如，存储装置50可按照诸如堆叠式封装(POP)型、系统封装(SIP)型、系统芯片(SOC)型、多芯片封装(MCP)型、板上芯片(COB)型、晶圆级制造封装(WFP)型和晶圆级层叠封装(WSP)型的各种封装类型中的任一种的形式制造。
存储器装置100中可存储数据。存储器装置100可在存储控制器200的控制下操作。存储器装置100可包括存储器单元阵列，该存储器单元阵列包括被配置为存储数据的多个存储器单元。存储器单元阵列可包括多个存储块。各个存储块可包括多个存储器单元。多个存储器单元可形成多个页。在实施方式中，各个页可以是在存储器装置100中存储数据或者从存储器装置100读取所存储的数据的单位。各个存储块可以是擦除数据的单位。
在实施方式中，存储器装置100可以是双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、rambus动态随机存取存储器(RDRAM)、NAND闪存、垂直NAND闪存、NOR闪存装置、电阻随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移矩随机存取存储器(STT-RAM)。在本说明书中，为了说明方便，假设存储器装置100是NAND闪存。
存储器装置100可按照二维阵列结构或三维阵列结构来实现。以下，尽管出于例示性目的，将描述三维阵列结构，但本公开不限于三维阵列结构。本公开可不仅应用于电荷存储层由导电浮栅(FG)形成的闪存，而且可应用于电荷存储层由绝缘层形成的电荷陷阱闪存(CTF)存储器。
在实施方式中，存储器装置100可按照在各个存储器单元中存储一个数据比特的单级单元(SLC)方式来操作。另选地，存储器装置100可按照在各个存储器单元中存储至少两个数据比特的方式来操作。例如，存储器装置100可按照在各个存储器单元中存储两个数据比特的多级单元(MLC)方式、在各个存储器单元中存储三个数据比特的三级单元(TLC)方式或者在各个存储器单元中存储四个数据比特的四级单元(QLC)方式来操作。
存储器装置100可从存储控制器200接收命令和地址并访问存储器单元阵列的由该地址选择的区域。换言之，存储器装置100可对由地址选择的区域执行与命令对应的操作。例如，存储器装置100可响应于所接收的命令来执行写(编程)操作、读操作或擦除操作。例如，如果接收到编程命令，则存储器装置100可将数据编程在由地址选择的区域中。如果接收到读命令，则存储器装置100可从由地址选择的区域读取数据。如果接收到擦除命令，则存储器装置100可从由地址选择的区域擦除数据。
存储控制器200可包括数据发送器210。数据发送器210可从主机300接收请求和数据。从主机300接收的请求可以是编程(写)请求、读请求或擦除请求。数据发送器210可基于从主机300接收的请求和数据将命令和数据输出到存储器装置100。
例如，如果从主机300接收的请求是编程(写)请求，则数据发送器210可向存储器装置100输出编程命令和数据。如果从主机300接收的请求是读请求，则数据发送器210可向存储器装置100输出读命令。如果从主机300接收的请求是擦除请求，则数据发送器210可向存储器装置100输出擦除命令。
在实施方式中，如果要施加到存储控制器200或存储器装置100的电压的电平等于或小于基准电平，则数据发送器210可将命令和数据备份，而非将命令和数据输出到存储器装置100。基准电平大于用于发起存储器装置和存储控制器的重置的电压电平且小于存储器装置和存储控制器执行操作所需的电压电平。
存储控制器200可包括电压传感器220。当要施加到存储装置50的电压的电平等于或小于基准电平时，电压传感器220可检测低电压。要施加到存储装置50的电压可以是要施加到存储控制器200的电压或要施加到存储器装置100的电压。电压传感器220可基于存储控制器的内部操作或从存储控制器接收的信号或数据来检测低电压。这里，低电压可以是存储器装置100重置电源电压之前的电平。换言之，基准电平可以是存储器装置100开始重置电源电压的操作之前的电压电平。
在实施方式中，如果电压传感器220检测到等于或小于基准电平的低电压，则电压传感器220可生成检测信息。该检测信息可被提供给数据备份组件230和电源控制器240。
存储控制器200可包括数据备份组件230。如果电压传感器220检测到等于或小于基准电平的低电压，则数据备份组件230可将基于从主机300接收的请求而生成的命令和从主机300接收的数据备份。在存储装置500的电源电压被重置之后，数据备份组件230可按照命令和数据被备份的顺序将备份的命令和数据依次输出到存储器装置100。在电源电压已被重置之后，可执行与命令和数据对应的操作。
存储控制器200可包括电源控制器240。电源控制器240可控制存储装置50的电源电压。换言之，电源控制器240可不仅控制存储控制器200的电源电压，而且控制存储器装置100的电源电压。电源控制器240可从电压传感器220接收检测信息。电源控制器240可基于检测信息向存储器装置100输出用于重置要施加到存储器装置100的电源电压的电源电压重置命令。
存储控制器200可控制存储装置50的总体操作。
当电源电压被施加到存储装置50时，存储控制器200可执行固件(FW)。在存储器装置100是闪存装置100的情况下，存储控制器200可执行诸如闪存转换层(FTL)的固件以用于控制主机300与存储器装置100之间的通信。
在实施方式中，存储控制器200可从主机300接收数据和逻辑块地址(LBA)，并将LBA转换为指示要存储数据的存储器单元的地址的物理块地址(PBA)，所述存储器单元被包括在存储器装置100中。存储控制器200可将指示逻辑块地址LBA与物理块地址PBA之间的映射关系的逻辑-物理地址映射表存储在缓冲存储器中。
存储控制器200可响应于来自主机300的请求而控制存储器装置100执行编程操作、读操作或擦除操作。例如，如果从主机300接收到编程请求，则存储控制器200可将编程请求改变为编程命令，并将编程命令、PBA和数据提供给存储器装置100。如果从主机300接收到读请求以及LBA，则存储控制器200可将读请求改变为读命令，选择与LBA对应的PBA，并将读命令和PBA提供给存储器装置100。如果从主机300接收到擦除请求以及LBA，则存储控制器200可将擦除请求改变为擦除命令，选择与LBA对应的PBA，并将擦除命令和PBA提供给存储器装置100。
在实施方式中，存储控制器200可在没有来自主机300的请求的情况下自主地生成编程命令、地址和数据，并且将它们发送到存储器装置100。例如，存储控制器200可将命令、地址和数据提供给存储器装置100以执行诸如用于耗损平衡的编程操作和用于垃圾收集的编程操作的后台操作。
在实施方式中，存储装置50还可包括缓冲存储器(未示出)。存储控制器200可控制主机300与缓冲存储器(未示出)之间的数据交换。另选地，存储控制器200可将用于控制存储器装置100的系统数据暂时地存储在缓冲存储器中。例如，存储控制器200可将从主机300输入的数据暂时地存储到缓冲存储器，此后将暂时地存储在缓冲存储器中的数据发送到存储器装置100。
在各种实施方式中，缓冲存储器可用作存储控制器200的操作存储器或高速缓存存储器。缓冲存储器可存储要由存储控制器200执行的代码或命令。另选地，缓冲存储器可存储要由存储控制器200处理的数据。
在实施方式中，缓冲存储器可使用诸如双倍数据速率同步动态随机存取存储器(DDR SDRAM)、DDR4 SDRAM、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)或rambus动态随机存取存储器(RDRAM)的SRAM或DRAM来具体实现。
在各种实施方式中，缓冲存储器可设置在存储装置50外部。在这种情况下，设置在存储装置50外部的易失性存储器装置100可执行缓冲存储器的功能。
在实施方式中，存储控制器200可控制至少两个或更多个存储器装置100。在这种情况下，存储控制器200可按照交织方式控制存储器装置100以增强操作性能。
主机300可使用诸如通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插存储器模块(DIMM)、注册DIMM(RDIMM)和负载减少DIMM(LRDIMM)通信方法的各种通信方法中的至少一种来与存储装置50通信。
图2是示出发生电压降的区段以及当发生电压降时电源电压的变化的图。
参照图2，图2的水平轴指示施加电源电压之后过去的时间，图2的垂直轴指示电源电压的变化。
在实施方式中，电源电压可被施加到存储装置(图1的50)。换言之，电源电压可被施加到包括在存储装置中的存储控制器(图1的200)和存储器装置(图1的100)。包括在存储装置中的存储控制器和存储器装置中的每一个可使用基于所施加的电源电压而生成的电压来执行操作。
例如，在时间t0，电源电压可被施加到存储装置。如果电源电压被施加到存储装置，则电源电压可从0V增加并达到电平V1。
在时间t0电源电压已被施加到存储装置之后，电源电压可在从t0至t1的时段期间增加(如“通电”所指示)。换言之，电源电压可增加以使得包括在存储装置中的存储控制器和存储器装置可操作。电源电压可增加至电平V1。如果电源电压的电平变为V1，则存储装置被允许执行引导操作.
在从t1至t2的时段期间，存储装置可执行引导操作(如“引导”所指示)。在实施方式中，引导操作可以是在存储装置执行操作之前执行的后台操作。换言之，如果引导操作完成，则存储装置被允许执行操作。
在执行引导操作的同时，电源电压的电平可保持在电平V1。
在实施方式中，在存储装置执行引导操作的同时，电源电压的电平可减小至等于或小于电平V1的电平。电源电压可能由于内部因素或外部因素而下降。
如果电源电压减小至低于用于执行引导操作的最小电压的电平，则引导操作可被暂停。然而，在本公开中，即使电源电压减小至低于用于执行引导操作的最小电压的电平，引导操作也可没有暂停地连续执行。
例如，在时间t1a，电源电压的电平可减小至电平V2。减小的电源电压可再次增大。这里，电源电压可按照电源电压从减小的电压电平增大的软重置方式重置，而非按照电源电压减小至0V然后再次增大的硬重置方式重置。
暂停的引导操作可在电源电压电平已增大之后重新开始。然而，如果即使在电源电压已减小至低于用于执行引导操作的最小电压的电平之后引导操作仍继续，则引导操作可能有缺陷。由于有缺陷的引导操作，存储装置可执行有缺陷的操作。在这种情况下，电源电压需要被硬重置。
如果即使在电源电压已被软重置之后，在引导操作期间电源电压仍连续地减小，则电源电压需要被硬重置。
在实施方式中，即使电源电压在时间t1a减小，电源电压也可被软重置，而非被硬重置。换言之，电源电压不减小至0V，并且可仅执行将电源电压从减小的电压电平增大的操作。如果在时间t1a已减小的电压再次增大，则引导操作可连续地执行。如果在时间t1a之后在引导操作期间电源电压连续地减小，则电源电压可被硬重置。如果电源电压被硬重置，则电源电压可从0V再次增大(如“通电”所指示)。
如果电源电压被硬重置或软重置，然后再次增大，则引导操作可连续地执行。
在引导操作已完成之后，可在从t2至t3的时段期间执行操作(如“操作”所指示)。在时间t2要执行的操作可以是存储控制器和存储器装置用于执行编程操作、读操作或擦除操作的操作。在存储控制器和存储器装置执行操作的同时(在从t2至t3的时段期间)，电源电压的电平可保持在电平V1。换言之，存储装置可使用电平V1的电源电压来执行操作。
然而，在存储装置执行操作的同时，施加到存储控制器和存储器装置的电源电压可减小。在实施方式中，电源电压的电平可在时间t2a减小至V3并且在时间t2b减小至V4。减小的电源电压可再次增大。这里，电源电压可按照电源电压从减小的电压电平增大的软重置方式重置，而非按照电源电压减小至0V然后再次增大的硬重置方式重置。即使电源电压在时间t2a或t2b减小，电源电压也可被软重置，而非被硬重置。换言之，电源电压不减小至0V，并且可仅执行将电源电压从减小的电压电平增大的操作。
在实施方式中，如果施加到存储装置的电源电压减小，则当电源电压再次增大至电平V1时可重新开始操作。然而，尽管电源电压减小，也可连续地执行操作。在这种情况下，在由存储装置执行的操作期间可发生错误。因此，为了防止不正确地执行操作，存储装置需要将电源电压硬重置。
如果即使在电源电压已被软重置之后在操作步骤“操作”，电源电压仍连续地减小，则电源电压需要被硬重置。换言之，如果在时间t3之后在操作步骤“操作”，电源电压连续地减小，则电源电压可被硬重置。如果电源电压被硬重置，则电源电压可从0V再次增大(如“通电”所指示)。
在时间t3，为了防止在由存储装置执行的操作期间发生错误，存储装置可重置电源电压。在这种情况下，电源电压可被硬重置。
换言之，存储器装置可在时间t3将要施加到存储装置的电源电压减小至0V(如“断电”所指示)，然后在时间t4增大电源电压(如“通电”所指示)。在时间t4增大的电源电压可达到存储装置被允许执行操作的电平V1。此后，存储器装置可重新执行引导操作，并且在已执行引导操作之后执行编程操作等。
图3是示出存储器装置由于电压降而故障的区段的图。
参照图3，图3的水平轴指示在电源电压已增大之后过去的时间。换言之，图3示出作为时间的函数的电源电压的变化。
在实施方式中，在存储器装置(图1的100)执行操作的同时电源电压的电平可维持在电平VCC。然而，在存储器装置执行操作的同时，要施加到存储装置的电源电压的电平可能由于外部因素或内部因素而减小。
例如，在时间t5，电源电压的电平可从电平VCC减小至电平DTVCC。
在传统技术中，如果电源电压减小至电平DTVCC，则存储器装置使要施加到存储器装置中所包括的组件的电压放电。随后，存储器装置执行自主地重置电源电压的操作。即，基准电平大于用于发起存储器装置和存储控制器的重置的电压电平且小于存储器装置和存储控制器执行操作所需的电压电平，并且可在传统重置之前自主地执行重置操作。
然而，在本公开中，电源电压可由存储控制器重置。
在实施方式中，在电源电压的电平已减小至电平DTVCC之后，电源电压的电平可进一步减小至电平POR。如果电源电压的电平是电平POR，则存储器装置可执行用于重置电源电压的操作。如果电源电压被重置，则电源电压的电平可增大至电平VCC。
在从t5至t6的时段期间，即，在电源电压的电平在已减小至电平DTVCC之后变为电平POR之前，存储器装置必须暂停操作。然而，如果即使在电源电压的电平已减小至电平DTVCC之后存储器装置仍执行操作，则在由存储器装置执行的操作期间可发生错误。
如果在电源电平的电平已减小至电平DTVCC之后存储器装置已经执行有缺陷的操作，则操作可能无法恢复。因此，如果电源电压的电平减小至电平DTVCC，则存储器装置可暂停操作。
在实施方式中，如果已减小至电平DTVCC的电源电压的电平在变为电平POR之前重新增大，则电源电压可能无法重置。换言之，如果在从t5至t6的时段期间执行有缺陷的操作之后，在电源电压的电平变为电平POR之前电源电压重新增大，则存储装置可能无法识别出执行了有缺陷的操作，由此电源电压可能无法重置。
在传统技术中，当电源电压的电平经由电平DTVCC减小至电平POR时，存储器装置执行重置电源电压的操作。换言之，当电源电压的电平减小至电平DTVCC时，不执行重置电源电压的操作。当电源电压的电平变为电平POR时，存储器装置执行重置电源电压的操作。
因此，在传统技术中，当电源电压的电平变为电平DTVCC时，存储器装置使要施加到存储器装置的组件的电压放电。此后，当电源电压的电平变为电平POR时，存储器装置执行重置电源电压的操作。即，电平DTVCC(基准电平)大于用于发起存储器装置和存储控制器的重置的电平POR并且小于存储器装置和存储控制器执行操作所需的电压电平。
因此，由于在电源电压的电平低于电平DTVCC且高于电平POR的区段中执行存储器装置的操作，所以可能发生错误。换言之，在传统技术中，参照图3，由于存储器装置在从t5至t6的时段期间执行操作，所以可能发生错误。
然而，在本公开中，在时间t5，即，当电源电压的电平为电平DTVCC时，电源电压可被重置。例如，当电源电压的电平从电平VCC减小至电平DTVCC时，电源电压可被软重置。换言之，电源电压可按照电源电压从减小的电压电平增大的软重置方式重置，而非按照电源电压减小至0V然后再次增大的硬重置方式重置。
此后，如果即使在已执行软重置之后电源电压仍连续地减小，则电源电压可被硬重置。即，电源电压可降低至基准电平以下多次。如果电源电压被硬重置，则电源电压可从0V再次增大(如“通电”所指示)。
以下，将描述存储器装置执行重置电源电压的操作的方法。此外，将描述根据本公开的当电源电压减小至电平DTVCC时备份命令和数据的方法。
图4是用于描述电压噪声的图。
图4示出要施加到存储装置(图1的50)的电源电压。电源电压的电平可能由于外部噪声或内部噪声而无法恒定。
在实施方式中，电源电压可以是要施加到存储装置的电压。例如，电源电压可被施加到存储控制器(图1的200)和存储器装置(图1的100)。
电源电压可等于或大于电平DTVCC。换言之，电平DTVCC的电源电压可以是用于存储装置的正常操作的最小电压。
然而，由于外部噪声或内部噪声，电源电压的电平可能无法恒定在特定电平，而是可随着时间过去变化为介于低于电平DTVCC的电平与大于电平DTVCC的电平之间的电平当中的任一电平。换言之，电源电压可能由于外部噪声或内部噪声而不稳定。
如果电源电压的电平不稳定，则在由存储器装置执行的操作期间可能发生错误。在这种情况下，需要重置电源电压。换言之，为了使减小的电源电压重新增大，电源电压可进一步减小至0V，然后重新增大。
在实施方式中，当在施加电源电压的同时发生毛刺现象或发生不期望的放电现象时，电源电压也可能不稳定。在这种情况下，也需要重置电源电压。
如果电源电压被重置，则电源电压可达到正常电平。
图5是用于描述根据本公开的实施方式的图1的存储控制器200的配置以及在低电压状态下时存储控制器200的操作的图。低电压状态意指电源电压电平大于用于发起存储器装置和存储控制器的重置的电压电平并且小于存储器装置和存储控制器执行操作所需的电压电平。
参照图5，存储控制器200可包括数据发送器210、电压传感器220、数据备份组件230和电源控制器240。
数据发送器210可从主机300接收请求REQUEST。从主机300接收的请求REQUEST可以是编程请求、读请求或擦除请求。从主机300接收的请求REQEST可以是不仅包括上述请求，而且包括其它类型的请求的各种请求中的任一个。
数据发送器210可从主机300接收数据以及请求REQUEST。从主机300接收的数据可以是要编程到存储器装置100的数据。
数据发送器210可基于从主机300接收的请求REQUEST和数据将命令CMD和数据DATA输出到存储器装置100。输出到存储器装置100的命令CMD可以是与从主机300接收的请求REQUEST对应的命令。
在实施方式中，如果从主机300接收的请求REQUEST是编程请求，则数据发送器210可向存储器装置100输出与编程请求对应的编程命令和数据。在实施方式中，如果从主机300接收的请求REQUEST是读请求或擦除请求，则数据发送器210可向存储器装置100输出与读请求对应的读命令或者与擦除请求对应的擦除命令。
数据发送器210可从电压传感器220接收检测信息DETECT_INF。当要施加到存储控制器200或存储器装置100的电源电压等于或小于基准电平时，可生成检测信息DETECT_INF。基准电平可以是在存储器装置100开始重置电源电压的操作之前的电压电平。此外，基准电平大于用于发起存储器装置和存储控制器的重置的电压电平并且小于存储器装置和存储控制器执行操作所需的电压电平。这里，电源电压可按照电源电压从减小的电压电平增大的软重置方式重置，而非按照电源电压减小至0V然后再次增大的硬重置方式重置。
当接收到检测信息DETECT_INF时，数据发送器210可备份与从主机300接收的请求REQUEST对应的命令和数据。换言之，数据发送器210可向数据备份组件230输出包括与从主机300接收的请求REQUEST对应的命令和数据的备份数据BACKUP_DATA。
电压传感器220可检测施加到存储装置的电源电压是否等于或小于基准电平。例如，要施加到存储控制器200或存储器装置100的电源电压可能由于外部因素或内部因素而等于或小于基准电平。如果要施加到存储控制器200或存储器装置100的电源电压等于或小于基准电平，则在存储控制器200或存储器装置100执行的操作期间可能发生错误。因此，在本公开中，为了防止在存储控制器200或存储器装置100执行的操作期间发生错误，电压传感器220可检测电源电压是否等于或小于基准电平，并且当电源电压等于或小于基准电平时生成检测信息DETECT_INF。
在实施方式中，如果电源电压等于或小于基准电平并因此生成检测信息DETECT_INF，则电压传感器220可将检测信息DETECT_INF输出到数据发送器210和电源控制器240。数据发送器210和电源控制器240可基于所接收的检测信息DETECT_INF来执行备份命令和数据的操作以及重置要施加到存储器装置100的电源电压的操作。
例如，如果电源电压等于或小于基准电平，则数据发送器210可从电压传感器220接收检测信息DETECT_INF。由于已接收到检测信息DETECT_INF，所以数据发送器210可能不输出与从主机300接收的请求REQUEST对应的命令和数据。换言之，当电源电压等于或小于基准电平时，数据发送器210可能不向存储器装置100输出命令和数据以使得存储器装置100不执行操作，直至要施加到存储器装置100的电源电压被重置。
在已接收到检测信息DETECT_INF之后，数据发送器210可将备份数据BACKUP_DATA输出到数据备份组件230。备份数据BACKUP_DATA可包括与在已接收到检测信息DETECT_INF之后从主机300接收的请求REQUEST对应的命令和数据以及与电源电压等于或小于基准电平时由存储器装置100执行的操作对应的命令和数据。
数据备份组件230可存储从数据发送器210接收的备份数据BACKUP_DATA。在要施加到存储器装置100的电源电压已被重置之后，数据备份组件230可将备份数据BACKUP_DATA输出到数据发送器210。此后，数据发送器210可将备份数据BACKUP_DATA输出到存储器装置100，并且存储器装置100可基于备份数据BACKUP_DATA执行操作。
电源控制器240可从电压传感器220接收检测信息DETECT_INF。电源控制器240可基于检测信息DETECT_INF将电源电压重置命令PORST_CMD输出到存储器装置100。电源电压重置命令PORST_CMD可以是用于重置要施加到存储器装置100的电源电压的命令。电源电压重置命令PORST_CMD可以是不直接增大减小的电源电压，而是将电源电压减小至接地电压(0V)然后重新增大电源电压的命令。在接收到电源电压重置命令PORST_CMD之后，存储器装置100可重置电源电压。
图6是用于描述根据本公开的实施方式的从主机接收的命令和数据以及命令和数据的备份的图。
参照图6，第一列指示数据发送器(图5的210)从主机(图5的300)接收请求的顺序，第二列指示与从主机接收到数据发送器的请求对应的命令和数据。从主机接收的请求可包括各种请求，包括编程请求、读请求和擦除请求。
在图6中，假设第一命令CMD1是与第一编程请求对应的命令，第一数据DATA1是用于执行第一命令CMD1的数据，第二命令CMD2是与第一读请求对应的命令，第三命令CMD3是与第二编程请求对应的命令，第三数据DATA3是用于执行第三命令CMD3的数据，第四命令CMD4是与第二读请求对应的命令。
在实施方式中，首先从主机接收的请求可以是第一编程请求。因此，数据发送器可向存储器装置(图5的100)输出与第一编程请求对应的第一数据DATA1和第一命令CMD1。存储器装置可接收第一命令CMD1和第一数据DATA1并执行与第一编程请求对应的编程操作。
随后，数据发送器可从主机接收第一读请求。因此，数据发送器可向存储器装置输出与第一读请求对应的第二命令CMD2，而不输出数据。
在存储器装置执行与第二命令CMD2对应的读操作的同时，电压传感器(图5的220)可检测到电源电压的电平变得等于或小于基准电平。在这种情况下，存储控制器可将电源重置命令输出到存储器装置。存储器装置可接收电源重置命令并暂停第一读操作。
因此，为了重置要施加到存储器装置的电源电压，不仅已由存储器装置执行的第二命令CMD2，而且与自那时起接收的请求对应的数据和命令可被备份。换言之，数据发送器可向数据备份组件(图5的230)发送包括第二命令CMD2、第三命令CMD3、第三数据DATA3和第四命令CMD4的备份数据。数据备份组件可存储备份数据。将备份数据存储在数据备份组件中的操作可与重置要施加到存储器装置的电源电压的操作同时执行或者在重置操作之前执行。
如果要施加到存储器装置的电源电压被重置，则数据备份组件可将备份数据输出到存储器装置。换言之，如果电源电压被重置，则数据备份组件可从第二命令CMD2按顺序将命令依次输出到存储器装置。因此，存储器装置可首先接收第二命令CMD2并执行与第二命令CMD2对应的读操作。此后，存储器装置可接收第三命令CMD3和第三数据DATA3并执行编程操作，并且可接收第四命令CMD4并执行读操作。
在实施方式中，如果在存储器装置执行与第二编程请求对应的第三命令CMD3的同时电源电压变得等于或小于基准电平，则电压传感器可生成检测信息。数据发送器可接收检测信息并向数据备份组件发送备份数据，该备份数据不仅包括与存储器装置正执行的编程操作对应的第三命令CMD3，而且包括第三数据DATA3和第四命令CMD4。因此，数据备份组件可存储第三命令CMD3、第三数据DATA3和第四命令CMD4。换言之，如果在编程操作期间电源电压变得等于或小于基准电平，则不仅编程命令，而且与编程命令对应的数据可被备份。
随后，如果电源电压被重置，则数据备份组件可从第三命令CMD3按顺序将命令依次输出到存储器装置，并且存储器装置可从与第三命令CMD3对应的编程操作按顺序重新执行编程操作。
图7是用于描述根据本公开的实施方式的当从存储器装置100接收到低电压信号时存储控制器200的操作的图。
参照图7，图7的电压传感器220可从存储器装置100接收低电压信号DV_SIG。低电压信号DV_SIG可以是指示要施加到存储器装置100的电源电压已等于或小于基准电平的信号。基准电平可以是在存储器装置100开始重置电源电压之前的电压电平。换言之，在存储器装置100自主地重置电源电压之前，图7的存储控制器200可基于从存储器装置接收的信号控制存储器装置100重置要施加到存储器装置100的电源电压。即，基准电平大于用于发起存储器装置和存储控制器的重置的电压电平并且小于存储器装置和存储控制器执行操作所需的电压电平，并且可在传统重置之前自主地执行重置操作。
在实施方式中，存储器装置可将低电压信号DV_SIG输出到存储控制器200。低电压信号DV_SIG可以是当要施加到存储器装置100的电源电压等于或小于基准电平时输出的信号。即使当输出低电压信号DV_SIG时，存储器装置100也可能无法重置电源电压。换言之，当输出低电压信号DV_SIG时，电源电压可能无法重置。
如果在没有重置要施加到存储器装置100的电源电压的情况下存储器装置100执行操作，则可能发生错误。因此，在本公开中，提出存储控制器200重置要施加到存储器装置100的电源电压的操作。
在实施方式中，电压传感器220可从存储器装置100接收低电压信号DV_SIG。如果电压传感器220接收到低电压信号DV_SIG，则检测信息DETECT_INF可按照与要施加到存储装置的电源电压等于或小于基准电平的情况相同的方式生成。换言之，电压传感器220可生成用于重置要施加到存储器装置100的电源电压的检测信息DETECT_INF。电压传感器220可将所生成的检测信息DETECT_INF输出到数据发送器210和电源控制器240。
在实施方式中，与图5的实施方式不同，数据发送器210可能不向存储器装置100输出命令和数据。数据发送器210可向数据备份组件230输出包括正由存储器装置100执行的命令的备份数据BACKUP_DATA。数据备份组件230可备份命令和数据。数据备份组件230可在要施加到存储器装置100的电源电压已被重置之后将备份数据BACKUP_DATA输出到数据发送器210。数据发送器210可从备份数据BACKUP_DATA当中与已被暂停的操作对应的命令按顺序将命令依次输出到存储器装置100。
在实施方式中，电源控制器240可从电压传感器220接收检测信息DETECT_INF。如果电源控制器240接收到检测信息DETECT_INF，则电源控制器240可向存储器装置100输出电源电压重置命令PORST_CMD。电源电压重置命令PORST_CMD可以是用于重置要施加到存储器装置100的电源电压的命令。
存储器装置100可接收电源电压重置命令PORST_CMD，将电源电压减小至0V，然后重新增大电源电压。因此，存储器装置100可重置电源电压。
图8是用于描述根据本公开的实施方式的当从存储器装置100接收到cam块读取时间时存储控制器200的操作的图。
参照图7和图8，除了电压传感器220从存储器装置100接收内容可寻址存储器(CAM)块读取时间CREAD_TIME的事实以外，图8的存储控制器200的操作与图7的实施方式相同；因此，其重复说明将被省略。
在实施方式中，存储器装置100可将CAM块读取时间CREAD_TIME输出到存储控制器200。CAM块读取时间CREAD_TIME可以是在已执行引导操作之后存储器装置100读取存储器单元阵列中所包括的CAM块的数据所花费的时间。CAM块可包括坏块信息、用于设定控制逻辑的代码信息和列信息。
在实施方式中，如果CAM块读取时间CREAD_TIME等于或小于基准时间，则CAM块中的一些数据可能未被读取。换言之，尽管存储器装置100必须读取CAM块的所有数据以正常地执行操作，但CAM块的一些数据可能未被读取。这可基于用于读取存储在CAM块中的数据的时间来确定。
在用于读取存储在CAM块中的数据的时间相对短的情况下，可确定由于施加到存储器装置100的电源电压低于基准电平，所以未能读取CAM块的所有数据。基准电平可以是在存储器装置100开始重置电源电压之前的电压电平。在这种情况下，需要重置要施加到存储器装置100的电源电压。
存储器装置100可向存储控制器200输出CAM块读取时间CREAD_TIME(用于读取存储在CAM块中的数据的时间)。CAM块读取时间CREAD_TIME可小于基准时间。
在实施方式中，电压传感器220可确定CAM块读取时间CREAD_TIME是否小于基准时间。如果CAM块读取时间CREAD_TIME小于基准时间，则电压传感器220可按照与图7的实施方式相同的方式生成检测信息DETECT_INF，并将所生成的检测信息DETECT_INF输出到数据发送器210和电源控制器240。这里，可在传统重置之前自主地执行重置操作。
数据发送器210可基于检测信息DETECT_INF将备份数据BACKUP_DATA存储在数据备份组件230中。电源控制器240可基于检测信息DETECT_INF向存储器装置100输出电源电压重置命令PORST_CMD。存储器装置100可基于电源电压重置命令PORST_CMD来重置要施加到存储器装置100的电源电压。
在实施方式中，即使已执行与电源电压重置命令PORST_CMD对应的电源电压重置操作，由于CAM块读取时间CREAD_TIME小于基准时间，所以电源电压重置操作已执行的次数可增加。在电源电压重置操作已执行的次数超过预设基准计数的情况下，包括对应CAM块的存储器装置可不再使用(Chip-Kill)。本文针对参数所使用的词语“预设”(例如，预设基准计数)意指在处理或算法中使用参数之前确定参数的值。对于一些实施方式，在处理或算法开始之前确定参数的值。在其它实施方式中，在处理或算法期间，但在处理或算法中使用参数之前确定参数的值。
换言之，如果基于CAM块读取时间CREAD_TIME，通过读取包括在存储器装置中的CAM块而获得的读取数据被确定为不可靠数据，则由于电源电压无法继续重置，所以包括对应CAM块的存储器装置可不再使用(Chip-Kill)。
图9是示出图1的存储器装置100的配置的图。
参照图9，存储器装置100可包括存储器单元阵列110、外围电路120和控制逻辑130。控制逻辑130可被实现为硬件、软件或硬件和软件的组合。例如，控制逻辑130可以是根据算法操作的控制逻辑电路和/或执行控制逻辑代码的处理器。
存储器单元阵列110可包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过行线RL联接到行解码器121。多个存储块BLK1至BLKz可通过位线BL1至BLn联接到页缓冲器组123。存储块BLK1至BLKz中的每一个可包括多个存储器单元。在实施方式中，多个存储器单元可以是非易失性存储器单元。联接到同一字线的存储器单元可被定义为一个页。因此，各个存储块可包括多个页。
行线RL可包括至少一条源极选择线、多条字线和至少一条漏极选择线。
包括在存储器单元阵列110中的各个存储器单元可由能够存储单个数据比特的单级单元(SLC)、能够存储两个数据比特的多级单元(MLC)、能够存储三个数据比特的三级单元(TLC)或者能够存储四个数据比特的四级单元(QLC)形成。
外围电路120可在控制逻辑130的控制下对存储器单元阵列110的所选区域执行编程操作、读操作或擦除操作。外围电路120可驱动存储器单元阵列110。例如，外围电路120可在控制逻辑130的控制下将各种操作电压施加到行线RL和位线BL1至BLn或者使施加的电压放电。
外围电路120可包括行解码器121、电压发生器122、页缓冲器组123、列解码器124、输入/输出电路125和感测电路126。
行解码器121通过行线RL联接到存储器单元阵列110。行线RL可包括至少一条源极选择线、多条字线和至少一条漏极选择线。在实施方式中，字线可包括正常字线和虚拟字线。在实施方式中，行线RL还可包括管选择线。
行解码器121可将从控制逻辑130接收的行地址RADD解码。行解码器121可响应于解码的地址来选择存储块BLK1至BLKz中的至少一个存储块。行解码器121可响应于解码的地址来选择所选存储块的至少一条字线WL，以使得从电压发生器122生成的电压被施加到至少一条字线WL。
例如，在编程操作期间，行解码器121可将编程电压施加到所选字线并将电平低于编程电压的编程通过电压施加到未选字线。在编程验证操作期间，行解码器121可将验证电压施加到所选字线并将高于验证电压的验证通过电压施加到未选字线。在读操作期间，行解码器121可将读电压施加到所选字线并将高于读电压的读通过电压施加到未选字线。
在实施方式中，存储器装置100的擦除操作可基于存储块来执行。在擦除操作期间，行解码器121可响应于解码的地址来选择一个存储块。在擦除操作期间，行解码器121可将接地电压施加到联接到所选存储块的字线。
电压发生器122可在控制逻辑130的控制下操作。电压发生器122可使用供应给存储器装置100的外部电源电压来生成多个电压。例如，电压发生器122可响应于操作信号OPSIG来生成要用于编程操作、读操作和擦除操作的各种操作电压Vop。例如，电压发生器122可在控制逻辑130的控制下生成编程电压、验证电压、通过电压、读电压、擦除电压等。
在实施方式中，电压发生器122可通过调节外部电源电压来生成内部电源电压。从电压发生器122生成的内部电源电压可用作存储器装置100的操作电压。
在实施方式中，电压发生器122可使用外部电源电压或内部电源电压来生成多个电压。
例如，电压发生器122可包括用于接收内部电源电压的多个泵浦电容器，并且在控制逻辑130的控制下通过选择性地启用多个泵浦电容器来生成多个电压。
所生成的电压可通过行解码器121供应给存储器单元阵列110。
页缓冲器组123可包括第一页缓冲器PB1至第n页缓冲器PBn。第一页缓冲器PB1至第n页缓冲器PBn分别通过第一位线BL1至第n位线BLn联接到存储器单元阵列110。第一页缓冲器PB1至第n页缓冲器PBn可在控制逻辑130的控制下操作。例如，第一页缓冲器PB1至第n页缓冲器PBn可响应于页缓冲器控制信号PBSIGNALS来操作。例如，在读操作或验证操作期间，第一页缓冲器PB1至第n页缓冲器PBn可暂时地存储通过第一位线BL1至第n位线BLn接收的数据，或者感测第一位线BL1至第n位线BLn的电压或电流。
例如，在编程操作期间，当编程电压被施加到所选字线时，第一页缓冲器PB1至第n页缓冲器PBn可通过第一位线BL1至第n位线BLn将通过输入/输出电路125接收的数据DATA发送到所选存储器单元。基于所发送的数据对所选页中的存储器单元进行编程。在编程验证操作期间，第一页缓冲器PB1至第n页缓冲器PBn可通过感测通过第一位线BL1至第n位线BLn从所选存储器单元接收的电压或电流来读取页数据。
在读操作期间，在列解码器124的控制下，第一页缓冲器PB1至第n页缓冲器PBn可通过第一位线BL1至第n位线BLn从所选页的存储器单元读取数据DATA并将读取的数据DATA输出到数据输入/输出电路125。
在擦除操作期间，第一页缓冲器PB1至第n页缓冲器PBn可将第一位线BL1至第n位线BLn浮置或者向其施加擦除电压。
列解码器124可响应于列地址CADD在输入/输出电路125与页缓冲器组123之间发送数据。例如，列解码器124可通过数据线DL与第一页缓冲器PB1至第n页缓冲器PBn交换数据，或者通过列线CL与输入/输出电路125交换数据。
输入/输出电路125可将从参照图1描述的存储控制器(图1的200)接收的命令CMD或地址ADDR发送到控制逻辑130，或者可与列解码器124交换数据DATA。
在读操作或验证操作期间，感测电路126可响应于允许比特信号VRYBIT生成基准电流，并且可将从页缓冲器组123接收的感测电压VPB与通过基准电流生成的基准电压进行比较并输出通过信号PASS或失败信号FAIL。
控制逻辑130可响应于命令CMD和地址ADDR输出操作信号OPSIG、行地址RADD、页缓冲器控制信号PBSIGNALS和允许比特信号VRYBIT，因此控制外围电路120。另外，控制逻辑130可响应于通过信号PASS或失败信号FAIL来确定在验证操作期间目标存储器单元是否通过验证。
包括在存储器单元阵列110中的各个存储器单元可根据要存储在对应存储器单元中的数据而被编程为多个编程状态当中的任一个编程状态。存储器单元的目标编程状态可根据其中要存储的数据而被确定为多个编程状态中的任一个。
图10是示出图9的存储器单元阵列110的实施方式的图。
参照图10，存储器单元阵列110可包括多个存储块BLK1至BLKz。各个存储块可具有三维结构。各个存储块可包括层叠在基板上的多个存储器单元。存储器单元布置在+X方向、+Y方向和+Z方向上。各个存储块的结构将参照图11和图12更详细地描述。
图11是示出根据本公开的实施方式的图10的存储块BLK1至BLKz中的任一个存储块BLKa的电路图。
参照图11，存储块BLKa可包括多个单元串CS11至CS1m和CS21至CS2m。在实施方式中，单元串CS11至CS1m和CS21至CS2m中的每一个可形成为“U”形状。在存储块BLKa中，m个单元串可布置在行方向(即，+X方向)上。在图11中，示出两个单元串布置在列方向(即，+Y方向)上。然而，仅为了描述方便而进行该例示，将理解，三个或更多个单元串可布置在列方向上。
多个单元串CS11至CS1m和CS21至CS2m中的每一个可包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn、管式晶体管PT以及至少一个漏极选择晶体管DST。
各个单元串的源极选择晶体管SST联接在公共源极线CSL与存储器单元MC1至MCp之间。
在实施方式中，布置在同一行的单元串的源极选择晶体管联接到在行方向上延伸的源极选择线，布置在不同行的单元串的源极选择晶体管联接到不同的源极选择线。在图11中，第一行中的单元串CS11至CS1m的源极选择晶体管联接到第一源极选择线SSL1。第二行中的单元串CS21至CS2m的源极选择晶体管联接到第二源极选择线SSL2。
在实施方式中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可共同联接到单条源极选择线。
各个单元串中的第一存储器单元MC1至第n存储器单元MCn联接在源极选择晶体管SST与漏极选择晶体管DST之间。
第一存储器单元MC1至第n存储器单元MCn可被分成第一存储器单元MC1至第p存储器单元MCp和第p+1存储器单元MCp+1至第n存储器单元MCn。第一存储器单元MC1至第p存储器单元MCp依次布置在与+Z方向相反的方向上，并且串联联接在源极选择晶体管SST与管式晶体管PT之间。第p+1存储器单元MCp+1至第n存储器单元MCn依次布置在+Z方向上，并且串联联接在管式晶体管PT与漏极选择晶体管DST之间。第一存储器单元MC1至第p存储器单元MCp和第p+1存储器单元MCp+1至第n存储器单元MCn通过管式晶体管PT彼此联接。各个单元串的第一存储器单元MC1至第n存储器单元MCn的栅极分别联接到第一字线WL1至第n字线WLn。
单元串的管式晶体管PT的各个栅极联接到管线PL。
各个单元串的漏极选择晶体管DST联接在对应位线与存储器单元MCp+1至MCn之间。布置在行方向上的单元串联接到在行方向上延伸的漏极选择线。第一行中的单元串CS11至CS1m的漏极选择晶体管联接到第一漏极选择线DSL1。第二行中的单元串CS21至CS2m的漏极选择晶体管联接到第二漏极选择线DSL2。
布置在列方向上的单元串可联接到在列方向上延伸的位线。在图11上，第一列中的单元串CS11和CS21联接到第一位线BL1。第m列中的单元串CS1m和CS2m联接到第m位线BLm。
布置在行方向上的单元串中联接到同一字线的存储器单元形成单个页。例如，第一行中的单元串CS11至CS1m当中联接到第一字线WL1的存储器单元形成单个页。第二行中的单元串CS21至CS2m当中联接到第一字线WL1的存储器单元形成另一单个页。当漏极选择线DSL1和DSL2中的任一条被选择时，布置在单行方向上的对应单元串可被选择。当字线WL1至WLn中的任一条被选择时，可从所选单元串当中选择对应单个页。
在实施方式中，可代替第一位线BL1至第m位线BLm提供偶数位线和奇数位线。布置在行方向上的单元串CS11至CS1m或CS21至CS2m中的偶数单元串可联接到各条偶数位线。布置在行方向上的单元串CS11至CS1m或CS21至CS2m中的奇数单元串可联接到各条奇数位线。
在实施方式中，第一存储器单元MC1至第n存储器单元MCn中的至少一个可用作虚拟存储器单元。例如，可提供至少一个或更多个虚拟存储器单元以减小源极选择晶体管SST与存储器单元MC1至MCp之间的电场。另选地，可提供至少一个或更多个虚拟存储器单元以减小漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。随着虚拟存储器单元的数量增加，存储块BLKa的操作可靠性可增加，同时存储块BLKa的尺寸可增加。随着虚拟存储器单元的数量减小，存储块BLKa的尺寸可减小，但存储块BLKa的操作可靠性可降低。
为了有效地控制至少一个虚拟存储器单元，各个虚拟存储器单元可具有所需阈值电压。在执行对存储块BLKa的擦除操作之前或之后，可对所有或一些虚拟存储器单元执行编程操作。在执行编程操作之后执行擦除操作的情况下，通过控制要施加到与各个虚拟存储器单元联接的虚拟字线的电压，虚拟存储器单元可具有所需阈值电压。
图12是示出根据本公开的实施方式的图10的存储块BLK1至BLKz中的任一个存储块BLKb的电路图。
参照图12，存储块BLKb可包括多个单元串CS11’至CS1m’和CS21’至CS2m’。单元串CS11’至CS1m’和CS21’至CS2m’中的每一个在+Z方向上延伸。单元串CS11’至CS1m’和CS21’至CS2m’中的每一个可包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn以及至少一个漏极选择晶体管DST，它们层叠在设置在存储块BLK1’的下部的基板(未示出)上。
各个单元串的源极选择晶体管SST联接在公共源极线CSL与存储器单元MC1至MCn之间。布置在同一行的单元串的源极选择晶体管联接到同一源极选择线。布置在第一行的单元串CS11’至CS1m’的源极选择晶体管可联接到第一源极选择线SSL1。布置在第二行的单元串CS21’至CS2m’的源极选择晶体管可联接到第二源极选择线SSL2。在实施方式中，单元串CS11’至CS1m’和CS21’至CS2m’的源极选择晶体管可共同联接到单条源极选择线。
各个单元串中的第一存储器单元MC1至第n存储器单元MCn串联联接在源极选择晶体管SST与漏极选择晶体管DST之间。第一存储器单元MC1至第n存储器单元MCn的栅极分别联接到第一字线WL1至第n字线WLn。
各个单元串的漏极选择晶体管DST联接在对应位线与存储器单元MC1至MCn之间。布置在行方向上的单元串的漏极选择晶体管可联接到在行方向上延伸的漏极选择线。第一行中的单元串CS11’至CS1m’的漏极选择晶体管联接到第一漏极选择线DSL1。第二行中的单元串CS21’至CS2m’的漏极选择晶体管可联接到第二漏极选择线DSL2。
因此，除了从各个单元串排除管式晶体管PT之外，图12的存储块BLKb可具有与图11的存储块BLKa相似的等效电路。
在实施方式中，可代替第一位线BL1至第m位线BLm提供偶数位线和奇数位线。布置在行方向上的单元串CS11’至CS1m’或CS21’至CS2m’当中的偶数单元串可联接到各条偶数位线，布置在行方向上的单元串CS11’至CS1m’或CS21’至CS2m’当中的奇数单元串可联接到各条奇数位线。
此外，为了减小源极选择晶体管SST与存储器单元MC1至MCn之间的电场，第一存储器单元MC1至第n存储器单元MCn中的至少一个可用作虚拟存储器单元。
图13是示出根据本公开的实施方式的存储控制器的操作的图。
参照图13，在步骤S1301，存储控制器可检测低电压或低电压噪声。这里，低电压可指要施加到存储控制器或存储器装置的电源电压减小至低于基准电平的电平时的电压。电压噪声可指要施加到存储控制器或存储器装置的电源电压不均匀地变化至高于基准电平的电平时的电压。
在步骤S1303，存储控制器可生成检测信息。检测信息可以是指示要施加到存储控制器或存储器装置的电源电压已减小至等于或低于基准电平的电平的信息。存储控制器可基于检测信息来执行重置要施加到存储器装置的电源电压的操作。
例如，在步骤S1305，存储控制器可暂停命令和数据的输出，并执行备份操作。在实施方式中，要施加到存储器装置的电源电压变为等于或小于基准电平的电平，由此由存储器装置执行的操作可被暂停。由于由存储器装置执行的操作暂停，即，由于存储器装置无法再执行操作，所以存储控制器可不向存储器装置输出命令和数据。
此外，存储控制器可备份与暂停的操作对应的命令和数据以及与自操作暂停起从主机接收的请求对应的命令和数据。换言之，由于存储器装置的操作已暂停，所以与要对存储器装置执行的操作对应的命令和数据可被备份。如果要施加到存储器装置的电源电压再次变为正常电平，则备份的命令和数据可被输出到存储器装置。
在步骤S1307，存储控制器可向存储器装置输出电源电压重置命令。电源电压重置命令可以是用于重置要施加到存储器装置的电源电压的命令。基于电源电压重置命令，存储器装置可将电源电压减小至0V，然后将电源电压恢复至正常电平。
图14是用于描述根据本公开的实施方式的存储控制器的操作的图。
参照图14，在步骤S1401，存储控制器可暂停向存储器装置输出命令和数据。换言之，由于要施加到存储控制器或存储器装置的电压等于或小于基准电平，所以存储控制器可不输出命令和数据。这里，存储器装置可暂停正执行的操作。另外，存储控制器可执行备份与暂停的操作对应的命令和数据以及与自操作暂停起从主机接收的请求对应的命令和数据的操作。
例如，在步骤S1403，存储器装置可确定与一直执行的操作对应的命令(即，与暂停的操作对应的命令)是不是编程命令。
如果与暂停的操作对应的命令是编程命令，则不仅编程命令，而且与编程命令对应的编程数据需要被备份。因此，与暂停的编程操作对应的编程命令、与编程命令对应的编程数据以及与在暂停的操作之后从主机接收的请求对应的命令和数据可被备份(在步骤S1405)。
如果与暂停的操作对应的命令不是编程命令，即，如果命令是读命令或擦除命令，则不需要备份数据。换言之，由于不存在与命令对应的数据，所以不需要备份数据。因此，与在暂停的操作之后从主机接收的请求对应的命令和数据可被备份，包括与暂停的读操作或擦除操作对应的读命令或擦除命令(在步骤S1407)。
在步骤S1409，存储控制器可将备份的命令或备份命令和数据输出到存储器装置。在实施方式中，如果要施加到存储器装置的电源电压再次恢复为正常电平，则存储器装置变得能够执行操作。因此，存储控制器可将备份的命令依次输出到存储器装置。换言之，存储控制器可从与已被存储器装置暂停的操作对应的命令按顺序将命令依次输出到存储器装置。存储器装置可从暂停的操作按顺序执行操作。
图15是用于描述根据本公开的实施方式的存储控制器的操作的图。
参照图15，在步骤S1501，存储控制器可接收低电压信号。低电压信号可以是指示要施加到存储器装置的电源电压等于或小于基准电平的信号。换言之，存储控制器可基于低电压信号确定要施加到存储器装置的电源电压等于或小于基准电平。
参照图13和图15，如果要施加到存储器装置的电源电压变得等于或小于基准电平，则存储控制器可生成检测信息(在步骤S1303)。存储控制器可基于检测信息暂停命令和数据的输出(在步骤S1305)。换言之，为了防止在存储器装置重置电源电压的同时存储器装置故障，存储控制器可不向存储器装置输出命令和数据。
此后，基于检测信息，存储控制器可备份正由存储器装置执行的命令和对应数据以及与自那时起从主机接收的请求对应的命令和数据(在步骤S1305)。如果要施加到存储器装置的电源电压再次变为正常电平，则备份的命令和数据可被输出到存储器装置。
如果包括命令和数据的备份数据被备份到存储控制器，则存储控制器可输出电源电压重置命令(在步骤S1307)。电源电压重置命令可以是用于重置要施加到存储器装置的电源电压的命令。基于电源电压重置命令，存储器装置可将电源电压减小至0V，然后将电源电压恢复到正常电平。
图16是示出根据本公开的实施方式的存储控制器的操作的图。
参照图16，在步骤S1601，存储控制器可从存储器装置接收CAM块读取时间。CAM块读取时间可以是在已执行引导操作之后存储器装置读取存储器单元阵列中所包括的CAM块的数据所花费的时间。
在步骤S1603，可确定CAM块读取时间比基准时间短。
在实施方式中，可能需要预定量的时间来读取CAM块的数据。如果读取CAM块的数据所花费的时间比基准时间短，则CAM块的一些数据可能未被读取。换言之，尽管需要读取CAM块的所有数据以使得存储器装置可执行操作，但CAM块的一些数据可能未被读取。CAM块的一些数据未被读取的事实可意指施加到存储器装置的电源电压等于或小于基准电平。
因此，基于CAM块读取时间，存储控制器可确定要施加到存储器装置的电源电压等于或小于基准电平。
参照图13和图15，如果CAM块读取时间比基准时间短，则存储控制器可生成检测信息(在步骤S1303)。存储控制器可基于检测信息暂停命令和数据的输出(在步骤S1305)。换言之，为了防止在存储器装置重置电源电压的同时存储器装置故障，存储控制器可不向存储器装置输出命令和数据。
此后，基于检测信息，存储控制器可备份正由存储器装置执行的命令和对应数据以及与自那时起从主机接收的请求对应的命令和数据(在步骤S1305)。如果要施加到存储器装置的电源电压再次变为正常电平，则备份的命令和数据可被输出到存储器装置。
如果包括命令和数据的备份数据被备份到存储控制器，则存储控制器可输出电源电压重置命令(在步骤S1307)。电源电压重置命令可以是用于重置要施加到存储器装置的电源电压的命令。基于电源电压重置命令，存储器装置可将电源电压减小至0V，然后将电源电压恢复到正常电平。
图17是示出图1的存储控制器的实施方式的图。
存储控制器1000联接到主机和存储器装置。响应于来自主机的请求，存储控制器1000可访问存储器装置。例如，存储控制器1000可控制存储器装置的写操作、读操作、擦除操作和后台操作。存储控制器1000可在存储器装置与主机之间提供接口。存储控制器1000可驱动用于控制存储器装置的固件。
参照图17，存储控制器1000可包括处理器1010、存储器缓冲器1020、纠错码(ECC)电路1030、主机接口1040、缓冲器控制电路1050、存储器接口1060和总线1070。
总线1070可在存储控制器1000的组件之间提供通道。
处理器1010可控制存储控制器1000的总体操作并执行逻辑运算。处理器1010可通过主机接口1040与外部主机通信，并且通过存储器接口1060与存储器装置通信。另外，处理器1010可通过缓冲器控制电路1050与存储器缓冲器1020通信。处理器1010可使用存储器缓冲器1020作为操作存储器、高速缓存存储器或缓冲存储器来控制存储装置的操作。
处理器1010可执行闪存转换层(FTL)的功能。处理器1010可通过FTL将主机所提供的逻辑块地址(LBA)转换为物理块地址(PBA)。FTL可接收LBA并使用映射表将LBA转换为PBA。使用FTL的地址映射方法可根据映射单位以各种方式修改。代表性地址映射方法可包括页映射方法、块映射方法和混合映射方法。
处理器1010可将从主机接收的数据随机化。例如，处理器1010可使用随机化种子将从主机接收的数据随机化。随机化的数据可被提供给存储器装置作为要存储的数据，并且可被编程到存储器单元阵列。
处理器1010可检测到要施加到存储控制器1000和存储器装置(图1的100)的电源电压的电平等于或小于基准电平。如果处理器1010检测到电源电压等于或小于基准电平，则处理器1010可生成检测信息。处理器1010可基于检测信息来备份命令和数据，并输出用于重置要施加到存储器装置的电源电压的电源电压重置命令。
处理器1010可驱动软件或固件以执行随机化操作或去随机化操作。
存储器缓冲器1020可用作处理器1010的操作存储器、高速缓存存储器或缓冲存储器。存储器缓冲器1020可存储要由处理器1010执行的代码和命令。存储器缓冲器1020可存储要由处理器1010处理的数据。存储器缓冲器1020可包括静态RAM(SRAM)或动态RAM(DRAM)。
ECC电路1030可执行纠错。ECC电路1030可通过存储器接口1060基于要写到存储器装置的数据执行ECC编码操作。ECC编码的数据可通过存储器接口1060发送到存储器装置。ECC电路1030可通过存储器接口1060对从存储器装置接收的数据执行ECC解码操作。例如，ECC电路1030可作为存储器接口1060的组件而被包括在存储器接口1060中。
主机接口1040可在处理器1010的控制下与外部主机通信。主机接口1040可使用例如通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插存储器模块(DIMM)、注册DIMM(RDIMM)和负载减少DIMM(LRDIMM)通信方法的各种通信方法中的至少一种来执行通信。
缓冲器控制电路1050可在处理器1010的控制下控制存储器缓冲器1020。
存储器接口1060可在处理器1010的控制下与存储器装置100通信。存储器接口1060可通过通道来与存储器装置通信命令、地址和数据。
例如，存储控制器1000可既不包括存储器缓冲器1020也不包括缓冲器控制电路1050。
例如，处理器1010可使用代码来控制存储控制器1000的操作。处理器1010可从设置在存储控制器1000中的非易失性存储器装置(例如，只读存储器)加载代码。另选地，处理器1010可通过存储器接口1060从存储器装置加载代码。
例如，存储控制器1000的总线1070可被分成控制总线和数据总线。数据总线可发送存储控制器1000中的数据。控制总线可发送存储控制器1000中的诸如命令和地址的控制信息。数据总线和控制总线可彼此分离并且可既不彼此干扰也不彼此影响。数据总线可联接到主机接口1040、缓冲器控制电路1050、ECC电路1030和存储器接口1060。控制总线可联接到主机接口1040、处理器1010、缓冲器控制电路1050、存储器缓冲器1020和存储器接口1060。
图18是示出应用根据本公开的实施方式的存储装置的存储卡系统的框图。
参照图18，存储卡系统2000可包括存储控制器2100、存储器装置2200和连接器2300。
存储控制器2100联接到存储器装置2200。存储控制器2100可访问存储器装置2200。例如，存储控制器2100可控制存储器装置2200的读操作、写操作、擦除操作和后台操作。存储控制器2100可在存储器装置2100与主机之间提供接口。存储控制器2100可驱动用于控制存储器装置2200的固件。存储器装置2200可按照与参照图9描述的存储器装置100相同的方式具体实现。
存储控制器2100可检测到要施加到存储控制器2100和存储器装置(图1的100)的电源电压的电平等于或小于基准电平。如果存储控制器2100检测到电源电压等于或小于基准电平，则存储控制器2100可生成检测信息。存储控制器2100可基于检测信息来备份命令和数据，并输出用于重置要施加到存储器装置的电源电压的电源电压重置命令。
在实施方式中，存储控制器2100可包括诸如随机存取存储器(RAM)、处理单元、主机接口和存储器接口以及ECC电路的组件。
存储控制器2100可通过连接器2300与外部装置通信。存储控制器2100可基于特定通信协议来与外部装置(例如，主机)通信。在实施方式中，存储控制器2100可通过例如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、增强小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和高速非易失性存储器(NVMe)协议的各种通信协议中的至少一种来与外部装置通信。在实施方式中，连接器2300可由上述各种通信协议中的至少一种限定。
在实施方式中，存储器装置2200可被实现为诸如电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变RAM(PRAM)、电阻RAM(ReRAM)、铁电RAM(FRAM)和自旋转矩磁性RAM(STT-MRAM)的各种非易失性存储器装置中的任一种。
在实施方式中，存储控制器2100和存储器装置2200可被集成到单个半导体装置中以形成存储卡。例如，存储控制器2100和存储器装置2200可被集成到单个半导体装置中以形成诸如个人计算机存储卡国际协会(PCMCIA))、紧凑闪存(CF)卡、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC或MMCmicro)、SD卡(SD、miniSD、microSD或SDHC)或通用闪存(UFS)的存储卡。
图19是示出应用根据本公开的实施方式的存储装置的固态驱动器(SSD)系统的框图。
参照图19，SSD系统3000可包括主机3100和SSD 3200。SSD 3200可通过信号连接器3001来与主机3100交换信号SIG，并且可通过电源连接器3002来接收电力PWR。SSD 3200可包括SSD控制器3210、多个闪存3221至322n、辅助电源3230和缓冲存储器3240。
在实施方式中，SSD控制器3210可执行上面参照图1描述的存储控制器200的功能。
SSD控制器3210可响应于从主机3100接收的信号SIG来控制多个闪存3221至322n。在实施方式中，信号SIG可以是基于主机3100与SSD 3200之间的接口的信号。例如，信号SIG可以是由例如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、增强小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和高速非易失性存储器(NVMe)接口的各种接口中的至少一种限定的信号。
SSD控制器3210可检测到要施加到SSD 3200的电源电压的电平等于或小于基准电平。如果SSD控制器3210检测到电源电压等于或小于基准电平，则SSD控制器3210可生成检测信息。SSD控制器3210可基于检测信息来备份命令和数据，并输出用于重置要施加到多个闪存3221至322n的电源电压的电源电压重置命令。
辅助电源3230可通过电源连接器3002联接到主机3100。辅助电源3230可被供应有来自主机3100的电力PWR并且可通过电力PWR来充电。当来自主机3100的电力供应没有顺畅地执行时，辅助电源3230可供应SSD 3200的电力。在实施方式中，辅助电源3230可设置在SSD 3200内部或设置在SSD 3200外部。例如，辅助电源3230可设置在主板中并且可向SSD3200供应辅助电力。
缓冲存储器3240可用作SSD 3200的缓冲存储器。例如，缓冲存储器3240可暂时存储从主机3100接收的数据或从多个闪存3221至322n接收的数据，或者可暂时存储闪存3221至322n的元数据(例如，映射表)。缓冲存储器3240可包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器或者诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。
图20是示出应用根据本公开的实施方式的存储装置的用户系统的框图。
参照图20，用户系统4000可包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。
应用处理器4100可运行包括在用户系统4000中的组件、操作系统(OS)或用户程序。在实施方式中，应用处理器4100可包括用于控制包括在用户系统4000中的组件的控制器、接口、图形引擎等。应用处理器4100可作为系统芯片(SoC)提供。
应用处理器4100可检测到要施加到用户系统4000的电源电压的电平等于或小于基准电平。如果应用处理器4100检测到电源电压等于或小于基准电平，则应用处理器4100可生成检测信息。应用处理器4100可基于检测信息来备份命令和数据，并输出用于重置要施加到用户系统4000的电源电压的电源电压重置命令。
存储器模块4200可用作用户系统4000的主存储器、工作存储器、缓冲存储器或高速缓存存储器。存储器模块4200可包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3SDRAM、LPDDR SDARM、LPDDR2 SDRAM和LPDDR3 SDRAM的易失性RAM或诸如PRAM、ReRAM、MRAM和FRAM的非易失性RAM。在实施方式中，应用处理器4100和存储器模块4200可基于叠层封装(PoP)来封装，然后可作为单个半导体封装提供。
网络模块4300可与外部装置通信。例如，网络模块4300可支持诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、WiMAX、WLAN、UWB、蓝牙或WI-FI通信的无线通信。在实施方式中，网络模块4300可被包括在应用处理器4100中。
存储模块4400中可存储数据。例如，存储模块4400可存储从应用处理器4100接收的数据。另选地，存储模块4400可将存储在存储模块4400中的数据发送到应用处理器4100。在实施方式中，存储模块4400可被实现为诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、NAND闪存、NOR闪存或具有三维(3D)结构的NAND闪存的非易失性半导体存储器装置。在实施方式中，存储模块4400可作为例如用户系统4000的存储卡或外部驱动器的可移除存储介质(即，可移除驱动器)来提供。
在实施方式中，存储模块4400可包括多个非易失性存储器装置，这多个非易失性存储器装置中的每一个可按照与上面参照图9至图12描述的存储器装置100相同的方式操作。存储模块4400可按照与上面参照图1描述的存储装置50相同的方式操作。
用户接口4500可包括用于向应用处理器4100输入数据或指令或者向外部装置输出数据的接口。在实施方式中，用户接口4500可包括诸如键盘、键区、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电装置的用户输入接口。用户接口4500还可包括诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器、监视器等的用户输出接口。
本公开的各种实施方式可提供一种被配置为控制电源电压的重置的存储控制器以及操作该存储控制器的方法。
尽管公开了本公开的实施方式，但本领域技术人员将理解，在不脱离本公开的范围和精神的情况下，可进行各种修改、添加和替换。
因此，本公开的范围必须由所附权利要求书以及权利要求的等同物限定，而非由它们之前的描述限定。
在上述实施方式中，所有步骤可选择性地执行或跳过。另外，各个实施方式中的步骤可能不总是以常规顺序执行。此外，本说明书和附图中所公开的实施方式旨在帮助本领域普通技术人员更清楚地理解本公开，而非旨在限制本公开的范围。换言之，本公开所属领域的普通技术人员将能够容易地理解，可基于本公开的技术范围进行各种修改。
已参照附图描述了本公开的实施方式，并且在不限制其主题的情况下，应该根据本公开的精神来解释在说明书中使用的特定术语或词语。应该理解，本文所描述的构思的许多变化和修改仍将落入所附权利要求书及其等同物中限定的本公开的精神和范围内。
相关申请的交叉引用
本申请要求2019年5月28日提交于韩国知识产权局的韩国专利申请号10-2019-0062691的优先权，其完整公开通过引用并入本文。

Claims (20)

1.一种被配置为控制用于存储数据的存储器装置的存储控制器，该存储控制器包括：
数据发送器，该数据发送器被配置为从主机接收请求和数据，并将所述数据以及与所述请求对应的命令输出到所述存储器装置；
电压传感器，该电压传感器被配置为检测要施加到所述存储器装置和所述存储控制器的电源电压的电平是否等于或小于基准电平，并生成检测信息；
数据备份组件，该数据备份组件被配置为基于所述检测信息存储备份数据；以及
电源控制器，该电源控制器被配置为基于所述检测信息来向所述存储器装置输出用于重置要施加到所述存储器装置的所述电源电压的电源电压重置命令，
其中，所述基准电平大于用于发起所述存储器装置和所述存储控制器的重置的电压电平并且小于所述存储器装置和所述存储控制器执行操作所需的电压电平。
2.根据权利要求1所述的存储控制器，其中，所述基准电平是在所述存储器装置自主地开始重置所述电源电压的操作之前的电压电平。
3.根据权利要求1所述的存储控制器，其中，当接收到所述检测信息时，所述数据发送器暂停所述数据以及与所述请求对应的所述命令的输出。
4.根据权利要求1所述的存储控制器，其中，所述备份数据包括与在所述电源电压被重置之前由所述存储器装置执行的操作对应的命令。
5.根据权利要求4所述的存储控制器，其中，当由所述存储器装置执行的所述操作是编程操作时，所述备份数据包括与所述编程操作对应的编程数据。
6.根据权利要求1所述的存储控制器，其中，所述备份数据包括与在所述数据发送器接收所述检测信息之后从所述主机接收的请求对应的命令和数据。
7.根据权利要求1所述的存储控制器，其中，当所述电源电压在低于所述基准电平的电平与高于所述基准电平的电平之间重复地转换时，所述电压传感器生成所述检测信息，并且其中，所述重复地转换意指所述电源电压能够高于所述基准电平然后低于所述基准电平，并且重复。
8.根据权利要求1所述的存储控制器，其中，当所述电压传感器接收到指示要施加到所述存储器装置的所述电源电压的电平等于或小于所述基准电平的低电压信号时，所述电压传感器生成所述检测信息。
9.根据权利要求1所述的存储控制器，其中，当从所述存储器装置接收的CAM块读取时间比基准时间短时，所述电压传感器生成所述检测信息。
10.根据权利要求1所述的存储控制器，其中，当施加到所述存储器装置的电源电压被重置时，已被备份到所述数据备份组件的命令和数据被输出到所述数据发送器。
11.根据权利要求10所述的存储控制器，其中，所述数据发送器将备份的命令和数据输出到所述存储器装置。
12.一种操作存储控制器的方法，该存储控制器被配置为控制用于存储数据的存储器装置，该方法包括以下步骤：
从主机接收请求和数据，并将所述数据以及与所述请求对应的命令输出到所述存储器装置；
检测要施加到所述存储器装置和所述存储控制器的电源电压的电平是否等于或小于基准电平，并生成检测信息；
基于所述检测信息来存储备份数据；以及
基于所述检测信息来向所述存储器装置输出用于重置要施加到所述存储器装置的所述电源电压的电源电压重置命令，
其中，所述基准电平大于用于发起所述存储器装置和所述存储控制器的重置的电压电平并且小于所述存储器装置和所述存储控制器执行操作所需的电压电平。
13.根据权利要求12所述的方法，其中，所述基准电平是在所述存储器装置自主地开始重置所述电源电压的操作之前的电压电平。
14.根据权利要求12所述的方法，该方法还包括以下步骤：当生成所述检测信息时，暂停所述数据以及与所述请求对应的所述命令的输出。
15.根据权利要求12所述的方法，其中，存储所述备份数据的步骤包括以下步骤：
当在所述电源电压被重置之前由所述存储器装置执行的操作是编程操作时，存储与所述编程操作对应的编程命令以及与所述编程命令对应的编程数据；以及
当由所述存储器装置执行的操作是编程操作以外的操作时，存储与所述编程操作以外的操作对应的命令。
16.根据权利要求12所述的方法，其中，存储所述备份数据的步骤包括以下步骤：存储与在接收到所述检测信息之后从所述主机接收的请求对应的命令和数据。
17.根据权利要求12所述的方法，其中，生成所述检测信息的步骤包括以下步骤：当所述电源电压在低于所述基准电平的电平与高于所述基准电平的电平之间重复地转换时，生成所述检测信息，并且其中，所述重复地转换意指所述电源电压能够高于所述基准电平然后低于所述基准电平，并且重复。
18.根据权利要求12所述的方法，其中，生成所述检测信息的步骤包括以下步骤：当从所述存储器装置接收的CAM块读取时间比基准时间短时，生成所述检测信息。
19.根据权利要求12所述的方法，该方法还包括以下步骤：当要施加到所述存储器装置的所述电源电压已被重置时，将所述备份数据输出到所述存储器装置。
20.一种被配置为控制用于存储数据的存储器装置的存储控制器，该存储控制器包括：
电压传感器，该电压传感器被配置为检测要施加到所述存储器装置的电源电压的电平是否等于或小于基准电平并生成检测信息；以及
电源控制器，该电源控制器被配置为接收所述检测信息并向所述存储器装置输出用于重置要施加到所述存储器装置的所述电源电压的电源电压重置命令，
其中，所述基准电平大于用于发起所述存储器装置和所述存储控制器的重置的电压电平并且小于所述存储器装置和所述存储控制器执行操作所需的电压电平。
CN201911163760.3A 2019-05-28 2019-11-25 存储控制器以及操作该存储控制器的方法 Active CN112015588B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0062691 2019-05-28
KR1020190062691A KR102629487B1 (ko) 2019-05-28 2019-05-28 메모리 컨트롤러 및 그 동작 방법

Publications (2)

Publication Number Publication Date
CN112015588A CN112015588A (zh) 2020-12-01
CN112015588B true CN112015588B (zh) 2024-05-17

Family

ID=73506260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911163760.3A Active CN112015588B (zh) 2019-05-28 2019-11-25 存储控制器以及操作该存储控制器的方法

Country Status (3)

Country Link
US (1) US11003392B2 (zh)
KR (1) KR102629487B1 (zh)
CN (1) CN112015588B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771992B (zh) * 2021-04-21 2022-07-21 台達電子工業股份有限公司 具有負載識別功能之led電力傳輸線及其負載識別方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000018825A (ko) * 1998-09-04 2000-04-06 윤종용 휘발성 메모리를 구비한 전자 장치
JP2003345672A (ja) * 2002-05-23 2003-12-05 Mitsubishi Electric Corp コンピュータのデータ保護システム及びデータ保護のプログラム
CN106486154A (zh) * 2015-08-26 2017-03-08 佳能株式会社 用于控制存储器设备的存储器控制电路及其控制方法
CN107403639A (zh) * 2016-05-19 2017-11-28 三星电子株式会社 存储器控制器的操作方法
CN107919157A (zh) * 2016-10-10 2018-04-17 爱思开海力士有限公司 存储器装置及存储器装置的操作方法
CN108345808A (zh) * 2017-01-25 2018-07-31 三星电子株式会社 非易失性存储器件和包括非易失性存储器件的固态驱动器
CN108417232A (zh) * 2017-02-09 2018-08-17 爱思开海力士有限公司 数据存储装置及其操作方法
CN108694977A (zh) * 2017-04-11 2018-10-23 爱思开海力士有限公司 储存装置及其操作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101475229B1 (ko) 2013-05-03 2014-12-22 유한회사 인에이블코리아 내부 회로 초기화를 보장하는 파워 업 신호 발생 장치 및 그 방법
KR20160074253A (ko) 2014-12-18 2016-06-28 에스케이하이닉스 주식회사 저전압 검출 회로, 이를 포함하는 비휘발성 메모리 장치 및 동작 방법
US10018673B2 (en) * 2015-03-13 2018-07-10 Toshiba Memory Corporation Semiconductor device and current control method of semiconductor device
US10909051B2 (en) * 2017-06-01 2021-02-02 Seagate Technology Llc NAND flash reset control
KR20190005447A (ko) * 2017-07-06 2019-01-16 에스케이하이닉스 주식회사 반도체 메모리 장치의 동작 방법 및 메모리 시스템

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000018825A (ko) * 1998-09-04 2000-04-06 윤종용 휘발성 메모리를 구비한 전자 장치
JP2003345672A (ja) * 2002-05-23 2003-12-05 Mitsubishi Electric Corp コンピュータのデータ保護システム及びデータ保護のプログラム
CN106486154A (zh) * 2015-08-26 2017-03-08 佳能株式会社 用于控制存储器设备的存储器控制电路及其控制方法
CN107403639A (zh) * 2016-05-19 2017-11-28 三星电子株式会社 存储器控制器的操作方法
CN107919157A (zh) * 2016-10-10 2018-04-17 爱思开海力士有限公司 存储器装置及存储器装置的操作方法
CN108345808A (zh) * 2017-01-25 2018-07-31 三星电子株式会社 非易失性存储器件和包括非易失性存储器件的固态驱动器
CN108417232A (zh) * 2017-02-09 2018-08-17 爱思开海力士有限公司 数据存储装置及其操作方法
CN108694977A (zh) * 2017-04-11 2018-10-23 爱思开海力士有限公司 储存装置及其操作方法

Also Published As

Publication number Publication date
CN112015588A (zh) 2020-12-01
US20200379679A1 (en) 2020-12-03
KR102629487B1 (ko) 2024-01-26
US11003392B2 (en) 2021-05-11
KR20200136738A (ko) 2020-12-08

Similar Documents

Publication Publication Date Title
CN111104059B (zh) 存储器控制器及操作该存储器控制器的方法
CN110502449B (zh) 存储装置及其操作方法
CN111258919B (zh) 储存设备及其操作方法
CN111105836B (zh) 存储装置及其操作方法
CN111352855B (zh) 具有提高的映射更新速度的存储装置及其操作方法
US11119950B2 (en) Storage device and method of operating the same
CN111752856A (zh) 存储器控制器及其操作方法
KR20190123544A (ko) 저장 장치 및 그 동작 방법
CN112988049A (zh) 存储装置及其操作方法
US10910047B2 (en) Storage device and method of operating the same
CN110619912B (zh) 存储装置以及该存储装置的操作方法
US20200174699A1 (en) Memory controller and method of operating the same
CN112002367B (zh) 存储器装置以及操作该存储器装置的方法
US10996881B2 (en) Storage device and method of operating the same
CN113096708A (zh) 存储器装置及其操作方法
CN112015588B (zh) 存储控制器以及操作该存储控制器的方法
US11551762B2 (en) Memory device and method of operating the same
US10854263B2 (en) Storage device and method of operating the same
CN110648698B (zh) 储存装置、存储器件及操作该存储器件的方法
CN114582399A (zh) 存储器装置及其操作方法
CN114546252A (zh) 存储设备及其操作方法
CN112289361A (zh) 存储器装置及其操作方法
CN112447234A (zh) 存储器控制器及其操作方法
CN111580745A (zh) 存储装置及操作存储装置的方法
CN111190535B (zh) 存储装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant