KR20000018825A - 휘발성 메모리를 구비한 전자 장치 - Google Patents

Abstract

본 발명의 신규한 전자 장치는 중앙 처리 장치와 휘발성 메모리와 외부로부터 인가되는 전원 전압의 레벨을 감지하여, 상기 전원 전압 레벨이 소정 레벨 이하일 때 리셋 제어 신호를 발생하는 전원 레벨 감지 수단 및 상기 중앙 처리 장치가 메모리에 데이터를 기입하고 있지 않음을 나타내는 신호가 입력될 때 상기 리셋 제어 신호에 응답하여, 상기 전자 장치가 백업 모드를 수행하기 위한 리셋 신호를 발생하는 리셋 신호 발생 수단을 포함한다. 이와 같은 전자 장치는 불휘발성 메모리에 데이터 기입시 백업 모드로의 진입을 일시 유보하여 데이터 기입 동작을 안정적으로 수행한다.

Description

휘발성 메모리를 구비한 전자 장치(ELECTRONIC APPARATUS WITH VOLATILE MEMORY)

본 발명은 램과 같은 휘발성 메모리를 구비한 마이크로 컨트롤러에 관한 것으로, 좀 더 구체적으로는 백업 모드 진입 회로를 포함하여 휘발성 메모리에 데이터 기입시 백업 모드로의 진입을 일시 유보하여 더욱 안정된 동작을 수행하는 마이크로 컨트롤러에 관한 것이다.

최근에는 다수 개의 전자 장치를 하나의 리모트 컨트롤러(remote controller)로 제어할 수 있는 기술이 등장하였다. 이러한 리모트 컨트롤러의 마이크로 컨트롤러(microcontroller)에는 코드 램이 구비된다.

마이크로 컨트롤러에 구비되는 코드 램(code RAM)은 휘발성 메모리(volatile memory)로서 전원이 차단되면 기억된 모든 데이터가 소거된다. 리모트 컨트롤러는 일반적으로 배터리에 의해 동작하는데, 배터리 교체나 외부 충격 등으로 인한 접점 불안정과 같은 이유로 전원 공급이 차단되는 경우가 종종 발생한다. 전원 공급이 차단되더라도 코드 램에 기억된 코드는 소거되지 않아야 하므로 상기 마이크로 컨트롤러는 백업 모드(backup mode)로 진입하여 충전 소자에 충전된 전류에 의해 동작하고, 전류 소모량을 최소화한다. 백업 모드는 전원 전압 모드를 감지하는 전압 레벨 감지부에서 발생된 리셋 신호에 의해 개시된다.

도 1은 종래의 마이크로 컨트롤러에 구비되는 리셋 신호 발생 회로를 보여주고 있다.

도 1을 참조하면, 마이크로 컨트롤러에 구비되는 전압 레벨 감지부(1)는 전원 전압(Vcc)의 레벨을 감지하여, 상기 전원 전압(Vcc)이 소정 레벨 이하로 낮아질 때 리셋 신호(RST)를 출력한다. 상기 리셋 신호(RST)는 전원 전압이 소정 레벨 이상으로 높아질 때까지 유지되어, 상기 마이크로 컨트롤러에 유입되는 전류의 양이 최소화되도록 한다.

상기 리셋 신호(RST)는 상기 마이크로 컨트롤러에 시스템 리셋 신호(SYSTEM RESET)로 제공되어 백업 모드가 개시, 유지된다.

만일 코드 램에 데이터를 기입(WRITE)하던 중에 전원 전압(Vcc)의 레벨이 낮아지면 상기 리셋 신호(RST)에 의해 마이크로 컨트롤러는 바로 백업 모드로 진입한다. 이러한 경우, 코드 램에 기입되던 데이터의 값은 보장할 수 없게 된다. 그 결과, 상기 코드 램에 다른 데이터가 기입될 수도 있고 어떤 데이터도 기입되지 않을 수도 있다. 이는 마이크로 컨트롤러의 성능을 저하시키는 큰 요인이 된다.

따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 불휘발성 메모리에 데이터 기입시 백업 모드로의 진입을 일시 유보하여 더욱 안정된 동작을 수행하는 마이크로 컨트롤러를 제공하는데 있다.

도 1은 종래의 마이크로 컨트롤러에 구비되는 리셋 신호 발생 회로를 보여주는 도면; 그리고

도 2는 본 발명의 바람직한 실시예에 따른 마이크로 컨트롤러의 내부 회로 구성을 보여주고 있다.

*도면의 주요 부분에 대한 부호의 설명*

1, 10 : 전압 레벨 감지부 20 : 중앙 처리 장치

30 : 리셋 신호 발생부 31 : 로직 회로

33 : RS 플립플롭

상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 중앙 처리 장치와, 휘발성 메모리를 구비한 전자 장치는: 외부로부터 인가되는 전원 전압의 레벨을 감지하여, 상기 전원 전압 레벨이 소정 레벨 이하일 때 리셋 제어 신호를 발생하는 전원 레벨 감지 수단 및; 상기 중앙 처리 장치로부터 상기 메모리에 데이터를 기입하고 있지 않음을 나타내는 신호가 입력될 때 상기 리셋 제어 신호에 응답하여, 상기 전자 장치가 백업 모드를 수행하기 위한 리셋 신호를 발생하는 리셋 신호 발생 수단을 포함한다.

바람직한 실시예에 있어서, 상기 리셋 신호 발생 수단은, 상기 중앙 처리 장치가 상기 메모리에 데이터를 기입하고 있지 않음을 나타내는 신호와 상기 리셋 제어 신호를 입력받아 앤드 연산하여 출력하는 로직 수단과; 상기 로직 수단으로부터 출력되는 리셋 신호를 클럭 신호에 동기시켜 출력하는 플립플롭을 포함한다.

(실시예)

이하 본 발명에 따른 실시예를 첨부된 도면 도 2 내지 도 3을 참조하여 상세히 설명한다.

본 발명의 신규한 전자 장치는 중앙 처리 장치와 휘발성 메모리와 외부로부터 인가되는 전원 전압의 레벨을 감지하여, 상기 전원 전압 레벨이 소정 레벨 이하일 때 리셋 제어 신호를 발생하는 전원 레벨 감지 수단 및; 상기 중앙 처리 장치가 메모리에 데이터를 기입하고 있지 않음을 나타내는 신호가 입력될 때 상기 리셋 제어 신호에 응답하여, 상기 전자 장치가 백업 모드를 수행하기 위한 리셋 신호를 발생하는 리셋 신호 발생 수단을 포함한다. 이와 같은 전자 장치는 불휘발성 메모리에 데이터 기입시 백업 모드로의 진입을 일시 유보하여 데이터 기입 동작을 안정적으로 수행한다.

도 2는 본 발명의 바람직한 실시예에 따른 마이크로 컨트롤러의 내부 회로 구성을 보여주고 있다.

도 2를 참조하면, 마이크로 컨트롤러는 전압 레벨 감지부(10)와 중앙 처리 장치(Central Processing Unit; CPU)(20) 및 리셋 신호 발생부(30)를 포함한다. 상기 리셋 신호 발생부(30)는 로직 회로(31)와 RS 플립플롭(33) 그리고 인버터(IV1)를 구비한다.

상기 전압 레벨 감지부(10)는 외부로부터 인가되는 전원 전압(Vcc)의 레벨을 감지하여, 상기 전원 전압 레벨이 소정 레벨 이하일 때 리셋 제어 신호(RST)를 발생한다.

상기 리셋 신호 발생부(30)의 로직 회로(31)는 상기 CPU(20)로부터 상기 메모리에 데이터를 기입하고 있지 않음을 나타내는 신호( )와 상기 CPU(20)가 동작하지 않고 있음을 나타내는 신호들(STOP, IDLE)을 입력받아 오아 연산하고, 상기 전압 레벨 감지부(10)로부터 입력되는 리셋 제어 신호(RST)와 상기 오아 연산 결과를 앤드(AND) 연산하여 출력한다( Y=A⋅(B+C+D) ). RS 플립플롭(33)의 한 입력 단자(S)에는 상기 로직 회로(31)로부터 출력되는 신호(Y)가 인가되고, 다른 입력 단자(R)에는 상기 전압 레벨 감지부(10)로부터 출력되는 리셋 제어 신호(RST)가 인버터(IV1)에서 반전된 신호가 인가된다. 상기 RS 플립플롭에서 출력되는 신호는 마이크로 컨트롤러의 시스템 리셋 신호로 제공되어 마이크로 컨트롤러가 백업 모드를 수행하도록 한다.

이것은 전원 전압(Vcc)의 레벨이 수정치 이하로 낮아지더라도 데이터를 메모리에 기입할 수 있고, 또한 상기 기입 동작은 매우 짧은 시간 동안에 이루어지기 때문에 가능하다.

상기 CPU(20)가 메모리에 데이터를 기입하고 있지 않음을 나타내는 신호( )와 상기 CPU(20)가 동작하지 않고 있음을 나타내는 신호들(STOP, IDLE)은 서로 상보적인 관계를 갖고 있으므로, 상기 로직 회로(31)가 상기 CPU(20)가 메모리에 데이터를 기입하고 있지 않음을 나타내는 신호( )와 상기 리셋 제어 신호(RST)를 앤드 연산하도록 구성하여도 그 결과는 같다.

이와 같은 구성을 갖는 마이크로 컨트롤러는 상기 CPU(20)가 메모리에 데이터를 기입하고 있을 때, 전원 전압(Vcc) 레벨이 수정치 이하로 낮아져 리셋 제어 신호가 발생하여도 시스템 리셋 신호가 발생하지 않는다. 즉, 상기 CPU(20)가 메모리에 데이터를 기입하고 있는 동안 백업 모드로 진입하는 것을 유보하여, 메모리에 데이터가 정상적으로 기입되도록 한다.

도 3은 본 발명의 바람직한 실시예에 따른 마이크로 컨트롤러에서 발생하는 신호들의 파형을 보여주고 있다.

도 3을 참조하면, CPU(20)가 메모리에 데이터를 기입하는 신호(WR)가 인에이블되어 기입 동작이 수행되고 있을 때, 리셋 제어 신호(RST)가 인에이블되더라도 기입 인에이블 구간(a) 동안 시스템 리셋 신호 발생은 유보된다. CPU(20)가 메모리에 데이터를 기입하는 신호(WR)가 디스에이블되면 시스템 리셋 신호는 인에이블되어 상기 리셋 제어 신호(RST)가 인에이블되어 있는 동안 그 상태를 유지한다.

상기 시스템 리셋 신호는 상기 리셋 제어 신호(RST)와 상기 기입 신호(WR)의 상보 신호( )를 앤드 연산한 것과 같다.

이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.

이상과 같은 본 발명에 의하면, 휘발성 메모리를 구비한 마이크로 컨트롤러에 있어서 상기 코드 램에 데이터 기입시 백업 모드로의 진입을 일시 유보하여 마이크로 컨트롤러가 데이터 기입 동작을 안정적으로 수행한다. 그 결과, 마이크로 컨트롤러의 성능이 향상된다.

Claims (2)

1. 중앙 처리 장치와, 휘발성 메모리를 구비한 전자 장치에 있어서,

   외부로부터 인가되는 전원 전압의 레벨을 감지하여, 상기 전원 전압 레벨이 소정 레벨 이하일 때 리셋 제어 신호를 발생하는 전원 레벨 감지 수단 및;

   상기 중앙 처리 장치로부터 상기 메모리에 데이터를 기입하고 있지 않음을 나타내는 신호가 입력될 때 상기 리셋 제어 신호에 응답하여, 상기 전자 장치가 백업 모드를 수행하기 위한 리셋 신호를 발생하는 리셋 신호 발생 수단을 포함하는 것을 특징으로 하는 전자 장치.
2. 제 1 항에 있어서,

   상기 리셋 신호 발생 수단은,

   상기 중앙 처리 장치가 상기 메모리에 데이터를 기입하고 있지 않음을 나타내는 신호와 상기 리셋 제어 신호를 입력받아 앤드 연산하여 출력하는 로직 수단과;

   상기 로직 수단으로부터 출력되는 리셋 신호를 클럭 신호에 동기시켜 출력하는 플립플롭을 포함하는 것을 특징으로 하는 전자 장치.