KR0122339B1 - 칩마운트 시스템의 메모리 기억장치 - Google Patents

칩마운트 시스템의 메모리 기억장치

Info

Publication number
KR0122339B1
KR0122339B1 KR1019940033966A KR19940033966A KR0122339B1 KR 0122339 B1 KR0122339 B1 KR 0122339B1 KR 1019940033966 A KR1019940033966 A KR 1019940033966A KR 19940033966 A KR19940033966 A KR 19940033966A KR 0122339 B1 KR0122339 B1 KR 0122339B1
Authority
KR
South Korea
Prior art keywords
memory
voltage
chip mount
battery
power
Prior art date
Application number
KR1019940033966A
Other languages
English (en)
Other versions
KR960024813A (ko
Inventor
임종락
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019940033966A priority Critical patent/KR0122339B1/ko
Publication of KR960024813A publication Critical patent/KR960024813A/ko
Application granted granted Critical
Publication of KR0122339B1 publication Critical patent/KR0122339B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 칩마운트 시스템의 메모리 기억장치에 관한 것으로, 특히 상기 칩마운트 시스템의 메모리 기억장치에서 전원오프시 메모리로 공급되는 전원전압에서 배터리전압으로의 절환시간을 최소로 할 수 있도록 하므로써, 전원오프시에도 메모리에 기억된 데이터를 안정적으로 유지되므로, 이로인하여 시스템의 오동작이 방지되고, 또한 시스템에 대한 호환성이 확장된 칩마운트 시스템의 메모리 기억장치에 관한 것이다.
본 발명의 기술적인 수단으로써의 구성은 전원전압이 일정레벨이하로 다운되는 경우가 검출되면, 전원전압을 배터리전압으로 절환하여 메모리부(120)로 공급하고, 상기 배터리전압을 연속적으로 체크하여 배터리체크신호를 출력하는 전원다운 검출부(130); 상기 전원다운 검출부(130)로부터의 배터리체크신호가 입력되면, 인에이블신호를 출력하고, 상기 배터리체크신호를 해독하여 배터리전압이 메모리부(120)의 데이터를 유지할 수 없을 정도이면 이를 경고하는 칩마운트 컨트롤러(140); 상기 칩마운트 컨트롤러(140)로부터의 인에이블신호에 의해서 메모리부(120)에 라이트를 금지하기 위해 디스에이블을 시키는 메모리 제어부(150)를 구비한 것이다.

Description

칩마운트 시스템의 메모리 기억장치
제1도는 종래에 사용되는 칩마운트 시스템의 메모리 기억장치의 회로도.
제2도는 제1도에 도시된 전원전압 감지부(30)로부터의 출력전압 파형도.
제3도는 본 발명에 따른 칩마운트 시스템의 메모리 기억장치의 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 충전회로부 120 : 메모리부
130 : 전원다운 검출부 140 : 칩마운트 컨트롤러
150 : 메모리 제어부
본 발명은 칩마운트 시스템의 메모리 기억(Back Up)장치에 관한 것으로, 특히 상기 칩마운트 시스템의 메모리 기억장치에서 전원오프시 메모리로 공급되는 전원전압에서 배터리전압으로의 절환시간을 최소로 할 수 있도록 하므로서, 전원오프시에도 메모리에 기억된 데이터를 안정적으로 유지되므로, 이로인하여 시스템의 오동작이 방지되고, 또한 시스템에 대한 호환성이 확장된 칩마운트 시스템의 메모리 기억장치에 관한 것이다.
일반적으로, 칩마운트 시스템(Chip Mount System)은 인쇄회로기판(PCB)상에 부품(칩)을 장착하는 자동화시스템이다.
상기 칩마운트 시스템으로 부품을 인쇄회로기판상에 정확하게 장착하기 위해서는 먼저 카메라로 마운트헤드(Mount Head)의 진공흡착노즐에 진공흡착되어 있는 부품의 영상을 촬영하고, 상기 카메라에서 촬영된 영상정보는 영상처리부에서 처리되어 상기 부품의 위치에 대한 데이터가 산출된다.
상기 영상처리부에서 산출된 영상데이터를 가지고 컨트롤러에서 부품에 대한 위치 보정을 수행하므로써, 부품을 기판에 정확하게 장착할 수 있게 된다.
상기한 칩마운트 시스템이 일련의 작업을 수행하기 위해서는 메모리에 시스템운용에 필요한 데이터, 상기 진공흡착노즐의 사용여부를 결정하는 스킵(Skip)여부 데이터, 카세트에 놓여있는 부품에 대한 위치데이터, 시스템 상수 데이터, 프로그램 실행에 필요한 변수 데이터등이 메모리에 저장되어야 한다.
한편, 컴퓨터가 동작하기 위해서는 데이터를 기억시켜두는 메모리가 필요하다. 상기 메모리는 로직 0과 1을 미리 정해진 배열로 저장할 수 있는 디지털 디바이스로서, IC 메모리는 롬(ROM)과 (RAM)의 두가지로 크게 나눌 수 있는데, 상기 램은 주어진 메모리셀(어드레스)를 순서없이 무작위로 선택할 수 있으며, 라이트(Write)와 리이드(Read)가 가능하다. 따라서 램을 리이드/라이트 메모리라고도 부른다.
그러나, 롬과는 달리 램은 순간적이라도 전원을 제거하면 기억되어 있는 내용이 지워지므로 휘발성(volatile)메모리라고도 한다. 상기 램은 S-램과 D-램으로 분류되는데, 이 D-램은 주기적으로 리프레시(refresh)하여 데이터가 기억되어 있는 셀의 전하를 재충전시켜 주어야 한다. 이것은 반복적인 리이드 또는 라이트동작에 의해 이루어지고, S-램은 외부로부터 라이트하지 않고, 전원이 가해져 있는 한 데이터를 영구히 유지한다.
제1도는 종래에 사용되는 칩마운트 시스템의 메모리 기억장치의 회로도이다.
제1도에 있어서, 전원이 온되어 전원전압(+Vcc)이 공급되면, 이 전원은 제너다이오드(ZD1)와 저항(R1∼R3) 및 트랜지스터(Q1,Q2)로 이루어진 충전회로부(10)를 통해서 배터리를 충전시키고, 동시에 이 전원전압(+Vcc)은 메모리부(20)로 공급되어 메모리에 저장되어 있는 데이터가 보존된다.
상기 전원전압이 메모리부(20)에 공급되는 도중에, 정전등과 같이 전원이 오프되는 경우가 발생하게 되면 배터리에 충전된 전압(VB)이 메모리부(20)로 공급되어 메모리부(20)의 데이터가 유지된다.
한편, 정전등과 같이, 전원이 오프되는 경우가 발생하게 되면 배터리에 충전된 전압(VB)이 메모리부(20)로 공급되다가 전원이 정상상태로 되면 이를 전원전압 감지부(30)에서 감지하여 제2도와 같은 전압펄스를 출력하고, 이 전압펄스를 칩마운트 컨트롤러(40)가 검출하여 전원전압이 정상적으로 공급되고 있음을 인식하게 된다.
그러나, 이와 같은 종래에 사용하고 있는 칩마운트 시스템에서의 메모리 기억장치의 회로도는 전원이 오프되는 경우에 있어서, 메모리부로의 전압공급이 전원전압에서 배터리전압으로 전환되는 시간을 설정할 수 없으므로, 매우 빠른 설정시간을 요하는 시스템에 있어서 S-램으로 이루어진 메모리부의 기억상태를 유지할 수 없으며, 이는 칩마운트 시스템에서 부품을 장착하는 도중에 전원이 오프되었다가 다시 온되는 경우에 상기 칩마운트 시스템은 장착하고자하는 부품의 바로다음 스테이션을 인식할 수 있는 위치데이터등이 없으므로 상기 시스템이 오동작되는 문제점이 있다.
제1도에 도시된 기준전압이 배터리 충전전압에 따르고, 상기 배터리는 시간이 경과함에 따라 전압이 하강하므로, 상기 배터리 전압이 임의의 값으로 하강한 후에 전원을 온하는 경우에는 제2도에 도시한 전압의 펄스 시작점인 VccL((1+R5/R6)*Vref)과 VccH((1+R7/R8)*Vref)가 적은 값을 가지게 되므로, 고속클럭을 사용하는 시스템에서는 제1도 및 제2도에 도시된 VO(전원전압 감지부(30)로부터의 출력전압)의 펄스를 검출하기가 어려우므로 시스템이 안정화됨을 검출하지 못하는 문제점이 있었다.
상기 메모리부에서 사용되는 기종이 바뀔때에는 종래의 칩마운트 시스템에서의 메모리 기억장치의 회로도를 적용할 수 없는 호환성이 없는 문제점이 있었다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로서, 칩마운트 시스템의 메모리 기억장치에서 전원오프시 메모리로 공급되는 전원전압에서 배터리전압으로의 절환시간을 최소로 할 수 있도록한 칩마운트 시스템의 메모리 기억장치를 제공함에 있다.
본 발명의 다른 목적은 상기 칩마운트 시스템의 메모리 기억장치에서 전원오프시 메모리로 공급되는 전원전압에서 배터리전압으로의 절환시간을 최소로 할 수 있도록한 칩마운트 시스템의 메모리 기억장치를 제공함에 의하여, 전원오프시에도 메모리에 기억된 데이터를 안정적으로 유지하고, 메모리에 대한 라이트 동작을 금지시켜서 시스템의 오동작을 방지하도록함에 있다.
본 발명의 또 다른 목적은 상기 칩마운트 시스템의 메모리 기억장치에서 전원오프시 메모리로 공급되는 전원전압에서 배터리전압으로의 절환시간을 최소로 할 수 있도록한 칩마운트 시스템의 메모리 기억장치를 제공함에 의하여, 시스템에 대한 호환성이 확장되도록 함에 있다.
상기와 같은 목적을 달성하기 위한 수단으로써의 본 발명은 전원전압이 일정레벨이하로 다운(Down)되는 경우가 검출되면, 전원전압을 배터리전압으로 절환하여 메모리부로 공급하고, 상기 배터리전압을 연속적으로 체크하여 배터리체크신호를 출력하는 전원다운 검출부; 상기 전원다운 검출부로부터의 배터리체크신호가 입력되면, 인에이블신호를 출력하고, 상기 배터리체크신호를 해독하여 배터리전압이 메모리부의 데이터를 유지할 수 없을 정도이면 이를 경고하는 칩마운트 컨트롤러; 상기 칩마운트 컨트롤러부터의 인에이블신호에 의해서 메모리부에 라이트를 금지하기 위해 디스에이블을 시키는 메모리 제어부; 를 구비함에 의한다.
이하 본 발명을 첨부한 도면을 참고로 하여 설명한다.
제3도는 본 발명에 따른 칩마운트 시스템의 메모리 기억장치의 회로도이다.
본 발명에 의한 칩마운트 시스템의 메모리 기억장치는 충전회로부(10), 메모리부(120), 전원다운 검출부(130), 칩마운트 컨트롤러(140), 메모리 제어부(150)로 구성된다.
10은 충전회로부이며, 이는 제너다이오드(ZD1)와 저항(R1∼R3) 및 트랜지스터 (Q1,Q2)로 이루어져서 저항(RB)을 통해서 배터리를 충전시키는 회로부이다.
120은 메모리부이며, 이는 다수개의 S-램 (SRAM)(121∼124)으로 구성되고, 칩마운트 시스템이 일련의 작업을 수행하기 위해서 필요한 데이터, 즉 시스템운용에 필요한 데이터, 상기 진공흡착노즐의 사용여부를 결정하는 스킵(Skip)여부 데이터, 카세트에 놓여있는 부품에 대한 위치데이터, 시스템 상수 데이터, 프로그램 실행에 필요한 변수 데이터등을 저장하고 있다.
130은 전원다운 검출부이며, 이는 16핀짜리 마이크로 모니터칩(MicroMoniter Chip)을 사용하고, 전원전압(+Vcc)이 일정레벨이하로 다운되는 경우가 검출되면, 전원전압을 배터리전압(+VB)으로 절환하여 상기 메모리부(120)로 공급하고, 상기 배터리전압을 연속적으로 체크하여 배터리체크신호를 칩마운트 컨트롤러로 출력한다.
140은 칩마운트 컨트롤러이며, 이에 상기 전원다운 검출부로부터의 배터리체크신호가 입력되면, 상기 메모리 제어부로 인에이블신호(CS1,CS2)를 출력하고, 상기 배터리체크신호를 해독하여 배터리전압이 메모리부(120)의 데이터를 유지할 수 없을 정도이면 이를 경고한다.
150은 메모리 제어부이며, 이는 두개의 8핀짜리 마이크로 모니터칩(MicroMoniter Chip)을 사용하고, 상기 칩마운트 컨트롤러(140)로부터의 인에이블신호(CS1,CS2)에 의해서 메모리부(120)에 라이트를 금지하도록 하기 위해 디스에이블신호(CS3,CS4)를 상기 메모리부(120)에 포함된 다수개의 S-램(121∼124)의 칩셀렉터단자(CS)로 공급한다.
본 발명에 이용된 마이크로 모니터칩(MicroMoniter Chip)은 고유명칭이 DS1232인 8핀짜리와 16핀짜리가 있다.
이하 본 발명의 작용 및 효과를 첨부한 도면을 참조하여 상세히 살명한다.
제3도에 있어서, 전원이 온되어 전원전압(+Vcc)이 공급되면, 이 전원은 제너다이오드(ZD1)와 저항(R1∼R3) 및 트랜지스터 (Q1,Q2)로 이루어진 충전회로부(10)를 통해서 배터리에 충전됨과 동시에 이 전원전압(+Vcc)은 메모리부(120)로 공급되어 메모리에 저장되어 있는 데이터가 보존된다.
상기 전원전압이 메모리부(120)에 공급되는 도중에, 정전등과 같이 전원이 오프될 때, 전원전압이 일정레벨이하로 다운되는 경우를 전원다운 검출부(130)가 검출하게 되고, 상기 다운된 전원전압을 배터리전압으로 절환하여 메모리부(120)에 포함된 다수개의 S-램(121∼124)으로 공급하고, 상기 배터리전압을 연속적으로 체크하여 배터리체크신호를 칩마운트 컨트롤러(140)로 출력한다.
상기 메모리부(120)로 공급되는 전압을 전원전압에서 배터리전압으로 절환하는데 있어서, 제3도에 도시된 3번단자의 접속방법에 따라서 달라지는데, 이는 하기에 설명한다.
상기 배터리전압을 연속적으로 체크하여 칩마운트 컨트롤러(140)로 출력하는 배터리체크신호에 따라서 상기 칩마운트 컨트롤러(140)는 메모리 제어부(150)로 인에이블신호 (CS1,CS2)를 출력하고, 만약 상기 배터리체크신호를 해독하여 배터리전압이 메모리부(120)의 데이터를 유지할 수 없을 정도로 방전되었다면 이를 경고하여 사용자가 이에 대처하도록 한다.
상기 칩마운트 컨트롤러(140)로부터 출력되는 인에이블신호(CS1,CS2)에 따라서 상기 메모리 제어부(150)는 외부장치로부터 메모리부(120)에 라이트하는 것을 금지하도록 상기 메모리부(120)에 포함된 다수개의 S-램(121∼124)으로 디스에이블신호(CS3,CS4)를 출력시켜서 상기 메모리부(120)를 디스에이블시킨다.
상기 메모리 제어부(150)가 메모리부(120)를 디스에이블시킴으로써, 상기 칩마운트 시스템이 동작하는데 필요한 데이터가 상기 메모리부(120)에 안전하게 유지되는 것이다.
본 발명의 메모리 제어부에 적용한 8핀짜리 마이크로모니터칩에 대한 단자배열을 살펴보면 1번단자는 푸쉬버턴 리세트입력단자, 2번단자는 시간지연 리세트단자, 3번단자는 전원전압검출 선택단자, 4번단자는 접지단자, 5번단자는 하이액티브인 리세트출력단자, 6번단자는 로우액티브인 리세트출력단자, 7번단자는 스트로브입력단자, 8번단자는 전원전압단자이다.
따라서, 상기 메모리 제어부에 포함된 마이크로모니터칩의 3번단자가 접지되어 있는데, 이 접속으로는 전원전압이 +5V일때 +4.5V에서 메모리부로 공급되는 전압이 배터리전압으로 절환하고, 다른 접속방법인 상기 마이크로모니터칩의 3번단자를 전원단자(+Vcc)에 접속하면 전원전압이 +4.75V에서 배터리전압으로 절환되므로, 본 발명은 시스템의 환경에 적절히 대응할 수 있는 것이다.
상기한 바와 같은 본 발명은 상기 칩마운트 시스템의 메모리 기억장치에서 전원오프시 메모리로 공급되는 전원전압에서 배터리전압으로의 절환시간을 최소로 할 수 있도록 하므로써, 전원오프시에도 메모리에 기억된 데이터를 안정적으로 유지되므로, 이로인하여 시스템의 오동작이 방지되고, 또한 시스템에 대한 호환성이 확장되는 우수한 효과가 있는 것이다.

Claims (1)

  1. 칩마운트 시스템의 메모리 기억장치에 있어서, 전원전압이 일정레벨이하로 다운되는 경우가 검출되면, 전원전압을 배터리전압으로 절환하여 메모리부(120)로 공급하고, 상기 배터리전압을 연속적으로 체크하여 배터리체크신호를 출력하는 전원다운 검출부(130); 상기 전원다운 검출부(130)로부터의 배터리체크신호가 입력되면, 인에이블신호를 출력하고, 상기 배터리체크신호를 해독하여 배터리전압이 메모리부(120)의 데이터를 유지할 수 없을 정도이면 이를 경고하는 칩마운트 컨트롤러(140); 상기 칩마운트 컨트롤러(140)로부터의 인에이블신호에 의해서 메모리부(120)에 라이트를 금지하기 위해 디스에이블을 시키는 메모리 제어부(150)를 구비함을 특징으로 하는 칩마운트 시스템의 메모리 기억장치.
KR1019940033966A 1994-12-13 1994-12-13 칩마운트 시스템의 메모리 기억장치 KR0122339B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940033966A KR0122339B1 (ko) 1994-12-13 1994-12-13 칩마운트 시스템의 메모리 기억장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940033966A KR0122339B1 (ko) 1994-12-13 1994-12-13 칩마운트 시스템의 메모리 기억장치

Publications (2)

Publication Number Publication Date
KR960024813A KR960024813A (ko) 1996-07-20
KR0122339B1 true KR0122339B1 (ko) 1997-11-21

Family

ID=19401273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940033966A KR0122339B1 (ko) 1994-12-13 1994-12-13 칩마운트 시스템의 메모리 기억장치

Country Status (1)

Country Link
KR (1) KR0122339B1 (ko)

Also Published As

Publication number Publication date
KR960024813A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
US5382839A (en) Power supply control circuit for use in IC memory card
KR940010419B1 (ko) 반도체집적회로
JP4299883B2 (ja) 複数電圧印加における自動電圧検出
US4580248A (en) Electronic apparatus with memory backup system
KR20040084840A (ko) 오기입 방지 회로 및 오기입 방지 회로를 포함하는 반도체장치
US11496118B2 (en) Semiconductor device
US4692903A (en) Memory loss protection circuit
KR0122339B1 (ko) 칩마운트 시스템의 메모리 기억장치
US4845467A (en) Keyboard having microcomputerized encoder
US20110110173A1 (en) Signal generating circuit and related storage apparatus
US11417403B2 (en) Semiconductor device
US5586077A (en) Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices
JP2530742B2 (ja) メモリカ―ド
KR920002393Y1 (ko) 전압감지에 의한 메모리 백업회로
KR0159407B1 (ko) 마이콤 정전 감지 장치
JP2674862B2 (ja) 半導体記憶装置のバックアップ電源監視装置
KR950013663B1 (ko) 메모리 데이타 보호회로
KR0125579Y1 (ko) 메모리 밧데리 백업회로
JPH0430720Y2 (ko)
JPH10136575A (ja) 電気機器および電源供給制御回路
JPH04134545A (ja) 電源バックアップ装置
KR890001224B1 (ko) 마이크로프로세서를 이용한 시스템에 있어서 리세트 및 데이타 보호회로
JP2655766B2 (ja) 情報カード
KR890002549Y1 (ko) 기록데이타 보존회로
JPS6231372B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010830

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee