KR0125579Y1 - 메모리 밧데리 백업회로 - Google Patents

메모리 밧데리 백업회로

Info

Publication number
KR0125579Y1
KR0125579Y1 KR2019940039532U KR19940039532U KR0125579Y1 KR 0125579 Y1 KR0125579 Y1 KR 0125579Y1 KR 2019940039532 U KR2019940039532 U KR 2019940039532U KR 19940039532 U KR19940039532 U KR 19940039532U KR 0125579 Y1 KR0125579 Y1 KR 0125579Y1
Authority
KR
South Korea
Prior art keywords
battery
power
signal
memory
input
Prior art date
Application number
KR2019940039532U
Other languages
English (en)
Other versions
KR960024526U (ko
Inventor
한명석
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR2019940039532U priority Critical patent/KR0125579Y1/ko
Publication of KR960024526U publication Critical patent/KR960024526U/ko
Application granted granted Critical
Publication of KR0125579Y1 publication Critical patent/KR0125579Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3212—Monitoring battery levels, e.g. power saving mode being initiated when battery voltage goes below a certain level

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 고안은 메모리 밧데리 백업 회로에 관한 것으로, 특히 일반적인 마이크로 컴퓨터 회로의 에스램(SRAM:Static Random Access Menory; 이하 '메모리'라 칭한다.) 백업용 회로로 전원이 오프 시에도 데이터 저장이 필요한 분야에 적용하기 위한 장치로써, 전원을 메모리에 공급하고 밧데리를 충전시키는 충전부와; 이 충전부의 입력신호에 의해 밧데리의 충전 및 방전상태 그리고 불량여부를 판단하는 감지부와; 전원이 중단되었을 때 에스램에 전원을 공급하는 밧데리와; 밧데리의 전압 상태를 판단하여 전압이 기준치(2.3V) 이하이거나, 전원이 불안정 할 때 메모리에 쓰는 신호를 억제하는 쓰기 방지부를 포함하여 구성된 메모리 밧데리 백업 회로를 중앙제어처리부에서 감지 제어하여 밧데리의 충전 및 방전을 감지하여, 전원 공급이 중단되면 밧데리의 전원을 공급토록 할 수 있을 뿐 아니라, 밧데리의 불안정 상태를 감지하여 전원이 불안정할 때도 메모리의 데이터가 손상되는 것을 방지하기 위해 쓰기 방지를 할 수 있어 매우 유용하다.

Description

메모리 밧데리 백업 회로
제1도는 본 고안의 메모리 밧데리 백업 회로도이다.
*도면의 주요부분에 대한 부호의 설명
1 : 충전부 2 : 감지부
3 : 밧데리 4 : 쓰기 방지부
U1 : 제1 플립플롭 U2 : 제2 플립플롭
U3 : 난드 게이트 U4 : 인버터
T1 : 트랜지스터 D1 : 제1 다이오드
D2 : 제2 다이오드 D3 : 제3 다이오드
R1, R2, R3, R4, R5, R6 : 저항
본 고안은 메모리 밧데리 백업회로에 관한 것으로, 특히 일반적인 마이크로 컴퓨터 회로의 에스램(SRAM:Static Random Access Menory; 이하 '메모리'라 칭한다.) 백업용 회로로 전원이 오프 시에도 데이터 저장이 필요한 분야에 적용하기 위한 것이다.
일반적으로 메모리 즉, 에스램은 다이나믹램(DRAM)에 대응하는 반도체 기억소자로서 전원만 공급하면 기억된 정보가 계속 소멸하지 않는 특성을 가지고 있으며, 이 때문에 디램처럼 여진용 주변회로가 필요 없어 매우 편리하게 사용할 수 있다. 그러나 기억단위의 소자수가 증가하면 구조가 상당히 복잡하게 되어 1비트당 제조비용이 디램보다 훨씬 비싸게 되는 단점이 있어, 아직은 세계적으로 대용량화가 급속히 진행되고 있는 디램에 비해 기술 발전 수준이 늦다.
상기와 같은 특징을 가지는 메모리는 일반적으로 데이터 베이스화하는 특성을 부여할 수 있어서 전화의 교환기에 유용하게 사용되고 있는데, 이러한 용도로 사용될 때 메모리는 공급되는 전원의 안정도에 따라 매우 중요한 작용을 할 수 있다.
따라서 예상치 못한 상태에서 갑자기 전원이 중단되면, 메모리에 있는 데이터가 모두 소멸하게 되고, 이렇게 되면 다시 시스템을 인스톨하거나, 데이터를 다시 입력 시켜야 하므로 귀중한 데이터를 잃어버리는 문제점이 있었으며, 불필요한 인력과 시간을 낭비하는 사례가 빈번하였다. 또한 전원이 중단되는 사태를 대비하여 비상전원을 이용하는 경우, 전원이 불안정하게 공급되게 되면 메모리에 입력되는 데이터에 버그가 생기거나 오류 데이터가 입력되어 기존에 저장되어 있는 데이터까지 손상시키게 되는 문제점이 있었다.
즉, 종래의 메모리 밧데리 백업회로는 밧데리의 충전상태를 감지할 수 없을 뿐 아니라, 전압이 불안정 할 때도 메모리에 쓰기가 가능하여 데이터가 지워지는 현상이 발생하였다.
본 고안은 이러한 문제점을 해결하기 위해 메모리 밧데리 백업용 회로의 밧데리 충전상태를 감지할 수 있고, 메모리에 쓰기를 방지할 수 있는 회로를 추가함을 특징으로 한다.
이하 도면을 참조로 상세히 설명하면, 본 고안의 메모리 밧데리 백업회로는 제1도와 같이 도시할 수 있는 바, 중앙제어장치(도시하지 않음)의 충전 신호를 밧데리게이트(BAT GATE)를 통해 입력시 트랜지스터 온신호를 출력하고 감지 신호를 밧데리게이트(BAT GATE)를 통해 입력시 트랜지스터 오프신호를 출력하는 제1플립플롭(U1)과, 제1플립플롭(U1)의 트랜지스터 온/오프 신호에 의해 온/오프 되는 트랜지스터(T1)와, 트랜지스터(T1)가 온 됨으로 입력 전원이 정상적으로 공급되었을 때 전원이 메모리에 공급되도록 도통되는 제1다이오드(D1)와, 트랜지스터(T1)가 온 됨으로 입력전원이 정상적으로 공급되었을 때 전원이 밧데리에 충전되도록 하는 제2다이오드(D2)와, 전원이 오프 됨으로 트랜지스터(T1)가 오프 되었을 때 밧데리 전원이 메모리에 공급되도록 도통되는 제3다이오드(D3)로 구성되어, 전원을 에스램(SRAM)에 공급하고 밧데리를 충전시키는 충전부(1)와; 밧데리(3)의 상태를 감지하는 단자(2번)와, 밧데리(3)의 전원 충전상태가 소정의 기준치 이하일 경우 로우신호를 출력해 줌으로 중앙처리장치가 밧데리의 방전 및 불량여부를 판단할 수 있도록 해주는 단자(3번)와, 밧데리(3)의 전원 충전상태가 소정의 기준치 이하일 경우 로우신호를 출력하여 입력장치에서 입력되는 데이터를 메모리에 쓰지 못하도록 제어해 주는 단자(8번)가 있는 제2 플립플롭(U2)으로 구성되어, 밧데리의 충전 및 방전상태 그리고 불량여부를 판단하는 감지부(2)와; 전원이 중단되었을 때 에스램에 전원을 공급하는 밧데리(3)와; 상기 감지부(2)의 일 단자(8번)에서 출력된 하이신호 및 로우신호를 입력받는 단자(1번)와, 입출력 장치로부터 출력된 신호를 입력받는 단자(2번)와, 상기 감지부(2)의 단자(8번)를 통해 로우신호가 입력되었을 경우 쓰기방지신호를 출력하는 단자(3번)가 있는 난드 게이트(NAND GATE)로 구성되어, 밧데리의 전압 상태를 판단하여 전압이 기준치(2.3V) 이하이거나, 전원이 불안정 할 때 메모리에 쓰는 신호를 억제하는 쓰기 방지부(4)로 구성된다.
상기와 같이 구성된 메모리 밧데리 백업회로는 정상적인 전원 공급시 즉, 밧데리게이트(BAT GATE)를 통해 상기 충전부(1)내에 장착된 제1플립플롭(U1)으로 1이 입력되었을 시, 상기 제1플립플롭(U1)은 트랜지스터 온 신호를 상기 트랜지스터(T1)에 출력하고, 상기 트랜지스터(T1)는 상기 제1플립플롭(U1)에서 출력한 트랜지스터 온 신호에 의해 온 됨으로 상기 충전부(1)내에 장착된 제1다이오드(D1)를 통해 전원이 메모리에 공급되도록 해주며, 상기 제2다이오드(D2)를 통해 전원이 밧데리(3)에 충전되도록 해준다.
또한, 전원 오프시 즉, 밧데리게이트(BAT GATE)를 통해 상기 충전부(1)내에 장착된 제1플립플롭(U1)으로 0이 입력되었을시, 상기 제1플립플롭(U1)은 트랜지스터 오프신호를 상기 트랜지스터(T1)에 출력하고, 상시 트랜지스터(T1)는 상기 제1플립플롭(U1)에서 출력한 트랜지스터 오프신호에 의해 오프 됨으로, 제3다이오드(D3)를 통해 밧데리(3)에 충전되어 있는 전원이 메모리에 공급되도록 해준다.
따라서, 전원이 정상상태로 공급되면 상기 밧데리(3)는 전원을 상시 충전시키게 된다.
한편, 밧데리(3)의 충전상태를 확인하고자 할 경우, 중앙제어장지는 밧데리게이트(BAT GATE)를 통해 상기 충전부(1) 내에 장착된 제1플립플롭(FLIP FLOP ; U1)에 0을 출력하고, 상기 제1플립플롭(U1)은 밧데리게이트(BAT GATE)를 통해 출력된 0을 입력하여 트랜지스터 오프 신호를 상기 트랜지스터(T1)로 출력하며, 상기 트랜지스터(T1)는 상기 제1 플립플롭(U1)에서 출력된 트랜지스터 오프신호에 의해 오프 된다.
이때, 상기 트랜지스터(T1)가 오프 되면 상기 감지부(2)의 제2플립플롭(U2)에서 밧데리(3)에 전원을 감지하여 +2.3V 이하일 때 제2플립플롭(U2)의 3번 핀을 통해 로우신호를 중앙제어장치로 출력한다.
그러면, 상기 제2플립플롭(U2)에서 출력한 로우신호를 중앙제어장치가 읽어 밧데리의 방전 및 불량여부를 판단한다.
또한 제2플립플롭(U2)에서는 밧데리(3)의 전압이 2.3V 이하일 때를 감지하여 제2플립플롭(U2)의 8번 핀을 통해 상기 쓰기 방지부(4)로 로우신호를 출력시킨다.
한편, 상기 쓰기 방지부(4)는 상기 감지부(2)내에 장착된 상기 제2플립플롭(U2)에서 로우신호가 출력되었을 경우 이를 난드 게이트(NAND GATE)의 1번 핀으로 입력하여, 메모리에 중앙제어장치가 데이터를 쓸려고 할 때 3번 핀을 통해 쓰기방지신호를 중앙제어장치로 출력하므로써, 메모리에 전원공급이 불안정 할 때는 쓰기 신호를 억제하여 메모리의 데이터를 보호하도록 해준다.
이러한 동작 상태를 도표를 이용하여 도시하면,
와 같이 표현된다.
상기 도표에 의해 중앙제어장치는 충전부(1)에 입력되는 신호가 1이면 충전상태가 되도록 하고, 0이면 감지상태가 되도록 하며, 감지부(2)의 출력신호가 1이면 장애상태가 되도록 하고, 0이면 정상상태가 되도록 하며, 쓰기 방지부(4)에 입력되는 신호가 0이면 쓰기방지상태가 되도록 하고, 1이면 정상상태가 되도록 한다.
상술한 바와 같이 본 고안은 메모리 밧데리 백업 회로에서 밧데리의 충전 및 방전을 감지하여, 전원 공급이 중단되면 밧데리의 전원을 공급토록 할 수 있을 뿐 아니라, 밧데리의 불안정 상태를 감지하여 전원이 불안정할 때도 메모리의 데이터가 손상되는 것을 방지하기 위해 쓰기방지를 할 수 있어 매우 유용하다.

Claims (1)

  1. 중앙제어장치의 충전 신호를 밧데리게이트(BAT GATE)를 통해 입력시 트랜지스터 온 신호를 출력하고 감지 신호를 밧데리게이트(BAT GATE)를 통해 입력시 트랜지스터 오프신호를 출력하는 제1플립플롭(U1)과, 제1플립플롭(U1)의 트랜지스터 온/오프 신호에 의해 온/오프 되는 트랜지스터(T1)와, 트랜지스터(T1)가 온 됨으로 입력 전원이 정상적으로 공급되었을 때 전원이 밧데리에 충전되도록 하는 제1다이오드(D1)와, 트랜지스터(T1)가 온 됨으로 입력전원이 정상적으로 공급되었을 때 전원이 밧데리에 충전되도록 하는 제2다이오드(D2)와, 전원이 오프 됨으로 트랜지스터(T1)가 오프 되었을 때 밧데리 전원이 메모리에 공급되도록 도통되는 제3다이오드(D3)로 구성되어, 전원을 에스램(SRAM)에 공급하고 밧데리를 충전시키는 충전부(1)와; 밧데리(3)의 상태를 감지하는 단자(2번)와, 밧데리(3)의 전원 충전상태가 소정의 기준치 이하일 경우 로우신호를 출력해 줌으로 중앙처리장치가 밧데리의 방전 및 불량여부를 판단할 수 있도록 해주는 단자(3번)와, 밧데리(3)의 전원 충전상태가 소정의 기준치 이하일 경우 로우신호를 출력하여 입력장치에 입력되는 데이터를 메모리에 쓰지 못하도록 제어해 주는 단자(8번)가 있는 제2플립플롭(U2)으로 구성되어, 밧데리의 충전 및 방전상태 그리고 불량여부를 판단하는 감지부(2)와; 전원이 중단되었을 때 에스램에 전원을 공급하는 밧데리(3)와; 상기 감지부(2)의 일 단자(8번)에서 출력된 하이신호 및 로우신호를 입력받는 단자(1번)와, 입출력 장치로부터 출력된 신호를 입력받는 단자(2번)와, 상기 감지부(2)의 단자(8번)를 통해 로우신호가 입력되었을 경우 쓰기방지신호를 출력하는 단자(3번)가 있는 난드 게이트(NAND GATE)로 구성되어, 밧데리의 전압 상태를 판단하여 전압이 기준치(2.3V) 이하이거나, 전원이 불안정 할 때 메모리에 쓰는 신호를 억제하는 쓰기 방지부(4)를 포함하여 구성함을 특징으로 하는 메모리 밧데리 백업 회로.
KR2019940039532U 1994-12-31 1994-12-31 메모리 밧데리 백업회로 KR0125579Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940039532U KR0125579Y1 (ko) 1994-12-31 1994-12-31 메모리 밧데리 백업회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940039532U KR0125579Y1 (ko) 1994-12-31 1994-12-31 메모리 밧데리 백업회로

Publications (2)

Publication Number Publication Date
KR960024526U KR960024526U (ko) 1996-07-22
KR0125579Y1 true KR0125579Y1 (ko) 1998-09-15

Family

ID=19405604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940039532U KR0125579Y1 (ko) 1994-12-31 1994-12-31 메모리 밧데리 백업회로

Country Status (1)

Country Link
KR (1) KR0125579Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761754B1 (ko) * 2006-02-01 2007-09-28 삼성전자주식회사 배터리 유무를 검출하는 방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761754B1 (ko) * 2006-02-01 2007-09-28 삼성전자주식회사 배터리 유무를 검출하는 방법 및 장치

Also Published As

Publication number Publication date
KR960024526U (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US5581507A (en) Systems and methods for memory control
KR101110994B1 (ko) 에러 동작으로부터 집적 회로를 보호하는 방법 및 장치
US4587640A (en) Cassette type semiconductor memory device
US6693840B2 (en) Non-volatile semiconductor memory device with enhanced erase/write cycle endurance
US3859638A (en) Non-volatile memory unit with automatic standby power supply
US5798961A (en) Non-volatile memory module
KR940002755B1 (ko) 1칩 마이크로 컴퓨터
US20020002690A1 (en) Hot-plug memory cartridge power control logic
CN101867169B (zh) 应用于快闪存储器的保护电路
JPH10106275A (ja) 半導体記憶装置
US5157634A (en) Dram having extended refresh time
US5671180A (en) Semiconductor memory device with function of preventing loss of information due to leak of charges or disturbing
JPH08249244A (ja) データ保持回路
KR100305994B1 (ko) 강유전체메모리를구비한시스템
JP4822620B2 (ja) 半導体集積回路
KR0125579Y1 (ko) 메모리 밧데리 백업회로
JPH0822422A (ja) メモリ装置
KR100492793B1 (ko) 불량셀리페어기능을갖는강유전체메모리장치
JPH06119510A (ja) メモリカード
JPH11167794A (ja) 半導体記憶装置及びそのバックアップ方法
KR100250879B1 (ko) 메모리 데이터 백업장치
JP2900551B2 (ja) 携帯形半導体記憶装置
JPH04124790A (ja) Ｒａｍカード
KR0122339B1 (ko) 칩마운트 시스템의 메모리 기억장치
JPS5990277A (ja) カセツト式記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020517

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee