CN101867169B - 应用于快闪存储器的保护电路 - Google Patents

Abstract

本发明提供一种应用于快闪存储器的保护电路及电源系统。该快闪存储器具有一电源接脚。一电源供应器提供一参考电压。该保护电路包含一电容及一开关元件。该电容电连接于该电源接脚及接地点间。该开关元件电连接于该电源接脚及该电源供应器之间。当该参考电压高于一门槛电压，该开关元件处于导通状态，使该参考电压通过该开关元件输入至该电源接脚；当该参考电压低于该门槛电压，该开关元件则处于断路状态。

Description

应用于快闪存储器的保护电路

技术领域

本发明有关一种存储器，并且特别地，本发明是关于一种应用于快闪存储器的保护电路。

背景技术

快闪存储器(flashmemory)是一种非挥发性存储器，储存在其中的数据并不会因为电源被关闭而消失。由于快闪存储器具有体积轻巧、耗电量低、抗震性佳、写入速度快的优点，因此被广泛应用在存储卡、随身碟、数字相机、可携式电子游戏机、迷你电脑等多种电子产品中。

快闪存储器是利用浮动栅极(floatinggate)晶体管储存数据，依其存取方式主要分为NOR和NAND两种型态；前者通常用于储存程序代码，后者则通常被用来储存数据数据。以每个晶体管所能储存的数据数量来区分，NAND型快闪存储器又可被区分为单层单元(single-levelcell,SLC)与多层单元(multi-levelcell,MLC)两种架构。

SLC架构的NAND快闪存储器具有速度快，耗电量低的优点，其中的每个储存单元可储存一个信息位。MLC架构的NAND快闪存储器的传输速度较慢，耗电量高，但其中的每个储存单元可储存两个以上的信息位，制造成本也较低。

NOR型快闪存储器具有各自独立的地址接脚、数据接脚及控制接脚。相对地，NAND型快闪存储器是通过单一输入/输出接脚来传送地址、数据数据及指令，并借助不同的控制信号来标识目前正在该输入/输出接脚上传输的信息种类。

就NAND型快闪存储器而言，在数据写入程序中，外部的控制芯片或微处理器是通过该输入/输出接脚依序将目标地址以及数据数据传送给快闪存储器。将要被写入的数据数据首先被暂放在快闪存储器的寄存器中，直到收到控制芯片或微处理器下达的编写指令后，快闪存储器才会在一段编写时间的内将这些数据数据由寄存器转移到对应于目标地址的储存单元。

如果在这段编写时间结束前，快闪存储器的供电发生意外中断的状况，正在被写入某个储存单元的数据数据极可能会遭到破坏，进入不确定或错误的电压状态。由于快闪存储器中所储存的可能是正在被执行/运算当中的程序代码或重要数据，如果其中的数据出现错误，可能会导致整个电子产品当机或发生严重的错误。

此外，现有的许多快闪存储器都包含一写入保护接脚。当该写入保护接脚被设定为写入保护状态，快闪存储器就会拒绝外部系统储存数据的指令。理论上，也只有在该写入保护接脚被设定为写入允许状态时，快闪存储器才能够开始执行数据写入程序。

然而，如果在上述编写时间之内，使用者或外部系统不小心将快闪存储器的写入保护接脚切换至写入保护状态，原本正在执行当中的数据写入程序将会被中止。当时正在被写入某个储存单元的数据数据也可能会因此遭到破坏，进而影响电子产品的正常运作。

相较于SLC架构的NAND快闪存储器，若MLC架构的NAND快闪存储器在数据写入程序中发生电源意外中断或写入保护接脚被改变的状况，结果会更为严重。因为不仅只正在被写入储存单元的数据数据遭到破坏，原先存放在同一个储存单元中的其它数据数据也极可能同时被损毁。

目前并没有针对以上快闪存储器的数据毁损问题提出解决方案的先前技术。

发明内容

本发明的目的是提供一种应用于快闪存储器的保护电路及电源系统。在电源中断时，借助适当维持快闪存储器的电源接脚的电压，以避免快闪存储器的数据写入程序因电源中断而失败的状况。

根据本发明一方面提供一种保护电路，其中包含一电容及一第一开关元件。该电容电连接于快闪存储器的电源接脚及一接地点间。该第一开关元件则是电连接于该电源接脚及将一参考电压提供给该电源接脚的电源供应器之间。当该参考电压高于一门槛电压，该第一开关元件处于导通状态，当该参考电压低于该门槛电压，该第一开关元件则处于断路状态。

在该第一开关元件处于导通状态的情况下，该电源供应器会对保护电路中的电容充电。一旦该电源供应器所提供的参考电压被中断，该第一开关元件就会进入断路状态。该电源接脚及电源供应器之间的连结被中断之后，该电容将会对该电源接脚放电，确保该快闪存储器能顺利完成其数据写入程序。

根据本发明另一方面提供一种应用于一快闪存储器的电源系统，包含一电源供应器、一第一开关元件及一第一电容。该快闪存储器具有一电源接脚，电源供应器用以提供一参考电压。第一开关元件电连接于该电源接脚及该电源供应器间，当该参考电压高于一门槛电压，该第一开关元件处于一导通状态，使该参考电压通过该第一开关元件输入至该电源接脚；当该参考电压低于该门槛电压，该第一开关元件则处于一断路状态。第一电容电连接于该电源接脚及一接地点间。

附图说明

关于本发明的优点与精神可以借助以下配合附图对本发明的详述得到进一步的了解，其中：

图1为根据本发明的第一具体实施例中的保护电路的示意图。

图2为根据本发明的第二具体实施例中的保护电路的示意图。

图3为根据本发明的第三具体实施例中的保护电路的示意图。

图4为根据本发明的第四具体实施例中的保护电路的示意图。

具体实施方式

请参阅图1，其是本发明应用于快闪存储器的保护电路的一第一具体实施例的示意图。保护电路10包含一第一电容12及一第一开关元件14。快闪存储器20具有一电源接脚SUP。电源供应器30通过电源接脚SUP将一参考电压V_DD提供给快闪存储器20，做为快闪存储器20内部电路运作的电力来源。实务上，快闪存储器20可以为一SLC或MLC架构的NAND型快闪存储器。

如图1所示，第一电容12电连接于快闪存储器20的电源接脚SUP及一接地点GND之间。第一开关元件14则是电连接于电源接脚SUP及电源供应器30之间。根据本发明，第一开关元件14的状态是与参考电压V_DD的电压值相关。当参考电压V_DD高于一预设的门槛电压V_TH，第一开关元件14会处于导通状态；当参考电压V_DD低于门槛电压V_TH，第一开关元件14则是处于断路状态。

于实际应用中，电路设计者可以利用一二极管，例如为一萧特基二极管(Schottkydiode)，或是其它具有上述导通特性的电路元件做为第一开关元件14。此外，门槛电压V_TH可被设定为大致等于或略小于参考电压V_DD。以参考电压V_DD等于3.3伏特的情况为例，门槛电压V_TH可相对地被设定为3.2伏特或3伏特。

当第一开关元件14处于导通状态，电源供应器30除了将参考电压V_DD提供给电源接脚SUP，还会对第一电容12充电，直至第一电容12与电源接脚SUP相连的端点的电压亦等于参考电压V_DD。由此可知，在电源供应器30正常供电的情况下，第一电容12与第一开关元件14对快闪存储器20几乎是不会造成影响的。

一旦电源供应器30发生供电不稳定或电力突然中断的状况，导致参考电压V_DD的电压值下降至低于门槛电压V_TH，第一开关元件14将会进入断路状态，令电源接脚SUP的电压值不会随着参考电压V_DD的波动而急遽下降。先前已充电完成的第一电容12此时即发挥作用，开始对电源接脚SUP放电，让快闪存储器20可以继续维持一段时间的正常运作，例如完成正在进行中的数据写入程序。藉此，保护电路10可避免快闪存储器20在数据写入程序中因电力不稳定或中断造成的数据毁损情况。

根据本发明，第一电容12所具有的电容值可以与快闪存储器20于其编写时间中的运作耗电量相关。更明确地说，电路设计者可根据快闪存储器20在编写时间中所需要的电量来决定第一电容12的电容值大小，让第一电容12中储存的电量足以支撑快闪存储器20完成在这段编写时间的内的运作。

请参阅图2，图2为根据本发明的第二具体实施例的示意图。于此实施例中，快闪存储器20具有一写入保护接脚WP，并且当写入保护接脚WP的输入电压为低电平，快闪存储器20将拒绝执行数据写入程序。如图2所示，此实施例中的写入保护接脚WP被固定电连接至电源接脚SUP。藉此，在快闪存储器20执行数据写入程序的过程中，写入保护接脚WP的电压也会因第一电容的存在而被确保大致维持在高电平状态。

图2所示的保护电路适用于可另外受软件控制以进入或解除快闪存储器的写入保护状态，因此快闪存储器并不会因为其写入保护接脚被固定连接至特定电压而完全丧失写入保护的功能。图2所示的保护电路能确保这种快闪存储器在数据写入程序中不会因写入保护接脚的状态被切换而导致数据毁损。

请参阅图3，图3为根据本发明的第三具体实施例的示意图。此实施例中的保护电路进一步包含一第二电容16。第二电容16电连接于写入保护接脚WP及接地点GND之间，且写入保护接脚WP亦通过第一开关元件14电连接至电源供应器30。

当第一开关元件14处于导通状态，电源供应器30除了对第一电容12充电，还会对第二电容16充电，直至第二电容16与写入保护接脚WP相连的端点的电压等于参考电压V_DD。当参考电压V_DD低于门槛电压V_TH，第一开关元件14处于断路状态，写入保护接脚WP与电源供应器30之间的连接也会被切断。此时第二电容16将会协助将写入保护接脚WP的电压维持在大约等于V_DD的状态达一特定时间。

第三具体实施例与第二具体实施例的主要差别在于，第三具体实施例中的写入保护接脚WP是由第二电容16负责维持其电压，而非与电源接脚SUP共享第一电容12。于实际应用中，电路设计者可根据快闪存储器20的编写时间长短来决定第二电容16的电容值大小，让第二电容16中储存的电量足以让写入保护接脚WP在快闪存储器20的编写时间之内维持在高电平电压的状态。藉此，同样可以确保快闪存储器在数据写入程序中不会因写入保护接脚的状态被切换而导致数据毁损。

请参阅图4，图4为根据本发明的第四具体实施例的示意图。此实施例同样假设当写入保护接脚WP的输入电压为低电平时，快闪存储器20将拒绝执行数据写入程序，在此实施例中，本发明的保护电路进一步包含第二开关元件18及电阻19。

电阻19系电连接于写入保护接脚WP与电源接脚SUP之间。第二开关元件18是电连接于写入保护接脚WP与接地点GND之间。当第二开关元件18被导通，写入保护接脚WP系电连接至接地点GND。实务上，第二开关元件18可利用一个或多个金氧半导体元件来实现。

如图4所示，第二开关元件18是由一存储器控制器40控制。在一般的情况下，存储器控制器40可将第二开关元件18关闭，让写入保护接脚WP仅通过电阻19连接至电源接脚SUP，而不受到第二开关元件18及其连接的接地点GND影响。由于写入保护接脚WP的输入电阻通常极大，因此写入保护接脚WP与电源接脚SUP的电位几乎相等。根据本发明的保护电路同样可以提供写入保护接脚WP如第二实施例中所述的保护效果。

当使用者希望令快闪存储器20进入写入保护状态，存储器控制器40可将第二开关元件18导通，藉此让写入保护接脚WP被电连接至接地端GND，以达到令快闪存储器20进入写入保护状态的效果。只要电阻19的阻值够大，电源接脚SUP的电位不会受到太大影响。在一实施态样中，第二开关元件18可整合于存储器控制器40内部。

根据本发明的第五具体实施例为包含图1所示的保护电路10及电源供应器30的电源系统。其运作方式及概念第一实施例相仿，因此不再赘述。需说明的是，此电源系统亦可如图2、图3、图4所示，进一步包含将写入保护接脚WP维持在高电平状态的线路及元件。

综上所述，由于根据本发明的保护电路和电源系统能够适当维持提供给快闪存储器的电源接脚以及写入保护接脚的电压，因此可避免快闪存储器的数据写入程序因电源中断而失败的状况，进而确保电子产品的正常运作。根据本发明的保护电路及电源系统可被应用在各种采用快闪存储器作为储存装置的电子装置中，发挥良好的保护作用。

借助以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。

Claims (2)

1.一种应用于快闪存储器的保护电路，该快闪存储器具有一电源接脚和一写入保护接脚，一电源供应器提供一参考电压，该保护电路包含：

一第一电容，电连接于该电源接脚及一接地点间；

一第一开关元件，电连接于该电源接脚及该电源供应器间，当该参考电压高于一门槛电压，该第一开关元件处于一导通状态，该参考电压通过该第一开关元件输入至该电源接脚；当该参考电压低于该门槛电压，该第一开关元件则处于一断路状态；以及

一第二电容，电连接于该写入保护接脚及该接地点之间，该写入保护接脚亦透过该第一开关元件电连接至该电源供应器。

2.根据权利要求1所述的保护电路，其特征在于，该第二电容具有一第二电容值，并且该第二电容值与该快闪存储器的一编写时间相关。