KR20150054206A - 플래시 메모리의 데이터 보호 방법 및 장치 - Google Patents

플래시 메모리의 데이터 보호 방법 및 장치 Download PDF

Info

Publication number
KR20150054206A
KR20150054206A KR1020130136372A KR20130136372A KR20150054206A KR 20150054206 A KR20150054206 A KR 20150054206A KR 1020130136372 A KR1020130136372 A KR 1020130136372A KR 20130136372 A KR20130136372 A KR 20130136372A KR 20150054206 A KR20150054206 A KR 20150054206A
Authority
KR
South Korea
Prior art keywords
flash memory
write
primary power
pin
power supply
Prior art date
Application number
KR1020130136372A
Other languages
English (en)
Inventor
이광선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130136372A priority Critical patent/KR20150054206A/ko
Priority to EP14859806.3A priority patent/EP3055865A4/en
Priority to PCT/KR2014/004861 priority patent/WO2015068921A1/en
Priority to US14/319,204 priority patent/US9455041B2/en
Publication of KR20150054206A publication Critical patent/KR20150054206A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 플래시 메모리를 포함하는 장치의 전원 온/오프 시에 플래시 메모리의 데이터를 보호하기 위한 것이다.
플래시 메모리의 데이터를 보호하기 위한 장치는 상기 플래시 메모리에 전원을 공급하는 전원공급부 및 상기 인가 전원이 소정 값을 도달함에 따라 상기 플래시 메모리의 기입방지 핀을 인에이블(enable)시키는 기입방지 핀 인에블부를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 장치의 전원 온/오프 시에 플래시 메모리의 데이터가 의도하지 않게 변경 또는 손상되는 것을 방지할 수 있다.

Description

플래시 메모리의 데이터 보호 방법 및 장치{A METHOD AND DEVICE FOR PROTECTING A DATA OF FLASH MEMORY}
본 발명은 플래시 메모리의 데이터 보호 방법 및 장치, 더욱 상세하게는 플래시 메모리를 포함하는 장치에서 전원을 온(ON) 또는 오프(OFF)하는 중에 플래시 메모리의 데이터가 손상되는 것을 방지할 수 있는 플래시 메모리의 데이터 보호 방법 및 장치에 관한 것이다.
전자제품에는 플래시(flash) 메모리가 사용되고 있다. 플래시 메모리는 전원이 꺼져도 데이터가 그대로 유지되는 특성을 갖고 있기 때문에 휴대용 전자제품에 널리 사용되고 있다. 플래시 메모리에는 기입방지(Write protection) 핀이 있어 플래시 메모리의 데이터를 보호하는 것이 가능하다.
도 5는 종래의 플래시 메모리(12)에 대한 전원 인가 및 제어를 나타내는 도로서, 플래시 메모리(12)에는 약 DC 12V의 1차 전원이 인가되고, 이 1차 전원은 DC/DC컨버터(11)를 통해 약 DC 3.3V로 변환되어 플래시 메모리(12)와 제어부(14)의 전원입력단자(VCC)에 인가된다. 제어부(14)는 GPIO(단자)를 통해 플래시 메모리(12)의 기입방지(WR) 단자에 제어신호를 인가하여 플래시 메모리(12)의 기입방지(WR)핀을 인에이블(enable)시키거나 디스에이블(disable)시킬 수 있다.
이와 같이, 플래시 메모리(12)는 안정적으로 일정한 전원을 유지하는 동안에는 MPU(Micro Processing Unit)나 CPU(Central Processing Unit)와 같은 제어부(14)에 의해 기입방지(Write protection) 핀이 제어되기 때문에 플래시 메모리의 데이터를 안정하게 보호하는 것이 가능하다.
그러나, 플래시 메모리(12)는 그를 포함하는 전자제품의 전원을 온 또는 오프하는 도중에는 저장된 데이터가 손상되는 문제가 발생할 수 있다. 따라서, 장치의 전원을 온-오프하는 도중에도 플래시 메모리의 데이터를 보호할 수 있는 방지대책이 요구된다.
본 발명의 목적은 상술한 종래의 문제를 해결하기 위한 것으로, 플래시 메모리를 포함하는 장치의 전원을 온 또는 오프 하더라도 플래시 메모리의 데이터를 안정적으로 보호할 수 있는 플래시 메모리의 데이터 보호 방법 및 장치를 제공하는 데에 있다.
상술한 본 발명의 과제를 해결하기 위한 일 실시예에 따른 플래시 메모리의 데이터를 보호하는 방법은, 상기 플래시 메모리에 인가하는 1차 전원을 감지하는 단계, 상기 1차 전원을 변환하여 2차 전원을 상기 플래시 메모리에 인가하는 단계 및 상기 감지된 1차 전원이 소정 값을 도달하면 상기 플래시 메모리의 기입방지 핀을 인에이블(enable)시키는 단계를 포함하여 구성할 수 있다.
상기 기입방지 핀의 인에이블은 상기 1차 전원이 상승할 때에 수행될 수 있다.
상기 기입방지 핀의 인에이블은 상기 2차 전원이 상기 플래시 메모리에 인가되기 전에 수행될 수 있다.
상기 기입방지 핀의 인에이블은 상기 1차 전원이 하강할 때에 수행될 수 있다.
상기 기입방지 핀의 인에이블은 상기 플래시 메모리에 인가하는 2차 전원이 하강하기 이전에 수행될 수 있다.
본 발명의 일 실시예에 따른 플래시 메모리의 데이터를 보호하는 장치는, 상기 플래시 메모리에 1차 전원을 공급하는 전원공급부, 상기 1차 전원을 변환하여 상기 플래시 메모리에 2차 전원을 인가하는 컨버터 및 상기 1차 전원이 소정 값을 도달하면 상기 플래시 메모리의 기입방지 핀을 인에이블(enable)시키는 기입방지 핀 인에이블부를 포함하여 구성할 수 있다.
본 발명의 일 실시예에 따른 플래시 메모리를 포함하는 장치는, 상기 플래시 메모리에 1차 전원을 공급하는 전원공급부, 상기 1차 전원을 변환하여 상기 플래시 메모리에 2차 전원을 인가하는 컨버터, 상기 플래시 메모리를 제어하는 제어부 및 상기 1차 전원이 소정 값을 도달하면 상기 플래시 메모리의 기입방지 핀을 인에이블(enable)시키는 기입방지 핀 인에이블부를 포함하여 구성할 수 있다.
상기 기입방지 핀 인에이블부는, 상기 1차 전원을 디지털 값으로 변환하는 아날로그-디지털 변환기, 상기 변환 디지털 값과 제1기준값을 비교하는 제1비교기, 상기 변환 디지털 값과 제2기준값을 비교하는 제2비교기, 상기 제2비교기의 출력과 상기 제어부의 제어출력이 입력되는 OR게이트, 및 상기 제1비교기의 출력과 상기 OR게이트의 출력 중 하나를 선택하는 멀티플렉서를 포함하여 구성할 수 있다.
본 발명에 의하면, 플래시 메모리를 포함하는 장치에 있어서, 장치의 전원을 온 또는 오프시키는 과정에서도 플래시 메모리의 기입방지 핀을 인에이블시킴으로써 데이터를 안전하게 보호하는 것이 가능하다.
도 1은 본 발명의 실시예에 따른 플래시메모리를 포함하는 셋탑박스의 구성을 개략적으로 나타내는 블럭도,
도 2는 본 발명의 실시예에 따른 플래시 메모리의 데이터를 보호하기 위한 기입방지 핀 인에이블부를 나타내는 회로도,
도 3은 본 발명의 실시예에 따라 플래시 메모리 기입방지 핀의 인에이블 타이밍을 나타내는 파형도,
도 4는 본 발명의 실시예에 따른 플래시 메모리의 데이터를 보호하는 방법을 나타내는 순서도 및
도 5는 종래의 플래시 메모리의 전원인가와 제어를 설명하기 위한 블록도이다.
이하에서는 첨부도면을 참조하여 본 발명에 대해 상세히 설명한다. 이하 실시예에서는 본 발명의 사상과 직접적인 관련이 있는 구성들에 관해서만 설명하며, 그 외의 구성에 관해서는 설명을 생략한다. 그러나, 본 발명의 사상이 적용된 장치 또는 시스템을 구현함에 있어서, 이와 같이 설명이 생략된 구성이 불필요함을 의미하는 것이 아님을 밝힌다. 도면에 표현된 동일한 참조 번호는 동일한 구성 요소를 나타낸다.
본 발명은 플래시 메모리(120)를 포함하는 장치에 적용될 수 있다. 플래시 메모리(120)를 포함하는 장치는 예를 들면 셋탑박스, 디지털카메라, MP3플레이어, 노트북 PC, 스마트폰, 개인휴대단말기(PDA) 등을 포함할 수 있다. 이하 플래시 메모리를 포함하는 장치로서 TV(200)의 셋탑박스(STB)(100)를 예를 들어 상세히 설명한다.
도 1은 본 발명에 따른 옥내 수신장치의 하나인 셋 탑 박스(SET TOP BOX)(100)의 개략적 구성을 도시한 것이고, 도 2는 도 1의 셋탑박스(100)에 포함된 플래시 메모리(120)의 데이터를 보호하기 위한 기입방지 핀(write protection pin) (이하 "WP핀"이라 칭함) 인에이블(enable)부 (130)를 상세히 나타낸 회로도이다.
도 1에 나타낸 바와 같이 셋탑박스(100)는 전원공급부(110), 플래시 메모리(120), 플래시 메모리(120)의 WP핀 인에이블부(130), 제어부(140), 비디오/오디오 출력장치(150), 사용자인터페이스(160), 데이터저장장치(170), 및 네트워크 인터페이스(180)를 포함하여 구성할 수 있다. 물론 셋탑박스(100)는 상기 구성요소들 이외에 영상처리부(미도시), 그래픽처리부(미도시), 방송수신부(미도시) 등 추가적인 요소들을 포함할 수 있으나 이들에 대한 설명은 생략한다.
전원공급부(110)는 외부로부터 입력된 110V 또는 220V의 AC전압을 약 12V의 DC전압으로 변환하여 출력하는 AC-DC컨버터를 포함할 수 있다.
플래시 메모리(120)는 낸드(NAND) 플래시 메모리 또는 노아(NOR) 플래시 메모리를 포함할 수 있다. 플래시 메모리(120)에는 예를 들면 다운로드되는 제어부(140)의 제어 프로그램이 저장될 수 있다. 물론 플래시 메모리(120)에는 제어프로그램 이외에도 각종 데이터나 프로그램이 저장될 수 있다.
WP핀 인에이블부(130)는 전원공급부(110)의 전원 온(ON)/오프(OFF) 시에 플래시 메모리(120)의 WP핀을 인에이블시켜, 플래시 메모리(120)의 저장 데이터를 보호할 수 있다. WP핀 인에이블부(130)에 대한 상세한 설명은 후술하기로 한다.
제어부(140)는 플래시 메모리(120)에 저장된 제어프로그램에 따라 셋탑박스(100)의 전반적인 동작을 제어한다. 예를 들면 제어부(140)는 플래시 메모리(120)에 저장된 데이터를 보호하기 위해 WP핀을 인이블시키거나 새로운 데이터를 플래시 메모리(120)에 저장하기 위해 WP핀을 디스에이블(disable)시킬 수 있다. 제어부(140)는 CPU(Central Processing Unit)나 MPU(Micro Processing Unit)를 포함할 수 있다.
비디오/오디오 출력부(150)는 TV(200)나 스피커(미도시)에서 출력할 수 있는 신호를 출력한다.
사용자 인터페이스(160)는 사용자 명령을 입력하는 리모컨(미도시)과 같은 제어신호를 수신할 수 있다. 사용자 인터페이스(160)는 리모콘 수신부와 키 입력부를 포괄하는 개념으로써 사용자의 키(key) 조작 시 그에 따른 키 데이터를 발생하여 제어부(140)로 출력한다.
데이터 저장장치(HDD)(150)는 대용량의 각종 프로그램이나 데이터를 저장할 수 있다. 데이터 저장장치(HDD)(150)는 플래시 메모리(120), 램(RAM), 롬(ROM)에 비해 상대적으로 처리속도가 느리다.
네트워크 인터페이스(180)는 전화라인 혹은 광 케이블과 같은 물리적 전송매체를 통해 네트워크와 접속되어 송수신신호를 인터페이싱한다.
이하 도 2 내지 4를 참조하여 본 발명의 실시예에 따른 WP핀 인에이블부(130)에 대해 상세히 설명하기로 한다.
WP핀 인에이블부(130)는 도 2에 나타낸 바와 같이, 상기 1차 전원을 디지털 값으로 변환하는 아날로그-디지털 변환기(132), 상기 변환 디지털 값과 제1기준값(x)을 비교하는 제1비교기(134), 상기 변환 디지털 값과 제2기준값(y)을 비교하는 제2비교기(136), 상기 제2비교기(136)의 출력과 상기 제어부(140)의 제어출력이 입력되는 OR게이트(137), 및 상기 제1비교기(134)의 출력과 상기 OR게이트(137)의 출력 중 하나를 선택하는 멀티플렉서(138)를 포함하여 구성할 수 있다.
도 2엔 나타낸 WP핀 인에이블부(130)는 본 발명을 설명하기 위한 하나의 예에 불과하다. 통상기술자라면 기능을 유지하면서 다양한 구성으로 제작하는 것이 가능하므로, WP핀 인에이블부(130)는 도 2에 나타낸 회로 구성만으로 한정되지 않는다.
도 4를 참조하여 전원 온 또는 오프시의 플래시 메모리(120)를 제어하는 과정을 설명하면 다음과 같다.
단계 S110에서, 전원공급부(110)를 온시키면, 전원공급부(110)는 예를 들면 DC 12V의 1차 전원을 공급한다.
단계 S120에서, 상기 DC 12V의 1차전원은 DC-DC컨버터(112)를 거쳐 변환한다. 이때, 1차 전원을 2차 전원으로 변환하는 과정에는 약 수 밀리 초(msec)의 시간이 소요된다.
단계 S130에서, WP핀 인에이블부(130)는 상기 1차 전원을 2차 전원으로 변환하는 동안에 1차 전원을 감지하고, 서서히 상승하는 1차 전원과 소정 값(x)을 비교한다.
단계S150에서, 단계 S130의 비교결과로서, 1차 전원이 소정 x값에 도달하면 플래시 메모리(120)의 WP핀에 "High"신호를 인가하여 WP핀을 인에이블시킬 수 있다.
이후 단계 S160에서, 플래시 메모리(120)는 WP핀이 인에이블된 상태에서 2차 전원이 인가되기 시작한다.
단계 S110에서, 전원공급부(110)를 오프시키면, 전원공급부(110)는 예를 들면 공급하던 DC 12V의 1차 전원을 차단한다.
단계 S140에서 WP핀 인에이블부(130)는 상기 1차 전원을 2차 전원으로 변환하는 동안에 1차 전원을 감지하고, 서서히 감소하는 1차 전원과 소정 값(y)을 비교한다.
단계S150에서, 단계 S140의 비교결과로서, 1차 전원이 소정 y값에 도달하면 플래시 메모리(120)의 WP핀에 "High"신호를 가하여 WP핀을 인에이블시킬 수 있다.
이후 단계 S160에서, 플래시 메모리(120)는 WP핀이 인에이블된 상태에서 인가되던 2차 전원이 감소되기 시작한다.
WP핀 인에이블부(130)의 동작을 도 2를 참조하여 보다 상세히 설명하면 다음과 같다.
전원공급부(110)는 온(ON)되면 도 3에 나타낸 바와 같이, DC 12V의 1차 전원을 공급하는데, 이때 1차 전원은 서서히 상승하여 DC 12V에 도달한다. DC 12V의 1차 전원이 DC-DC컨버터(112)에 인가되면 1차 전원이 약 4V 정도에서 2차 전원도 서서히 상승하기 시작하여 DC 3.3V에 도달하게 된다.
전원공급부(110)의 상승하는 1차 전원은 WP핀 인에이블부(130)의 아날로그-디지털 컨버터(132)에도 동시에 공급된다. 아날로그-디지털 컨버터(132)는 입력되는 아날로그 형태의 1차 전원을 디지털 값으로 변환하여 제1비교기(134)에 인가한다. 즉, 전원공급부(110)는 온(ON)되면 1차 전원은 서서히 상승하고, 아날로그-디지털 컨버터(132)는 서서히 상승하는 1차 전원을 디지털 값으로 변환하여 제1비교기(134)로 공급한다. 제 1비교기(134)는 입력된 1차 전원 디지털 값과 소정 값(x)을 비교한다. 제1비교기(134)는 1차 전원이 x값에 도달하면 "High"신호를 출력하여 멀티플렉서(138)에 공급한다.
멀티플렉서(138)는 제1비교기(134)의 출력값을 플래시 메모리(120)의 WP핀에 인가하여 WP핀을 인에이블시켜 플래시 메모리(120)의 데이터에 대한 기입을 방지한다.
여기서, x값은 DC-D컨버터(112)의 성능에 따라 다르다. 예를 들면 DC-D컨버터(112)가 입력되는 1차 전원이 DC 4V부터 2차 전원이 생성되기 시작한다면 x값은 적어도 DC 4V보다 작아야 실질적으로 플래시 메모리(120)에 2차 전원이 인가되기 전에 플래시 메모리의 WP핀을 인에이블 시킬 수 있다.
이후 안정적으로 DC 12V의 1차 전원이 공급되는 동안에는 제2비교기(136)는 y값 보다는 항상 크기 때문에, 제2비교기(136)의 출력에 연결된 OR게이트(137)의 입력은 항상 "LOW"가 입력된다. 여기서, y값은 1차 전원이 DC 12V에서 0V로 하강하는 구간 중 하나의 정해진 값으로, 1차 전원 하강에 따른 2차 전원 하강 이전의 한 값에 해당한다.
이와 같이 안정적으로 DC 12V의 1차 전원이 공급되는 동안에, OR게이트(137)는 제어부(140)의 GPIO단자에 연결된 OR게이트(137)의 입력값에 따라 출력이 결정되기 때문에 플래시 메모리(120)의 WP핀은 제어부(140)에 의해 제어될 수 있다. 물론, 멀티플렉서(138)는 소프트웨어(S/W)적으로 제어되어 제1비교기(134)의 출력과 OR게이트(137)의 출력 중 하나를 소프트웨어적으로 선택할 수 있다.
전원공급부(110)는 안정적으로 공급하던 DC 12V의 1차 전원을 오프(OFF)하면, 도 3에 나타낸 바와 같이 1차 전원은 서서히 하강하여 0V에 도달한다. 하강하는 1차 전원이 DC-DC컨버터(112)에 인가되면 약 DC 7V에서부터 2차 전원도 서서히 하강하기 시작하여 0V에 도달하게 된다.
전원공급부(110)의 하강하는 1차 전원은 WP핀 인에이블부(130)의 아날로그-디지털 컨버터(132)에도 동시에 공급된다. 아날로그-디지털 컨버터(132)는 입력되는 아날로그 형태의 1차 전원을 디지털 값으로 변환하여 제1비교기(134)에 인가한다. 즉, 전원공급부(110)는 오프(OFF)되면 1차 전원은 서서히 하강하고, 아날로그-디지털 컨버터(132)는 서서히 하강하는 1차 전원을 디지털 값으로 변환하여 제2비교기(136)로 공급한다. 제 2비교기(136)는 입력된 1차 전원 디지털 값과 소정 값(y)을 비교한다. 제2비교기(136)는 1차 전원이 y값에 도달하면 "HIGH"를 출력하여 OR게이트(137)를 거쳐 멀티플렉서(138)에 공급한다.
멀티플렉서(138)는 OR게이트(137)의 출력값을 플래시 메모리(120)의 WP핀에 인가하여 WP핀을 인에이블시켜 플래시 메모리(120)의 데이터에 대한 기입을 방지한다.
여기서, y값은 DC-D컨버터(112)의 성능에 따라 다르다. 예를 들면 DC-D컨버터(112)가 입력되는 1차 전원이 DC 7V부터 2차 전원이 감소하기 시작한다면 y값은 적어도 DC 7V보다 커야 실질적으로 플래시 메모리(120)에 2차 전원이 감소하기 전에 플래시 메모리의 WP핀을 인에이블 시킬 수 있다.
상술한 x, y의 값은 고정된 값이 아니며, 필요에 의해 다르게 설정될 수 있다. 이것은 DC-DC컨버터(112)에 입력되는 1차 전원의 값에 따라 2차 전원이 언제 생성 또는 감소되기 시작하는지에 따라 정해질 수 있기 때문이다.
상기한 실시예는 예시적인 것에 불과한 것으로, 당해 기술 분야의 통상의 지식을 가진 자라면 다양한 변형 및 균등한 타 실시예가 가능하다. 따라서, 본 발명의 진정한 기술적 보호범위는 하기의 특허청구범위에 기재된 발명의 기술적 사상에 의해 정해져야 할 것이다.
100: 셋탑박스
110: 전원공급부
120: 플래시 메모리
130: WP핀 인에이블부
140: 제어부
150: 비디오/오디오 출력부
160: 사용자 인터페이스
170: 데이터저장장치
180: 네트워크 인터페이스

Claims (16)

  1. 플래시 메모리의 데이터를 보호하는 방법에 있어서,
    상기 플래시 메모리에 인가하는 1차 전원을 감지하는 단계;
    상기 1차 전원을 변환하여 2차 전원을 상기 플래시 메모리에 인가하는 단계; 및
    상기 감지된 1차 전원이 소정 값을 도달하면 상기 플래시 메모리의 기입방지 핀을 인에이블(enable)시키는 단계를 포함하는 것을 특징으로 하는 플래시 메모리의 데이터를 보호하는 방법.
  2. 제 1항에 있어서,
    상기 기입방지 핀의 인에이블은 상기 1차 전원이 상승할 때에 수행되는 것을 특징으로 하는 플래시 메모리의 데이터를 보호하는 방법.
  3. 제 1항에 있어서,
    상기 기입방지 핀의 인에이블은 상기 2차 전원이 상기 플래시 메모리에 인가되기 전에 수행되는 것을 특징으로 하는 플래시 메모리의 데이터를 보호하는 방법.
  4. 제 1항에 있어서,
    상기 기입방지 핀의 인에이블은 상기 1차 전원이 하강할 때에 수행되는 것을 특징으로 하는 플래시 메모리의 데이터를 보호하는 방법.
  5. 제 1항에 있어서,
    상기 기입방지 핀의 인에이블은 상기 플래시 메모리에 인가하는 2차 전원이 하강하기 이전에 수행되는 것을 특징으로 하는 플래시 메모리의 데이터를 보호하는 방법.
  6. 플래시 메모리의 데이터를 보호하는 장치에 있어서,
    상기 플래시 메모리에 1차 전원을 공급하는 전원공급부;
    상기 1차 전원을 변환하여 상기 플래시 메모리에 2차 전원을 인가하는 컨버터; 및
    상기 1차 전원이 소정 값을 도달하면 상기 플래시 메모리의 기입방지 핀을 인에이블(enable)시키는 기입방지 핀 인에이블부를 포함하는 것을 특징으로 하는 플래시 메모리의 데이터를 보호하는 장치.
  7. 제 6항에 있어서,
    상기 기입방지 핀의 인에이블은 상기 1차 전원이 상승할 때에 수행되는 것을 특징으로 하는 플래시 메모리의 데이터를 보호하는 장치.
  8. 제 6항에 있어서,
    상기 기입방지 핀의 인에이블은 상기 2차 전원이 상기 플래시 메모리에 인가되기 전에 수행되는 것을 특징으로 하는 플래시 메모리의 데이터를 보호하는 장치.
  9. 제 6항에 있어서,
    상기 기입방지 핀의 인에이블은 상기 1차 전원이 하강할 때에 수행되는 것을 특징으로 하는 플래시 메모리의 데이터를 보호하는 장치.
  10. 제 6항에 있어서,
    상기 기입방지 핀의 인에이블은 상기 플래시 메모리에 인가하는 2차 전원이 하강하기 이전에 수행되는 것을 특징으로 하는 플래시 메모리의 데이터를 보호하는 장치.
  11. 플래시 메모리를 포함하는 장치에 있어서,
    상기 플래시 메모리에 1차 전원을 공급하는 전원공급부;
    상기 1차 전원을 변환하여 상기 플래시 메모리에 2차 전원을 인가하는 컨버터;
    상기 플래시 메모리를 제어하는 제어부; 및
    상기 1차 전원이 소정 값을 도달하면 상기 플래시 메모리의 기입방지 핀을 인에이블(enable)시키는 기입방지 핀 인에이블부를 포함하는 것을 특징으로 하는 장치.
  12. 제 11항에 있어서,
    상기 기입방지 핀의 인에이블은 상기 1차 전원이 상승할 때에 수행되는 것을 특징으로 하는 장치.
  13. 제 11항에 있어서,
    상기 기입방지 핀의 인에이블은 상기 2차 전원이 상기 플래시 메모리에 인가되기 전에 수행되는 것을 특징으로 하는 장치.
  14. 제 11항에 있어서,
    상기 기입방지 핀의 인에이블은 상기 1차 전원이 하강할 때에 수행되는 것을 특징으로 하는 장치.
  15. 제 11항에 있어서,
    상기 기입방지 핀의 인에이블은 상기 플래시 메모리에 인가하는 2차 전원이 하강하기 이전에 수행되는 것을 특징으로 하는 장치.
  16. 제 11항에 있어서,
    상기 기입방지 핀 인에이블부는,
    상기 1차 전원을 디지털 값으로 변환하는 아날로그-디지털 변환기;
    상기 변환 디지털 값과 제1기준값을 비교하는 제1비교기;
    상기 변환 디지털 값과 제2기준값을 비교하는 제2비교기;
    상기 제2비교기의 출력과 상기 제어부의 제어출력이 입력되는 OR게이트;
    및 상기 제1비교기의 출력과 상기 OR게이트의 출력 중 하나를 선택하는 멀티플렉서를 포함하는 것을 특징으로 하는 장치.
KR1020130136372A 2013-11-11 2013-11-11 플래시 메모리의 데이터 보호 방법 및 장치 KR20150054206A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130136372A KR20150054206A (ko) 2013-11-11 2013-11-11 플래시 메모리의 데이터 보호 방법 및 장치
EP14859806.3A EP3055865A4 (en) 2013-11-11 2014-05-30 Method and device for protecting data of flash memory
PCT/KR2014/004861 WO2015068921A1 (en) 2013-11-11 2014-05-30 Method and device for protecting data of flash memory
US14/319,204 US9455041B2 (en) 2013-11-11 2014-06-30 Method and device for protecting data of flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130136372A KR20150054206A (ko) 2013-11-11 2013-11-11 플래시 메모리의 데이터 보호 방법 및 장치

Publications (1)

Publication Number Publication Date
KR20150054206A true KR20150054206A (ko) 2015-05-20

Family

ID=53041667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130136372A KR20150054206A (ko) 2013-11-11 2013-11-11 플래시 메모리의 데이터 보호 방법 및 장치

Country Status (4)

Country Link
US (1) US9455041B2 (ko)
EP (1) EP3055865A4 (ko)
KR (1) KR20150054206A (ko)
WO (1) WO2015068921A1 (ko)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975883A (en) * 1990-03-29 1990-12-04 Intel Corporation Method and apparatus for preventing the erasure and programming of a nonvolatile memory
US5594686A (en) * 1995-12-29 1997-01-14 Intel Corporation Method and apparatus for protecting data stored in flash memory
CN1088218C (zh) * 1999-11-14 2002-07-24 邓国顺 用于数据处理系统的快闪电子式外存储方法及其装置
TW540768U (en) * 2001-05-03 2003-07-01 Power Quotient Int Co Ltd USB interface flash memory card reader with a built-in flash memory
JP4223924B2 (ja) * 2003-11-12 2009-02-12 フジノン株式会社 機器
KR101070601B1 (ko) * 2007-08-06 2011-10-06 쌘디스크 코포레이션 비휘발성 메모리를 위한 향상된 기록 중단 메커니즘
US7899967B2 (en) * 2008-11-24 2011-03-01 Mediatek Inc. Systems for accessing memory card and methods for accessing memory card by a control unit
TWI451424B (zh) * 2009-04-17 2014-09-01 Mstar Semiconductor Inc 應用於快閃記憶體之保護電路及電源系統
US8607076B2 (en) * 2009-06-26 2013-12-10 Seagate Technology Llc Circuit apparatus with memory and power control responsive to circuit-based deterioration characteristics
CN102110027A (zh) * 2009-12-23 2011-06-29 威刚科技（苏州）有限公司 具电压异常保护的储存装置及其操作方法
US9230613B2 (en) 2012-04-16 2016-01-05 Nanya Technology Corp. Power up detecting system
CN106898381B (zh) * 2013-08-09 2020-12-15 慧荣科技股份有限公司 数据储存装置及其电压保护方法

Also Published As

Publication number Publication date
US20150131377A1 (en) 2015-05-14
WO2015068921A1 (en) 2015-05-14
US9455041B2 (en) 2016-09-27
EP3055865A4 (en) 2017-06-21
EP3055865A1 (en) 2016-08-17

Similar Documents

Publication Publication Date Title
US11106258B2 (en) AC/DC power adapter with multi-winding feedback converter
EP2945369B1 (en) Hdmi interface unit and multimedia terminal
US20120293136A1 (en) Dual-interface card reader module
US8294307B2 (en) Apparatus and method for voltage controlling used in a portable electronic device
US9142982B2 (en) Method and apparatus for performing charging port detection control
KR102216484B1 (ko) 충전 제어 방법 및 그 장치
JP4575488B2 (ja) 情報処理装置
US20100060233A1 (en) Charger with USB detection
US8694803B1 (en) Controlling power received through multiple bus interfaces in a portable computing device
US20150162055A1 (en) Voltage regulator, memory controller and voltage supplying method thereof
KR20160027847A (ko) 전자 장치 및 전자 장치의 충전 제어 방법
KR100972271B1 (ko) 집적 회로 및 그것을 이용한 신호 처리 장치
CN104335437A (zh) 电子设备电力保护电路
JP2019122111A (ja) 電子機器、制御方法およびプログラム
US20160126777A1 (en) Wireless communication apparatus and antenna system thereof
US9368994B2 (en) Dynamic charging device and method thereof
TWI579686B (zh) 具有電源控制功能之電子裝置
US20170093181A1 (en) Charging control method and apparatus, terminal and computer storage medium
KR20170070694A (ko) 전자 장치 및 그 동작방법
CN107545876A (zh) 调节屏幕背光亮度的方法、装置、电子设备和存储介质
WO2023241437A1 (zh) 充电电路、方法、装置和电子设备
KR20150054206A (ko) 플래시 메모리의 데이터 보호 방법 및 장치
KR20150099232A (ko) 멀티 충전케이블 및 멀티 충전케이블을 이용한 충전방법
JP5085697B2 (ja) 情報処理装置及び給電方法
US20120110245A1 (en) Data writing method and writing device for an electronic erasable read only dynamic memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application