KR101070601B1 - 비휘발성 메모리를 위한 향상된 기록 중단 메커니즘 - Google Patents

비휘발성 메모리를 위한 향상된 기록 중단 메커니즘 Download PDF

Info

Publication number
KR101070601B1
KR101070601B1 KR1020107002553A KR20107002553A KR101070601B1 KR 101070601 B1 KR101070601 B1 KR 101070601B1 KR 1020107002553 A KR1020107002553 A KR 1020107002553A KR 20107002553 A KR20107002553 A KR 20107002553A KR 101070601 B1 KR101070601 B1 KR 101070601B1
Authority
KR
South Korea
Prior art keywords
low voltage
memory controller
voltage signal
signal
nonvolatile memory
Prior art date
Application number
KR1020107002553A
Other languages
English (en)
Other versions
KR20100029268A (ko
Inventor
스티븐 티. 스프라우즈
드하발 파리크
아르준 카푸어
Original Assignee
쌘디스크 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/890,734 external-priority patent/US7599241B2/en
Priority claimed from US11/890,708 external-priority patent/US20090040842A1/en
Application filed by 쌘디스크 코포레이션 filed Critical 쌘디스크 코포레이션
Publication of KR20100029268A publication Critical patent/KR20100029268A/ko
Application granted granted Critical
Publication of KR101070601B1 publication Critical patent/KR101070601B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Power Sources (AREA)

Abstract

제어기와 제어기에 의해 제어되는 비휘발성 메모리를 구비하는 비휘발성 메모리(NVM) 장치에서, 전압 감시 회로는, NVM 장치에 전원을 공급하는 전압원의 출력을 감시한다. 전압 감시 회로는 NVD 장치의 일부이거나 이에 결합될 수 있다. 전압 감시 회로는 소정의 값 이하로 떨어진, NVM 장치에 전원을 공급하는 전압원의 출력을 감지하였을 때 "저전압" 신호를 발생하도록 구성된다. 제어기는 "저전압" 신호가 소멸되는 동안 데이터를 메모리 어레이에 기록하고 "저전압" 신호가 발생되는 동안 데이터 기록을 중단시키도록 구성된다. "저전압" 신호가 발생되면, 제어기는 기록 사이클/프로그램 작업을 완료하고, 만약 진행중이면, "저전압" 신호의 발생 동안 추가적인 사이클/프로그램 작업을 금지한다.

Description

비휘발성 메모리를 위한 향상된 기록 중단 메커니즘{ENHANCED WRITE ABORT MECHANISM FOR NON-VOLATILE MEMORY}
본 발명은, 동일자로 제출된 미국 동시 계속 출원 제 11/xxx,xxx호{대리인 관리번호 제SDA-1181X(060589-004), Steven T. Sprouse, Dhaval Parikh, 및 Arjun Kapoor의 "비휘발성 메모리를 위한 향상된 기록 중단 메커니즘(Enhanced Write Abort Mechanism for Non-Volatile Memory)"}에 관한 것이다.
본 발명은, 일반적으로 비휘발성 메모리를 위한 기록 중단 메커니즘에 관한 것이다.
2진 및 다중레벨 셀(MLC) 낸드 플래시 메모리는, 높은 데이터 저장 밀도와 고성능이 가능한 비휘발성 메모리(NVM) 형태이지만, 현장제거(hot removal), 등화관제(brownout), 및 정전 등으로 인한 전원 공급의 차질은 데이터가 이러한 종류의 메모리에 기록되는 방식의 특성으로 인해 데이터의 파손 및 손실을 가져올 수 있다. 일반적으로 한 "페이지" 또는 그룹의 비트가 한번에 NVM에 기록된다. 만일 기록 사이클/프로그램 동작시 전력이 끊기면, 그 페이지의 모든 비트보다 적은 양이 NVM에 성공적으로 프로그램될 것이다. 성공적으로 프로그램되지 못한 비트를 포함하는 페이지를 다시 판독할 때, 일부 비트는 새로운 값을 갖게 되고 일부는 예전의 값을 갖게 되어, 결국 그 페이지는 손상될 것이다. 일부 방법에 따르면, 대부분의 상황에서 적절한 복구를 위해 호스트 데이터의 복합 데이터 구조 및 다수의 사본이 NVM 장치에 유지된다. 그러나, 이러한 방법은 성능과 데이터 저장 밀도를 감소시킨다. 예를 들어, 플래시 형태의 메모리를 이용하는 NVM 프로그램 사이클은 보통 메모리의 형태에 따라 거의 0.5 내지 10 mSec이다.
배터리나 매우 큰 값의 커패시터(거의 1000's uF)와 같이 전원을 NVM에 직접 공급하도록 조정된 백업 또는 2차 전원을 이용함으로써 이와 같은 문제를 해결할 수 있지만, 이러한 방법들은 비용이 많이 들고 또한 너무 많은 공간을 차지한다. 따라서 다른 향상된 해법이 필요하다.
제어기 및 제어기에 의해 제어되는 비휘발성 메모리 어레이를 구비하는 비휘발성 메모리(NVM) 장치에서, 전압 감시 회로는 NVM 장치에 전원을 공급하는 전압원의 출력을 감시한다. 전압 감시 회로는 NVD 장치의 일부이거나 이에 결합될 수 있다. 전압 감시 회로는 소정의 값 이하로 떨어진, NVM 장치에 전원을 공급하는 전압원의 출력을 감지하였을 때 "저전압" 신호를 발생하도록 구성된다. 제어기는 "저전압" 신호가 소멸되는 동안 데이터를 메모리 어레이에 기록하고 "저전압" 신호가 발생되는 동안 데이터 기록을 중단시키도록 구성된다. "저전압" 신호가 발생되면, 제어기는 기록 사이클/NVM 프로그램 작업을 완료하고, 만약 진행중이면, "저전압" 신호의 발생 동안 임의의 추가 기록 사이클/프로그램 작업을 금지한다. 일 실시예에서, 저전압 조건에서 비휘발성 메모리 어레이에 데이터를 기록하기 위해 메모리 제어기에 의한 시도를 중단하도록 기록 중단 공정을 실행하는 방법이 제공된다. 상기 방법은 비휘발성 메모리 어레이에 전원을 공급하는 전압원의 출력을 감시하는 단계; 상기 전압원의 출력에 저전압 조건이 존재하는지를 판단하는 단계; 및 저전압 조건이 존재하는 동안 처리되지 않는 기록 명령을 중단시키는 단계를 포함한다. 또한, 비휘발성 메모리 어레이를 포함하는 비휘발성 메모리 장치를 제공한다. 상기 비휘발성 메모리 장치는 상기 장치에 전원을 공급하는 전압원의 출력을 감시하고, 저전압 조건에서 상기 전압원의 출력을 감지한 경우 신호를 발생하도록 구성된 전압 감시 회로를 포함한다. 또한 상기 비휘발성 메모리 어레이와 통신하여 신호가 소멸되는 동안 데이터를 상기 비휘발성 메모리 어레이에 기록하고 상기 신호의 발생에 따라 데이터의 기록을 중단시키도록 구성되어 있는, 메모리 제어기가 포함될 수 있다.
본 명세서의 일부에 포함되고 그 일부를 구성하는 첨부된 도면은 실시예의 하나 이상의 예를 예시하고, 예시적인 실시예의 설명과 함께 실시예의 원리 및 구현을 제공한다.
본 발명은, 비휘발성 메모리를 위한 기록 중단 메커니즘을 제공하는 효과를 갖는다.
도 1은, 개인 컴퓨터로부터 한 가지 전형적인 전원에 대한 파워-오프 프로파일을 그래프로 도시한 전압/시간 그래프.
도 2는, 개인 컴퓨터로부터 다른 전형적인 전원에 대한 파워-오프 프로파일을 그래프로 도시한 전압/시간 그래프.
도 3은, 일 실시예에 따라 호스트에 연결된 비휘발성 메모리(NVM) 장치의 개략적인 블록도를 예시하는 도면.
도 4는, 일 실시예에 따라 진행 중인 기록 작업을 완성하기 위해 이용 가능한 시간 및 이상적인 전압/시간 그래프를 예시하는 도면.
관련된 비휘발성 메모리 어레이로부터/관련된 비휘발성 메모리 어레이로 데이터의 기록과 판독을 제어하는 제어기를 구비하는 유형의 비휘발성 메모리 장치의 관계에서 본 명세서에 예시적인 실시예가 기술되어 있다. 당업자는 다음의 기술 내용이 예시적일 뿐이고 제한적으로 의도되지 않는다는 것을 알 것이다. 당업자는 본 명세서를 응용하여 다른 실시예를 용이하게 제안할 수 있을 것이다. 첨부된 도면에 도시한 바와 같이, 예시적인 실시예를 설명한다. 도면 및 아래의 설명 전체에서 동일하거나 유사한 구성요소에 대해서는 동일한 도면부호를 사용한다.
명확성을 위하여, 본 명세서에 기술되어 있는 구현의 모든 일반적인 특징이 도시되거나 기술되어 있지는 않다. 물론, 이러한 임의의 실질적인 구현의 개발에 있어서, 적용 및 사업 관련 제한과의 컴플라이언스와 같이, 그 개발자의 특정 목적을 이루기 위해 여러 구현 특정 결정이 실행되어야만 하고, 이러한 특정한 목적은 구현에 따라 다르고, 개발자에 따라 다를 것이다. 또한, 이러한 개발 노력은 어렵고 시간이 많이 걸릴 수 있지만, 명세서의 이점을 갖는 당업자에게는 일상적인 일이라는 것을 알 수 있을 것이다.
본 명세서에 따르면, 여기서 설명하는 구성요소, 처리 공정, 및/또는 데이터 구조는 다양한 운영체제, 컴퓨팅 플랫폼, 컴퓨터 프로그램, 및/또는 일반적인 목적의 기계를 이용하여 구현할 수 있다. 또한 당업자는 여기서 설명하는 본 발명의 범위 및 기술적 사상을 벗어나지 않는 범위 내에서 배선에 의한 장치, FPGA(Field Programmable Gate Array), ASIC(Application Specific Integrated Circuit) 등과 같은 덜 일반적인 목적을 갖는 장치를 이용할 수 있다는 것을 이해할 것이다. 컴퓨터 또는 기계에 의해 일련의 처리 단계를 포함하는 방법이 구현되고 이 처리 단계가 기계로 판독할 수 있는 일련의 명령어로 저장될 수 있는 경우, 이들은 컴퓨터 메모리 장치(예를 들어 ROM(Read Only Memory), PROM(Programmable Read Only Memory), EEPROM(Electrically Eraseable Programmable Read Only Memory), 플래시 메모리, 점프 드라이브 등), 자기기록매체(예를 들면, 데이프, 자기디스크 드라이브 등), 광학 저장매체(예를 들면, CD-ROM, DVD-ROM, 종이카드, 종이 데이프 등)과 같은 유형의 매체에 저장할 수 있다.
NVM의 적용예에서, 현장제거(hot removal)가 (예를 들어, 비교적 접근이 불가능하고, 적절한 위치에 고정된 메모리 장치로 인해) 실질적인 문제가 되지 않는 경우, "진행중인" 또는 처리중인 NVM 프로그램 또는 기록 사이클의 성공적인 완료를 가능케 하기 위해 시스템의 원래 커패시턴스(예를 들면, 전원 커패시터 및 인쇄 회로 기판 커패시턴스)를 이용할 수 있다.
도 1 및 2를 참고하면, 도 1은 개인 컴퓨터로부터 하나의 전형적인 전원에 대한 파워-오프 프로파일을 그래프로 도시한 전압/시간 그래프이다. 도 2는 개인 컴퓨터로부터 다른 전형적인 전원에 대한 파워-오프 프로파일을 그래프로 도시한 유사한 전압/시간 그래프이다. 각각의 경우, 수직축은 구획당 1볼트 DC(VDC)이고, 수평축은 구획당 20mSec이다. 전원이 꺼진 경우, 거의 두 구획 동안 전압을 유지할 수 있고, 이후 전압이 강하한다는 사실은 중요하다. 4.5VDC와 2.7VDC 사이의 전압에서 전압은 약 25 mSec를 소비한다. 일 실시예에서, NVM은 약 0.5 내지 5mSec 후 기록 사이클/프로그램 작업을 완료할 수 있어야 한다고 기대할 수 있고, 따라서, 만일 전원이 차단되는 동안 메모리가 현재 기록 사이클/프로그램 작업을 완료하고, 다른 기록 사이클/프로그램 작업을 시작하지 말아야 한다면, 이러한 NVM의 적용예에서 데이터 손상의 문제를 피할 수 있을 것이다.
큰 전원의 특성을 이용하기 위해, 전압 감시 회로(304)는 도 3에 도시한 바와 같이 전압이 상당히 강하하는 것, 여기서는 4.5VDC(5.0VDC 바로 위에서)이하의 소정 레벨로 떨어지는 것을 감지한다. 이때, 전압 감시 회로는 NVM 제어기가 NVM 메모리 어레이의 기록을 더 유지하도록 전원의 정상 전압 출력을 가리키는 "저전압 신호"를 발하도록 구성된다. 이러한 방법은, 특정 Vcc_min이 4.5VDC이더라도 제어기 및 메모리는 전압 강하가 약 2.7VDC가 될 때까지 그 기능(일 실시예에서)을 계속하게 된다는 장점을 갖는다. 램프 다운율이 충분히 낮은 경우, 도 4에 도시한 바와 같이, 예를 들어 일 실시예에서 5 내지 20mSec에서 4.4VDC 내지 2.7VDC, 진행중인 기록 사이클/프로그램 작업을 완료할 시간이 충분하고 또한 전압 감시 회로(304)가 "저전압" 신호를 계속해서 발하는 동안 기록 사이클/프로그램 작업이 더 유지될 것이다. 전압 감시 회로(304)는 종래의 당업자에게 알려진 어떠한 편리한 방식으로도 구현할 수 있다. 도 3에서, 호스트 전원(302) 및 호스트 장치(304)와 연결된 NVM 장치(300)의 구성을 도시하고 있다. 호스트 전원(302) 및 호스트 장치(304)는 종래 형태이다. NVM 장치(300)는 비휘발성 메모리 제어기(306), 플래시 메모리 어레이(308), 및 전압 감시 회로(310)를 포함한다. 소정의 값(여기서는 5VDC 시스템에서 4.4VDC를 예로 함) 보다 낮은 전원(Vcc-GND)의 출력전압을 감지하면 일 실시예의 전압 감시 회로(310)는 라인(312) "저전압" 신호 또는 "방해"를 발한다. 제어기(306)는 이러한 신호의 발생에 따라 진행중인 (예를 들면 이미 시작된) 기록 사이클/NVM 프로그램 작업을 완료하고, 이후 (일 실시예에서) 전원이 완전히 차단되기 전에 정전/등화관제가 해결되면 발생하는 것처럼, 저전압 신호가 소멸되었는지를 반복적으로 확인하기 위해 반복적인 알고리즘 또는 루프를 실행한다. 이러한 반복적인 알고리즘의 실행으로 인해 더 이상 기록 사이클/프로그램 작업이 시작(리셋되지 않고)되지 않도록 제어기(306)를 잠근다. 물론, 전원이 복원되지 않으면, 제어기(306)는 결국 전원의 부족으로 인해 리셋되지만, 많은 전원 결함이 신속하게 해결되기 때문에 이러한 방법은 불필요한 리셋을 피하면서 동시에 메모리의 내용을 보호하게 된다. 다른 실시예에서, "저전압" 신호는 "준비/사용중" 또는 "rb" 신호로 알려진 표준 플래시 메모리 제어 신호로 인가된다. 이러한 방법에 따르면, 전압 감시기(310)가 저전압 조건을 감지하여 이 신호를 발생하게 되면, 플래시 메모리 어레이(308)는 어떠한 진행중인 기록 사이클/프로그램 작업을 완료할 것이고, 내부적으로 다른 명령(예를 들어, 다른 기록)을 실행할 준비가 되어 있다는 것을 제어기(306)에 알리기 위해 그 "준비/사용중" 라인을 소멸시킬 것이다. 그러나, 전압 감시기(310)는 제어기(306)에 "준비/사용중"을 발생시켜 플래시 메모리 어레이(308)로부터 신호를 효과적으로 오버라이드하고, 이를 통해 메모리가 준비한 신호를 효과적으로 발생시키는 것을 방지한다. 이러한 방식으로 제어기(306)는 메모리가 아직 사용중이라는 결론을 내게 된다{즉, 전압 감시기(310)가 제어기(306)에 "준비/사용중" 소멸시킬 때까지}.
여러 실시예에 따라, 전압 감시 회로(304)는 패키지(예를 들어, 다중 칩 모듈 또는 다중 회로 구성요소를 지지하고 연결하는 이와 다른 패키징 기술) 또는 플래시 메모리 어레이(308)와 제어기(306)(외부 전압 감시기(310)에 대한 전기적인 결합을 통해 저 전압 신호를 수신하는 패키지 또는 다이)를 포함하는 다이(즉, 반도체 웨이퍼의 다이)에 대해 외부일 수 있고, 또는 전압 감시 회로(310)는 패키지, 또는 플래시 메모리 어레이(308)와 제어기(306)를 포함하는 다이와 일체형으로 형성될 수 있으며, 전압 감시 회로(310)는 패키지 또는 다이의 일부로 구현되어, 패키지 또는 다이의 외부인 전원으로부터 (예를 들어, 호스트 전원(302)로부터) +Vcc 및 GND 전력 신호를 수신한다. 이와 유사하게, 플래시 메모리 어레이(308)와 전압 감시기(310)는 단일 패키지 또는 다이와 일체형으로 되고 외부 제어기(308)와 결합될 수 있다. 이러한 구현에서, 저전압 조건은 어레이/전압 감시기를 포함하는 패키지/다이에서 감지되고, 전압 감시 신호는 외부 제어기(306)로 되돌려진다. 제어기(306)와 전압 감시기(310)는 플래시 메모리 어레이(308)에서 이격된 단일 패키지/다이로 일체화될 수 있다.
도 3에 도시한 바와 같이 구현하게 되면, 전원 라인 Vcc은 플래시 메모리 어레이(308)에 직접 제공되지 않지만, 플래시 메모리 어레이(308)에 제공된 전원은 제어기(306)를 플래시 메모리 어레이(308)에 연결하는 제어/데이터 라인을 통해 제어기(306)로부터 제공된다.
실시예 및 적용예를 도시 및 설명하였지만 당업자는 본 발명을 이용하여 여기서 설명한 발명의 범위에서 벗어나지 않는 범위 내에서 다양한 변경 및 수정을 할 수 있을 것이다. 따라서 본 발명은 첨부된 청구범위의 기술사상 이외에는 제한되지 않는다.
302: 호스트 전원, 304: 호스트, 306: 제어기, 308: 플래시 메모리 어레이, 310: 전압 감시기, 312: 저전압 단속

Claims (35)

  1. 저전압 상태 동안 비휘발성 메모리 어레이에 데이터를 기록하는 메모리 제어기에 의한 시도를 중단시키는 기록 중단 프로세스를 실행하는 방법에 있어서,
    상기 메모리 어레이에 전력을 공급하는 전압원의 출력을 전압 감시 회로로 모니터하는 단계;
    상기 전압원의 "저전압" 상태를 검출하면, 저전압 신호를 발생(assertion)시키는 단계;
    상기 저전압 신호의 발생 후, 상기 저전압 신호의 발생 전에 이미 시작된 임의의 기록 사이클을 상기 전압원으로부터 남아있는 전력을 사용하여 완료하는 단계; 및
    상기 제어기가 상기 저전압 신호의 소멸(deassertion)을 확인하기 위한 알고리즘을 반복적으로 실행하게 하고 상기 저전압 신호가 소멸될 때까지 상기 알고리즘을 실행하는 것을 계속하게 함으로써, 임의의 처리되지 않은 기록 명령을 상기 저전압 신호가 발생되는 동안 중단시키는 단계;
    를 포함하는 기록 중단 프로세스 실행 방법.
  2. 저전압 상태 동안 메모리 디바이스의 비휘발성 메모리 어레이에 데이터를 기록하는 메모리 제어기에 의한 시도를 중단시키는 기록 중단 프로세스를 실행하는 방법에 있어서,
    상기 메모리 디바이스에 전력을 공급하는 전압원의 출력을 전압 감시 회로로 모니터하는 단계;
    상기 전압원의 "저전압" 상태를 검출하면, 저전압 신호를 상기 메모리 제어기의 준비/사용중(ready/busy) 신호 라인 상에 발생시키는 단계;
    상기 저전압 신호의 발생 후, 상기 저전압 신호의 발생 전에 이미 시작된 임의의 기록 사이클을 상기 전압원으로부터 남아있는 전력을 사용하여 완료하는 단계; 및
    상기 준비/사용중 신호 라인 상의 상기 저전압 신호의 발생에 응하여 상기 제어기가 상기 메모리 어레이를 "사용중"으로 처리하게 하고 상기 저전압 신호가 소멸될 때까지 상기 메모리를 사용중으로 처리하는 것을 계속하게 함으로써, 임의의 처리되지 않은 기록 명령을 상기 저전압 신호가 상기 준비/사용중 신호 라인 상에서 발생되는 동안 중단시키는 단계;
    를 포함하는 기록 중단 프로세스 실행 방법.
  3. 저전압 상태 동안 비휘발성 메모리 어레이에 데이터를 기록하는 메모리 제어기에 의한 시도를 중단시키는 기록 중단 프로세스를 실행하는 방법에 있어서,
    상기 비휘발성 메모리 어레이에 전력을 공급하는 전압원의 출력을 모니터하는 단계;
    상기 전압원의 출력에서 "저전압" 상태가 존재하는지를 결정하는 단계;
    상기 저전압 상태가 존재하는 것을 결정한 후, 상기 저전압 상태의 검출 전에 이미 시작된 임의의 기록 사이클을 상기 전압원으로부터 남아있는 전력을 사용하여 완료하는 단계; 및
    처리되지 않은 기록 명령을 상기 저전압 상태가 존재하는 동안 중단시키는 단계;
    를 포함하는 기록 중단 프로세스 실행 방법.
  4. 제3항에 있어서, 상기 전압원의 출력을 모니터하는 단계는 상기 전압원의 출력을 전압 감시 회로로 모니터하는 단계를 포함하는 기록 중단 프로세스 실행 방법.
  5. 제3항에 있어서, 상기 저전압 상태가 존재하는지를 결정하는 단계는,
    상기 저전압 상태를 상기 전압원의 출력에서 전압 감시 회로로 검출하고, 상기 저전압 상태가 검출되면 저전압 상태 신호를 발생시키는 단계;
    를 포함하는 기록 중단 프로세스 실행 방법.
  6. 제5항에 있어서, 상기 임의의 처리되지 않은 기록 명령을 중단시키는 단계는,
    상기 저전압 상태 신호의 소멸을 확인하기 위한 알고리즘을 상기 저전압 상태 신호가 소멸될 때까지 상기 제어기가 반복적으로 실행하는 단계;
    를 포함하는 기록 중단 프로세스 실행 방법.
  7. 제4항에 있어서, 상기 저전압 상태가 존재하는지를 결정하는 단계는,
    상기 전압원의 저전압 상태를 상기 전압 감시 회로로 검출하고, 이에 응하여 저전압 상태 신호를 상기 메모리 제어기의 준비/사용중 신호 라인 상에 발생시키는 단계;
    를 포함하는 기록 중단 프로세스 실행 방법.
  8. 제7항에 있어서, 상기 임의의 처리되지 않은 기록 명령을 상기 저전압 상태가 존재하는 동안 중단시키는 단계는,
    상기 준비/사용중 신호 라인 상의 상기 저전압 상태 신호의 발생에 응하여 상기 제어기가 상기 메모리 어레이를 "사용중"으로 처리하게 하고 상기 저전압 상태 신호가 소멸될 때까지 상기 메모리를 사용중으로 처리하는 것을 계속하게 함으로써, 임의의 처리되지 않은 기록 명령을 상기 저전압 상태 신호가 상기 준비/사용중 신호 라인 상에서 발생되는 동안 중단시키는 단계;
    를 포함하는 기록 중단 프로세스 실행 방법.
  9. 비휘발성 메모리 장치에 있어서,
    비휘발성 메모리 어레이;
    상기 비휘발성 메모리 장치에 전력을 공급하는 전압원의 출력을 모니터하기 위한 전압 감시 회로로서, 상기 전압원의 출력이 미리 결정된 값 아래로 떨어지는 것을 검출하는 것에 응하여 "저전압" 신호를 발생시키도록 구성되는 전압 감시 회로; 및
    상기 비휘발성 메모리 어레이와 통신하는 메모리 제어기로서, 상기 저전압 신호의 발생 후, 상기 저전압 신호의 발생 전에 이미 시작된 임의의 기록 사이클을 상기 전압원으로부터 남아있는 전력을 사용하여 완료하도록 구성되고, 후속 기록 사이클에 관한 데이터 기록을 상기 저전압 신호가 발생하는 동안 중단하도록 구성되는 메모리 제어기;
    포함하는 비휘발성 메모리 장치.
  10. 제9항에 있어서, 상기 비휘발성 메모리 어레이, 메모리 제어기 및 전압 감시 회로는 단일 패키지로 일체화되어 있는 비휘발성 메모리 장치.
  11. 제9항에 있어서, 상기 비휘발성 메모리 어레이, 메모리 제어기 및 전압 감시 회로는 단일 다이(die)로 일체화되어 있는 비휘발성 메모리 장치.
  12. 제9항에 있어서, 상기 비휘발성 메모리 어레이와 상기 메모리 제어기는 단일 패키지로 일체화되어 있고, 상기 전압 감시 회로는 상기 패키지의 외부에 위치하는 비휘발성 메모리 장치.
  13. 제9항에 있어서, 상기 비휘발성 메모리 어레이와 상기 메모리 제어기는 단일 다이로 일체화되어 있고, 상기 전압 감시 회로는 상기 다이의 외부에 위치하는 비휘발성 메모리 장치.
  14. 제9항에 있어서, 상기 비휘발성 메모리 어레이와 상기 전압 감시 회로는 단일 패키지로 일체화되어 있고, 상기 메모리 제어기는 상기 패키지의 외부에 위치하는 비휘발성 메모리 장치.
  15. 제9항에 있어서, 상기 비휘발성 메모리 어레이와 상기 전압 감시 회로는 단일 다이로 일체화되어 있고, 상기 메모리 제어기는 상기 다이의 외부에 위치하는 비휘발성 메모리 장치.
  16. 제9항에 있어서, 상기 전압 감시 회로와 상기 메모리 제어기는 단일 패키지로 일체화되어 있고, 상기 비휘발성 메모리 어레이는 상기 패키지의 외부에 위치하는 비휘발성 메모리 장치.
  17. 제9항에 있어서, 상기 전압 감시 회로와 상기 메모리 제어기는 단일 다이로 일체화되어 있고, 상기 비휘발성 메모리 어레이는 상기 다이의 외부에 위치하는 비휘발성 메모리 장치.
  18. 제9항에 있어서, 상기 메모리 제어기는, 상기 저전압 신호의 상태를 확인하기 위한 알고리즘을 상기 저전압 신호가 소멸되는 때까지 반복적으로 실행하는 것에 응하여, 데이터 기록을 중단하도록 구성되는 비휘발성 메모리 장치.
  19. 제10항에 있어서, 상기 메모리 제어기는, 상기 저전압 신호의 상태를 확인하기 위한 알고리즘을 상기 저전압 신호가 소멸되는 때까지 반복적으로 실행하는 것에 응하여, 데이터 기록을 중단하도록 구성되는 비휘발성 메모리 장치.
  20. 제11항에 있어서, 상기 메모리 제어기는, 상기 저전압 신호의 상태를 확인하기 위한 알고리즘을 상기 저전압 신호가 소멸되는 때까지 반복적으로 실행하는 것에 응하여, 데이터 기록을 중단하도록 구성되는 비휘발성 메모리 장치.
  21. 제12항에 있어서, 상기 메모리 제어기는, 상기 저전압 신호의 상태를 확인하기 위한 알고리즘을 상기 저전압 신호가 소멸되는 때까지 반복적으로 실행하는 것에 응하여, 데이터 기록을 중단하도록 구성되는 비휘발성 메모리 장치.
  22. 제13항에 있어서, 상기 메모리 제어기는, 상기 저전압 신호의 상태를 확인하기 위한 알고리즘을 상기 저전압 신호가 소멸되는 때까지 반복적으로 실행하는 것에 응하여, 데이터 기록을 중단하도록 구성되는 비휘발성 메모리 장치.
  23. 제14항에 있어서, 상기 메모리 제어기는, 상기 저전압 신호의 상태를 확인하기 위한 알고리즘을 상기 저전압 신호가 소멸되는 때까지 반복적으로 실행하는 것에 응하여, 데이터 기록을 중단하도록 구성되는 비휘발성 메모리 장치.
  24. 제15항에 있어서, 상기 메모리 제어기는, 상기 저전압 신호의 상태를 확인하기 위한 알고리즘을 상기 저전압 신호가 소멸되는 때까지 반복적으로 실행하는 것에 응하여, 데이터 기록을 중단하도록 구성되는 비휘발성 메모리 장치.
  25. 제16항에 있어서, 상기 메모리 제어기는, 상기 저전압 신호의 상태를 확인하기 위한 알고리즘을 상기 저전압 신호가 소멸되는 때까지 반복적으로 실행하는 것에 응하여, 데이터 기록을 중단하도록 구성되는 비휘발성 메모리 장치.
  26. 제17항에 있어서, 상기 메모리 제어기는, 상기 저전압 신호의 상태를 확인하기 위한 알고리즘을 상기 저전압 신호가 소멸되는 때까지 반복적으로 실행하는 것에 응하여, 데이터 기록을 중단하도록 구성되는 비휘발성 메모리 장치.
  27. 제9항에 있어서, 상기 메모리 제어기는, 상기 저전압 신호가 소멸되는 때까지 상기 메모리 제어기의 준비/사용중 신호 라인 상에 상기 저전압 신호가 발생하는 것에 응하여, 데이터 기록을 중단하도록 구성되는 비휘발성 메모리 장치.
  28. 제10항에 있어서, 상기 메모리 제어기는, 상기 저전압 신호가 소멸되는 때까지 상기 메모리 제어기의 준비/사용중 신호 라인 상에 상기 저전압 신호가 발생하는 것에 응하여, 데이터 기록을 중단하도록 구성되는 비휘발성 메모리 장치.
  29. 제11항에 있어서, 상기 메모리 제어기는, 상기 저전압 신호가 소멸되는 때까지 상기 메모리 제어기의 준비/사용중 신호 라인 상에 상기 저전압 신호가 발생하는 것에 응하여, 데이터 기록을 중단하도록 구성되는 비휘발성 메모리 장치.
  30. 제12항에 있어서, 상기 메모리 제어기는, 상기 저전압 신호가 소멸되는 때까지 상기 메모리 제어기의 준비/사용중 신호 라인 상에 상기 저전압 신호가 발생하는 것에 응하여, 데이터 기록을 중단하도록 구성되는 비휘발성 메모리 장치.
  31. 제13항에 있어서, 상기 메모리 제어기는, 상기 저전압 신호가 소멸되는 때까지 상기 메모리 제어기의 준비/사용중 신호 라인 상에 상기 저전압 신호가 발생하는 것에 응하여, 데이터 기록을 중단하도록 구성되는 비휘발성 메모리 장치.
  32. 제14항에 있어서, 상기 메모리 제어기는, 상기 저전압 신호가 소멸되는 때까지 상기 메모리 제어기의 준비/사용중 신호 라인 상에 상기 저전압 신호가 발생하는 것에 응하여, 데이터 기록을 중단하도록 구성되는 비휘발성 메모리 장치.
  33. 제15항에 있어서, 상기 메모리 제어기는, 상기 저전압 신호가 소멸되는 때까지 상기 메모리 제어기의 준비/사용중 신호 라인 상에 상기 저전압 신호가 발생하는 것에 응하여, 데이터 기록을 중단하도록 구성되는 비휘발성 메모리 장치.
  34. 제16항에 있어서, 상기 메모리 제어기는, 상기 저전압 신호가 소멸되는 때까지 상기 메모리 제어기의 준비/사용중 신호 라인 상에 상기 저전압 신호가 발생하는 것에 응하여, 데이터 기록을 중단하도록 구성되는 비휘발성 메모리 장치.
  35. 제17항에 있어서, 상기 메모리 제어기는, 상기 저전압 신호가 소멸되는 때까지 상기 메모리 제어기의 준비/사용중 신호 라인 상에 상기 저전압 신호가 발생하는 것에 응하여, 데이터 기록을 중단하도록 구성되는 비휘발성 메모리 장치.
KR1020107002553A 2007-08-06 2008-08-01 비휘발성 메모리를 위한 향상된 기록 중단 메커니즘 KR101070601B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11/890,734 US7599241B2 (en) 2007-08-06 2007-08-06 Enhanced write abort mechanism for non-volatile memory
US11/890,708 US20090040842A1 (en) 2007-08-06 2007-08-06 Enhanced write abort mechanism for non-volatile memory
US11/890,734 2007-08-06
US11/890,708 2007-08-06

Publications (2)

Publication Number Publication Date
KR20100029268A KR20100029268A (ko) 2010-03-16
KR101070601B1 true KR101070601B1 (ko) 2011-10-06

Family

ID=40341657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107002553A KR101070601B1 (ko) 2007-08-06 2008-08-01 비휘발성 메모리를 위한 향상된 기록 중단 메커니즘

Country Status (5)

Country Link
EP (1) EP2183749B1 (ko)
JP (1) JP4938893B2 (ko)
KR (1) KR101070601B1 (ko)
CN (1) CN101802923B (ko)
WO (1) WO2009020845A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4863865B2 (ja) * 2006-12-28 2012-01-25 富士通株式会社 情報処理装置，記憶部誤書込み防止方法，および情報処理システム
US8832353B2 (en) 2009-04-07 2014-09-09 Sandisk Technologies Inc. Host stop-transmission handling
JP5348541B2 (ja) * 2009-05-20 2013-11-20 ルネサスエレクトロニクス株式会社 半導体装置
KR101624354B1 (ko) * 2009-12-15 2016-06-07 엘지이노텍 주식회사 마이크로 컨트롤러의 데이터 기록 방법
JP5085744B2 (ja) 2011-01-05 2012-11-28 株式会社東芝 半導体記憶装置
WO2013147894A1 (en) * 2012-03-30 2013-10-03 Intel Corporation Solid state drive management in power loss recovery
US9202577B2 (en) 2012-03-30 2015-12-01 Intel Corporation Solid state drive management in power loss recovery
CN104050107B (zh) * 2013-03-12 2017-01-25 光宝电子(广州)有限公司 固态储存装置及遭遇低电压时的数据处理方法
US9037902B2 (en) 2013-03-15 2015-05-19 Sandisk Technologies Inc. Flash memory techniques for recovering from write interrupt resulting from voltage fault
KR20150054206A (ko) * 2013-11-11 2015-05-20 삼성전자주식회사 플래시 메모리의 데이터 보호 방법 및 장치
JP6541998B2 (ja) * 2015-03-24 2019-07-10 東芝メモリ株式会社 メモリデバイス、半導体装置および情報処理装置
KR20180101760A (ko) * 2017-03-06 2018-09-14 에스케이하이닉스 주식회사 저장 장치, 데이터 처리 시스템 및 이의 동작 방법
CN106683703B (zh) * 2017-03-15 2023-09-15 珠海零边界集成电路有限公司 一种数据读取方法、集成电路及芯片
US10521375B2 (en) * 2017-06-22 2019-12-31 Macronix International Co., Ltd. Controller for a memory system
CN109192234A (zh) * 2018-07-13 2019-01-11 上海移远通信技术股份有限公司 一种保护电路及通信模块

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471182B1 (ko) * 2002-09-03 2005-03-10 삼성전자주식회사 레디/비지 핀을 이용하여 내부 전압 레벨을 알리는 반도체메모리 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1063442A (ja) * 1996-08-22 1998-03-06 Toshiba Corp 半導体ディスク装置
JP4299890B2 (ja) * 1996-10-30 2009-07-22 株式会社東芝 半導体メモリ応用装置の電源供給回路
US5943263A (en) * 1997-01-08 1999-08-24 Micron Technology, Inc. Apparatus and method for programming voltage protection in a non-volatile memory system
KR100255956B1 (ko) * 1997-07-16 2000-05-01 윤종용 강유전체 메모리 장치 및 그것의 데이터 보호 방법
JP3763192B2 (ja) * 1997-08-04 2006-04-05 富士電機システムズ株式会社 瞬停電時積算値保存回路
JP2000122813A (ja) * 1998-10-13 2000-04-28 Toshiba Corp ディスクアレイ装置
JP2002014947A (ja) * 2000-06-29 2002-01-18 Toshiba Corp マイクロコンピュータ
US6246626B1 (en) * 2000-07-28 2001-06-12 Micron Technology, Inc. Protection after brown out in a synchronous memory
US6711701B1 (en) * 2000-08-25 2004-03-23 Micron Technology, Inc. Write and erase protection in a synchronous memory
KR100399365B1 (ko) * 2000-12-04 2003-09-26 삼성전자주식회사 페일 비트 검출 스킴을 구비한 불휘발성 반도체 메모리장치 및 그것의 페일 비트 카운트 방법
JP2003002132A (ja) * 2001-06-19 2003-01-08 Koyo Seiko Co Ltd 車両用制御装置
JP2005519386A (ja) * 2002-03-05 2005-06-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ データの不正確な記憶を回避するためのプロダクト及び方法
JP2003330627A (ja) * 2002-05-16 2003-11-21 Mitsubishi Electric Corp 記憶装置
US6822899B1 (en) * 2002-12-23 2004-11-23 Cypress Semiconductor Corporation Method of protecting flash memory from data corruption during fast power down events
JP2005286502A (ja) * 2004-03-29 2005-10-13 Casio Comput Co Ltd 携帯情報機器、プログラム書き換え方法、及びプログラム
JP4284247B2 (ja) * 2004-08-13 2009-06-24 株式会社東芝 不揮発性半導体記憶装置
JP4863865B2 (ja) * 2006-12-28 2012-01-25 富士通株式会社 情報処理装置，記憶部誤書込み防止方法，および情報処理システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471182B1 (ko) * 2002-09-03 2005-03-10 삼성전자주식회사 레디/비지 핀을 이용하여 내부 전압 레벨을 알리는 반도체메모리 장치

Also Published As

Publication number Publication date
JP4938893B2 (ja) 2012-05-23
JP2010536098A (ja) 2010-11-25
CN101802923A (zh) 2010-08-11
EP2183749A1 (en) 2010-05-12
CN101802923B (zh) 2014-09-03
EP2183749B1 (en) 2013-05-29
EP2183749A4 (en) 2010-08-04
WO2009020845A1 (en) 2009-02-12
KR20100029268A (ko) 2010-03-16

Similar Documents

Publication Publication Date Title
KR101070601B1 (ko) 비휘발성 메모리를 위한 향상된 기록 중단 메커니즘
KR102401578B1 (ko) 보조 전원 검사 방법 및 이를 적용한 전자 장치
US11216323B2 (en) Solid state memory system with low power error correction mechanism and method of operation thereof
US6856556B1 (en) Storage subsystem with embedded circuit for protecting against anomalies in power signal from host
KR101721154B1 (ko) 구성가능 에러 문턱값들 및 고장 해석 능력을 지니는 메모리 시스템
JP6020707B2 (ja) 情報処理装置、情報処理装置の停止方法、及び情報処理装置の停止プログラム
US7954006B1 (en) Method and apparatus for archiving data during unexpected power loss
US20100080057A1 (en) Providing A Capacitor-based Power Supply To Enable Backup Copying Of Data From Volatile Storage To Persistent Storage
US10241701B2 (en) Solid state memory system with power management mechanism and method of operation thereof
US20190235610A1 (en) Memory system
US7599241B2 (en) Enhanced write abort mechanism for non-volatile memory
CN111105840A (zh) 一种固态硬盘异常掉电的测试方法、装置和系统
WO2015081129A2 (en) Hard power fail architecture
CN101661435A (zh) 数据处理装置
US20090040842A1 (en) Enhanced write abort mechanism for non-volatile memory
TWI518691B (zh) 控制大容量儲存裝置資料寫入的方法
JP2015170332A (ja) Ｎａｎｄフラッシュモジュール制御方法
JP2015215675A (ja) 制御装置、制御方法、及び制御プログラム
US10713105B2 (en) Operating method of memory controller, storage device including the same, and operating method of storage device
JP4544167B2 (ja) メモリコントローラおよびフラッシュメモリシステム
EP2581804A1 (en) Electronic apparatus using NAND flash and memory management method thereof
KR20100027441A (ko) 전원축전장치가 구비된 에스에스디와 그 에스에스디를 이용한 데이터 보존 방법
JP2009181624A (ja) 不揮発性半導体記憶装置
WO2022038857A1 (ja) 端末装置
KR100849224B1 (ko) 메모리 카드 시스템의 메모리 카드에 전원을 공급하는 방법및 메모리 카드 시스템

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 8