TWI518691B - 控制大容量儲存裝置資料寫入的方法 - Google Patents
控制大容量儲存裝置資料寫入的方法 Download PDFInfo
- Publication number
- TWI518691B TWI518691B TW102121828A TW102121828A TWI518691B TW I518691 B TWI518691 B TW I518691B TW 102121828 A TW102121828 A TW 102121828A TW 102121828 A TW102121828 A TW 102121828A TW I518691 B TWI518691 B TW I518691B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory unit
- frequency
- input voltage
- controller
- storage device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
- G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
本發明係關於一種控制大容量儲存裝置資料寫入的方法,尤其係關於一種根據感測到的記憶單元之輸入電壓來控制大容量儲存裝置資料寫入的方法。
隨著記憶裝置相關技術的進步,且由於儲存的需求量逐日增加,諸如硬碟或是快閃儲存裝置等各式各樣的大容量儲存裝置不斷發展出來。請參閱圖1,係為一般傳統的大容量儲存裝置100,其包括記憶單元110(如:快閃記憶單元)以及控制器120。記憶單元110係用來儲存資料,且記憶單元110係透過主控裝置200所提供之輸入電壓Vi(一般為3.3伏特)來驅動。而控制器120係用來控制記憶單元110中資料的存取,舉例來說,控制器120可用來進行將資料寫入記憶單元110之作業,也可以讀取儲存在記憶單元110中的資料等。
一般而言,快閃記憶單元的正常工作電壓是在3.3伏特與3.5
伏特之間。當快閃記憶單元的工作電壓處於2.7伏特至3.3伏特之間時,快閃記憶單元依然可以運作,但是可能會造成一些資料損失。而當快閃記憶單元的工作電壓低於2.7伏特時,快閃記憶單元就無法正常的運作,以至於大大增加造成資料損失的機率。
請參閱圖2,並一同參閱圖1。圖2係為大容量儲存裝置100
資料寫入示意圖,當控制器120進行資料寫入時,控制器120係以一預設資料寫入頻率將資料寫入到記憶單元110中,而且該預設資料寫入頻率係為一固定的頻率。在寫入資料作業期間,當主控裝置200提供的是一個不穩定的電壓給大容量儲存裝置100,並造成記憶單元110的輸入電壓低於2.7伏特時,記憶單元110可能就無法在這樣電壓不足的情況下將資料正常地寫入,也就是說,在T1時間至T2時間中,記憶單元110可能就會有資料損失。而一般傳統的大容量儲存裝置100並不具有類似的保護機制去防止上述所提之當記憶單元110的輸入電壓Vi不穩定而造成資料損失的情況。
本發明揭露了一種控制大容量儲存裝置資料寫入的方法。該大容量儲存裝置具有一控制器與一記憶單元,其包含下列步驟:將該大容量儲存裝置連結一主控裝置,並接收由該主控裝置或內置之電源供應單元所提供之一電壓;感測與監控該電壓是否低於一第一預設電壓值;當感測該電壓高於該第一預設電壓值時,以一第一頻率將資料寫入該大容量儲存裝置;以及當感測該電壓低於該第一預設電壓值時,以一第二頻率將資料寫入該大容量儲存裝置,其中係透過降低該第一頻率而調整出該第二頻率。
本發明更揭露了一種大容量儲存裝置。該大容量儲存裝置包
括一記憶單元,係用以儲存資料;一感測單元,係用以感測該記憶單元之一輸入電壓;以及一控制器,係耦接該記憶單元與該感測單元,該控制器係根據所感測之該輸入電壓來調整寫入資料到該記憶單元中之一資料寫入頻率。其中該輸入電壓係可選擇性地由一主控裝置透過一介面單元所提供,或是透過該大容量儲存裝置之一內置的電源供應單元所提供。
請參閱以下有關本發明較佳實施例之詳細說明及其附圖,在
本發明所屬領域中具有通常知識者將可進一步了解本發明之技術內容及目的功效。
100‧‧‧習知之大容量儲存裝置
110‧‧‧記憶單元
120‧‧‧控制器
200‧‧‧主控裝置
300A‧‧‧大容量儲存裝置
300B‧‧‧大容量儲存裝置
310‧‧‧記憶單元
320‧‧‧控制器
322‧‧‧快取記憶單元
330‧‧‧感測單元
340A‧‧‧介面單元
340B‧‧‧介面單元
350‧‧‧電源供應單元
C‧‧‧電容
StageI‧‧‧階段I
StageII‧‧‧階段II
StageIII‧‧‧階段III
T1‧‧‧輸入電壓低於2.7伏特的時間點
T2‧‧‧輸入電壓高於2.7伏特的時間點
Vi‧‧‧輸入電壓
步驟610~步驟660
圖1 係為習知之大容量儲存裝置示意圖;圖2 係為圖1中,習知之大容量儲存裝置資料寫入示意圖;圖3A 係為本發明之一實施例之大容量儲存裝置方塊圖;圖3B 係為本發明另一實施例之大容量儲存裝置方塊圖;圖4 係為當輸入電壓不穩定時,本發明之一實施例之控制器執行保護機制示意圖;圖5 係為當輸入電壓不穩定時,本發明另一實施例之控制器執行保護機制示意圖;圖6 係為根據本發明之一實施例之控制大容量儲存裝置資料寫入的方法流程圖;
請參閱圖3A,係為本發明之較佳實施例之大容量儲存裝置300A方塊圖。如圖所示,大容量儲存裝置300A包含一記憶單元310、一感測單元330以及一控制器320。依據常規,大容量儲存裝置可透過介面單元340A,如:通用序列匯流排(Universal Serial Bus,USB),耦接主控裝置200,以接收來自主控裝置200的控制指令與工作電壓,並且介面單元340A耦接大容量儲存裝置300A之控制器320。記憶單元310可為快閃記憶體,用以儲存資料,而記憶單元310耦接控制器320且由主控裝置200供應一輸入電壓Vi(如3.3伏特)來運作。感測單元330係用以感測記憶單元310之輸入電壓Vi。在本發明其他實施例中,感測單元330可整合於控制器320中而成為控制器320的一部份。感測單元330可為一類比數位轉換器,以便將所感測到的輸入電壓由類比訊號轉換為數位訊號,並將轉換後的數位訊號傳送並告知控制器320。控制器320耦接感測單元330與記憶單元310,並用以控制記憶單元310的資料存取。舉例來說,控制器320可根據主控裝置200之指令來進行將資料寫入記憶單元310之作業、讀取儲存於記憶單元310中之資料等。在寫入資料作業期間,控制器320可根據感測單元330所回傳之數位訊號(感測的輸入電壓Vi)來提供一種防止記憶單元310輸入電壓Vi不穩定而造成資料損失的保護機制。
請參閱圖3B,係為本發明另一較佳實施例之大容量儲存裝置300B方塊圖。與圖3A的大容量儲存裝置300A相比之下,大容量儲存裝置300B更多了電源供應單元350,其中電源供應單元350係耦接控制器320與記憶單元310。電源供應單元350可為電池或是一種可持續提供電力的來源,其
可將自然界的能量儲存於電池中(如:太陽能電池)。在這個實施例中,大容量儲存裝置300B中的電源供應單元350提供了輸入電壓Vi(如3.3伏特),而主控裝置200可能只有透過無線介面單元340B,如:無線保真(Wireless Fidelity,Wi-Fi)、藍芽(Bluetooth)等,來提供指令以及要寫入記憶單元310的資料。感測單元330係用以感測電源供應單元350所提供之輸入電壓Vi。與圖3A所述內容相類似,圖3B中感測單元330係可整合於控制器320中而成為控制器320的一部分,且感測單元330可為一類比數位轉換器,以便將所感測到的輸入電壓由類比訊號轉換為數位訊號。
舉例來說,請參閱圖4,係為當輸入電壓不穩定時,本發明
之一實施例之控制器執行保護機制示意圖。如圖所示,大容量儲存裝置300A、300B的資料寫入可劃分為幾個階段。在階段I中,主控裝置提供之輸入電壓Vi係在第一預設電壓(如3.0伏特)之上,控制器320根據感測單元330所回傳之數位訊號判斷其輸入電壓Vi是處於穩定狀態,並且控制記憶單元310寫入資料的頻率為一預設寫入頻率fw。換句話說,第一預設電壓係為可使大容量儲存裝置300A、300B正常工作的電壓。而當主控裝置200提供給大容量儲存裝置300A、300B是一個不穩定的電壓,並造成記憶單元310之輸入電壓Vi落至比第一預設電壓還低的準位時,就到了階段II,此時控制器320根據感測單元330所回傳的數位訊號判斷其輸入電壓Vi係處於一不穩定的狀態。為了減少大容量儲存裝置300A、300B的電力消耗(也就是減少主控裝置200的負載),控制器320調整並降低了記憶單元310寫入資料的頻率(如:預設資料寫入頻率fw的70%)。若記憶單元310的輸入電壓Vi持續掉落至比第二預設電壓(如2.9伏特)還低的一個電壓準位時,控制器320根據感測單元330所回
傳之數位訊號判斷輸入電壓Vi仍然處於不穩定的狀態,則為了減少更多大容量儲存裝置300A、300B的電力消耗,控制器320再次調整並進一步降低記憶單元310寫入資料的頻率(如:預設資料寫入頻率fw的60%)。
當主控裝置200回復並提供穩定的輸入電壓給大容量儲存裝
置300A、300B時,記憶單元310的輸入電壓Vi即開始回升。當記憶單元310的輸入電壓Vi回升至第一預設電壓與第二預設電壓之間時,控制器320調整記憶單元310寫入資料的頻率至預設資料寫入頻率fw的70%。而當記憶單元310的輸入電壓Vi持續回升並高於第一預設電壓時,控制器320判斷記憶單元310之輸入電壓Vi已回到正常狀態,則控制器320控制記憶單元310寫入資料的頻率為預定資料寫入頻率fw。
這裡應該要注意的是,每個預設電壓的電壓值及其對應的資
料寫入頻率係可根據不同的條件與裝置種類來進行設定。而設定條件的基本原則在於,當操作大容量儲存裝置時,滿足輸入電壓不足之通知以及資料寫入的保護。
根據上述說明內容,本發明較佳實施例中之大容量儲存裝置
300A、300B可根據感測到的記憶單元310之輸入電壓來調整記憶單元310的資料寫入頻率,以減少主控裝置200的負載,使得記憶單元310的輸入電壓Vi可回復至正常狀態。因此,當記憶單元310的輸入電壓Vi不足時,控制器320可保持記憶單元310的輸入電壓Vi在2.7伏特以上,以防止資料損失的情況發生。
請參閱圖5,係為當輸入電壓不穩定時,本發明另一實施例
之控制器執行保護機制示意圖。如圖所示,於階段I中,主控裝置200或內置
之電源供應單元350所提供之輸入電壓Vi係於第一預設電壓(如3.0伏特)之上,控制器320根據感測單元330所回傳之數位訊號判斷輸入電壓Vi係處於穩定狀態,且控制器320控制記憶單元310寫入資料的頻率為預設資料寫入頻率fw。而當主控裝置200或電源供應單元350提供給大容量儲存單元300的電壓不穩定,並造成記憶單元310的輸入電壓Vi掉落至比第一預設電壓還低的準位時,就到了階段II,控制器320根據感測單元330所回傳的數位訊號判斷輸入電壓Vi係處於一不穩定的狀態,而為了減少大容量儲存裝置300A、300B的電力消耗,控制器320控制記憶單元310寫入資料的頻率降低為預設資料寫入頻率fw的70%。若記憶單元310的輸入電壓Vi持續調落至比第二預設電壓(如2.9伏特)還低的電壓準位時,控制器320根據感測單元330所回傳之數位訊號判斷輸入電壓Vi仍然處於不穩定的狀態,則為了減少更多大容量儲存裝置300A、300B的電力消耗,控制器320再次調整並進一步降低記憶單元310寫入資料的頻率(如:預設資料寫入頻率fw的60%)。而若記憶單元310的輸入電壓Vi還持續掉落到比第三預設電壓(如2.8伏特)還低的電壓準位時,則進入到階段III,控制器320根據感測單元330所回傳的數位訊號判斷電源可能很快就會損失殆盡,而為了在電源損失殆盡前得以將最近一筆完整的資料寫入記憶單元310中,控制器320執行一清除快取指令(flush command),以使主控裝置200停止再將資料傳送至記憶單元310,並同時將儲存於快取記憶單元322(整合於控制器320中)的資料寫入到記憶單元310。
此外,於圖5中的階段II中,可設定多個電壓準位當作調整
記憶單元310寫入資料頻率的參考值,且可根據所需來設計在不同電壓準位下調整不同的資料寫入頻率(如:調整為預設資料寫入頻率fw的百分比率)。
再者,大容量儲存裝置300A、300B更可包含耦接記憶單元310之一電容器C,如此一來,電容器C即可提供暫時的後備電力來執行階段III中的清除快取指令。
如先前所提及之較佳實施例,應該注意的是,每個預設電壓的電壓值及其對應的資料寫入頻率係可根據不同的條件與裝置種類來進行設定。而設定條件的基本原則在於,當操作大容量儲存裝置時,滿足輸入電壓不足之通知以及資料寫入的保護。
請參閱圖6,係為根據本發明之一實施例之控制大容量儲存裝置資料寫入的方法流程圖。如圖所示,包含下列步驟:步驟610:將記憶單元310寫入資料的頻率控制於第一頻率。
步驟620:判斷所感測的記憶單元310之輸入電壓是否低於第一預設電壓,若是,則進行步驟630;若否,則回到步驟610。
步驟630:將記憶單元310寫入資料的頻率控制在第二頻率,其中該第二頻率低於第一頻率。
步驟640:判斷所感測的記憶單元310之輸入電壓是否高於第一預設電壓,若是,則回到步驟610;若否,則進行步驟650。
步驟650:判斷所感測的記憶單元310之輸入電壓是否低於第二預設電壓,若是,則進行步驟660;若否,則回到步驟630。
步驟660:執行清除快取指令,以停止主控裝置200持續將資料傳送至記憶單元310,並同時將儲存於控制器320快取記憶單元322中之資料寫入到記憶單元310。
基本上來說,欲達到如本發明較佳實施例所述之結果,毋需
完全依照流程圖600中的步驟或其步驟順序內容。也就是說,流程圖600所示步驟之間可容許其他的步驟安插於其中。
與一般傳統的大容量儲存裝置相比較,本發明較佳實施例之大容量儲存裝置為了在輸入電壓不足時,能確保記憶單元的輸入電壓在一個正確的電壓準位,可根據所感測之由主控裝置或內置電源供應單元提供給記憶單元的輸入電壓,來調整記憶單元寫入資料的頻率,以防止資料損失的情況發生。此外,為了在電源損失殆盡前能將最近一筆完整的資料寫入記憶單元之中,本發明較佳實施例之大容量儲存裝置更包括執行一清除快取指令,以便停止主控裝置將資料持續傳送至記憶單元,並同時將儲存於快取記憶單元(整合於控制器中)中之資料寫入到記憶單元之中。
上列詳細說明係針對本發明之一可行實施例之具體說明,惟該實施例並非用以限制本發明之專利範圍,凡未脫離本發明技藝精神所為之等效實施或變更,均應包含於本發明之專利範圍之中。
200‧‧‧主控裝置
300A‧‧‧大容量儲存裝置
310‧‧‧記憶單元
320‧‧‧控制器
322‧‧‧快取記憶單元
330‧‧‧感測單元
340A‧‧‧介面單元
Claims (17)
- 一種控制大容量儲存裝置資料寫入的方法,該大容量儲存裝置具有一控制器與一記憶單元,其至少包含下列步驟:(a)將該大容量儲存裝置連結一主控裝置;(b)接收一指令與一輸入電壓以將資料寫入該記憶單元;(c)感測該輸入電壓,以產生對應該輸入電壓之一感測訊號;(d)根據該感測訊號判斷該輸入電壓是否低於一第一預設電壓值;(e)若判斷該輸入電壓係高於該第一預設電壓值,以一第一頻率將資料寫入該大容量儲存裝置;以及(f)若判斷該輸入電壓係低於該第一預設電壓值,以一第二頻率將資料寫入該大容量儲存裝置,其中係透過降低該第一頻率而調整出該第二頻率。
- 如請求項1所述之資料寫入的操作方法,於步驟(e)之後,更包含下列步驟:(i)根據該感測訊號判斷該輸入電壓是否高於該第一預設電壓值;以及(ii)若判斷該輸入電壓係高於該第一預設電壓值,以該第一頻率將資料寫入該大容量儲存裝置,其中係透過提升該第二頻率而調整出該第一頻率。
- 如請求項1所述之資料寫入的操作方法,其中係透過該控制器調整該第一頻率到該第二頻率。
- 如請求項2所述之資料寫入的操作方法,其中係透過該控制器調整該第二頻率到該第一頻率。
- 如請求項1所述之資料寫入的操作方法,更包含下列步驟:(f)根據該感測訊號判斷該輸入電壓是否低於一第二預設電壓值;以及(g)若判斷該輸入電壓係低於該第二預設電壓值,則將一快取記憶單元中所儲存之資料寫入至該記憶單元,其中該快取記憶單元係整合於該控制器之中。
- 如請求項1所述之資料寫入的操作方法,其中係透過該大容量儲存裝置之一電源供應單元提供該輸入電壓至該大容量儲存裝置。
- 如請求項1所述之資料寫入的操作方法,其中係由該主控裝置提供該輸入電壓。
- 一種大容量儲存裝置,其至少包含:一記憶單元,係用以儲存資料;一感測單元,係用以感測該記憶單元之一輸入電壓,以產生對應該輸入電壓之一感測訊號;一控制器,係耦接該記憶單元與該感測單元,該控制器係根據該感測訊號調整資料寫入到該記憶單元中之一資料寫入頻率;以及其中,當感測到該記憶單元之該輸入電壓小於一第一預設輸入電壓值時,藉由該控制器將該記憶單元之該資料寫入頻率由一第一頻率調整為一第二頻率,且當感測到該記憶單元之該輸入電壓大於該第一預設輸入電壓值時,藉由該控制器將該記憶單元之該資料寫入頻率由該第二頻率調整為該第一頻率。
- 如請求項8所述之大容量儲存裝置,其中當感測到該記憶單元之該輸入電壓低於一第二預設電壓值時,係以該控制器執行一快取清除指令,以 將儲存於該控制器之一快取記憶單元之資料寫入該記憶單元中。
- 如請求項9所述之大容量儲存裝置,其中更包含一電容器,該電容器耦接該記憶單元,當該控制器執行該快取清除指令時,該電容器係用以提供一暫時備用電力。
- 如請求項8所述之大容量儲存裝置,其中該感測訊號係為一數位訊號。
- 如請求項11所述之大容量儲存裝置,其中該控制器係根據該數位訊號來調整該記憶單元之該資料寫入頻率。
- 一種大容量儲存裝置,其包含:一介面單元,係用以接收來自一主控裝置所發出之一控制指令;一記憶單元,係用以儲存資料;一感測單元,係用以感測該記憶單元之一輸入電壓,以產生對應該輸入電壓之一感測訊號;以及一控制器,係耦接該介面單元、該記憶單元以及該感測單元,該控制器係根據該感測訊號調整資料寫入到該記憶單元中之一資料寫入頻率,其中當感測該記憶單元之該輸入電壓小於一第一預設輸入電壓值時,藉由該控制器將該記憶單元之該資料寫入頻率由一第一頻率調整為一第二頻率,且當感測該記憶單元之該輸入電壓大於該第一預設輸入電壓值時,藉由該控制器將該記憶單元之該資料寫入頻率由該第二頻率調整為該第一頻率,且該控制器更包含一快取記憶單元。
- 如請求項13所述之大容量儲存裝置,其中更包含一電源供應單元,該電源供應單元耦接該控制器與該記憶單元,以提供該記憶單元之該輸入電壓。
- 如請求項14所述之大容量儲存裝置,其中該介面單元係為一無線介面單元。
- 如請求項13所述之大容量儲存裝置,其中該記憶單元之該輸入電壓係由該主控裝置透過該介面單元所提供。
- 如請求項13所述之大容量儲存裝置,其中該感測單元係整合於該控制器中。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/530,071 US9036432B2 (en) | 2012-06-21 | 2012-06-21 | Method for controlling data write operation of a mass storage device |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201401285A TW201401285A (zh) | 2014-01-01 |
TWI518691B true TWI518691B (zh) | 2016-01-21 |
Family
ID=49775416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102121828A TWI518691B (zh) | 2012-06-21 | 2013-06-19 | 控制大容量儲存裝置資料寫入的方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9036432B2 (zh) |
TW (1) | TWI518691B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140082406A1 (en) * | 2012-09-18 | 2014-03-20 | Sandisk Technologies Inc. | Data protection through power loss prediction |
CN109767803A (zh) * | 2013-08-09 | 2019-05-17 | 慧荣科技股份有限公司 | 数据储存装置及其电压保护方法 |
TWI607457B (zh) * | 2016-06-28 | 2017-12-01 | 光寶電子(廣州)有限公司 | 固態儲存裝置及其資料寫入方法 |
US11915771B2 (en) * | 2021-12-29 | 2024-02-27 | Micron Technology, Inc. | Voltage detection for managed memory systems |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6856556B1 (en) * | 2003-04-03 | 2005-02-15 | Siliconsystems, Inc. | Storage subsystem with embedded circuit for protecting against anomalies in power signal from host |
KR101044796B1 (ko) | 2004-01-13 | 2011-06-29 | 삼성전자주식회사 | 휴대용 데이터 저장 장치 |
US7417488B2 (en) * | 2005-11-04 | 2008-08-26 | Intel Corporation | Regulation circuit for inductive charge pump |
US8014216B2 (en) * | 2008-03-05 | 2011-09-06 | Micron Technology, Inc. | Devices, systems, and methods for a power generator system |
US8520441B2 (en) * | 2010-11-16 | 2013-08-27 | Sandisk Technologies Inc. | Word line kicking when sensing non-volatile storage |
-
2012
- 2012-06-21 US US13/530,071 patent/US9036432B2/en active Active
-
2013
- 2013-06-19 TW TW102121828A patent/TWI518691B/zh active
Also Published As
Publication number | Publication date |
---|---|
US9036432B2 (en) | 2015-05-19 |
US20130346670A1 (en) | 2013-12-26 |
TW201401285A (zh) | 2014-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101070601B1 (ko) | 비휘발성 메모리를 위한 향상된 기록 중단 메커니즘 | |
TWI524183B (zh) | 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置 | |
US10254817B2 (en) | Memory system | |
US9042197B2 (en) | Power fail protection and recovery using low power states in a data storage device/system | |
US9946478B2 (en) | Memory managing method, memory control circuit unit and memory storage apparatus | |
US9857859B2 (en) | Techniques to power down output power rails for a storage device | |
US8228753B2 (en) | System and method of maintaining data integrity in a flash storage device | |
CN108804024B (zh) | 数据储存装置及其操作方法 | |
TWI518691B (zh) | 控制大容量儲存裝置資料寫入的方法 | |
US9424177B2 (en) | Clock switching method, memory controller and memory storage apparatus | |
US9460004B2 (en) | Memory erasing method, memory controller, and memory storage apparatus | |
TW201510999A (zh) | 用於動態隨機存取記憶體之智慧型更新的方法與系統 | |
US20170003897A1 (en) | Memory management method, memory control circuit unit and memory storage apparatus | |
CN101661435A (zh) | 数据处理装置 | |
JP2014532929A (ja) | 埋め込みメモリ及び埋め込み式記憶システム | |
US9007847B2 (en) | Flash memory device and method for handling power failure thereof | |
US20180232303A1 (en) | Method and Apparatus for Controlling a Non-Volatile Digital Information Memory | |
JP2012174143A (ja) | 記憶装置及びその制御方法 | |
JP2022052089A (ja) | メモリシステム及びメモリシステムの制御方法 | |
US20230010785A1 (en) | Memory system, control method, and power control circuit | |
EP2581804A1 (en) | Electronic apparatus using NAND flash and memory management method thereof | |
JP2017021498A (ja) | 制御システム、その制御装置 | |
CN110209346B (zh) | 数据写入控制装置及方法 | |
US8780663B2 (en) | Method and apparatus for reducing current consumption by memory refresh operation control | |
US12027196B2 (en) | Memory system, control method, and power control circuit |