JP2014532929A

JP2014532929A - 埋め込みメモリ及び埋め込み式記憶システム

Info

Publication number: JP2014532929A
Application number: JP2014539221A
Authority: JP
Inventors: 蔡孟宏; 李寛仁
Original assignee: メモライト（ウハン）カンパニー，リミテッド
Priority date: 2011-11-04
Filing date: 2012-09-27
Publication date: 2014-12-08
Also published as: US20140372680A1; WO2013063994A1; CN102436426A

Abstract

埋め込みメモリ及び埋め込み式記憶システムを提供する。前記埋め込みメモリは、フラッシュメモリ制御ユニット、ホストインタフェースユニット、少なくとも一個の外部フラッシュメモリ・インタフェースユニットを備えるものである。前記埋め込み式記憶システムは、前記埋め込みメモリ及び少なくとも一個の拡張フラッシュメモリを備えるものである。該拡張フラッシュメモリは、外部フラッシュメモリ・インタフェースユニットとフラッシュメモリ制御ユニットを介してデータのやり取りを行う。前記埋め込みメモリ及び埋め込み式記憶システムは、埋め込みメモリにおいて外部フラッシュメモリと接続する外部フラッシュメモリ・インタフェースがないことによる記憶容量の悪い拡張性の問題を解決できる。また、複数種類のＮＡＮＤ型フラッシュメモリの組み合わせで記憶コストを低減できる。【選択図】図２

Description

本発明は、埋め込み式記憶技術に関し、特に、記憶容量の拡張性を有する埋め込みメモリ及び埋め込み式記憶システムに関する。

埋め込みメモリは、外部記憶カードの延長であり、携帯生産領域とタブレットパソコン（ＴａｂｌｅｔＰＣ）の応用領域において幅広く使用されている。図１に示すように、埋め込みメモリ１は、ホストに繋がるＭＭＣ（ＭｕｌｔｉＭｅｄｉａＣａｒｄ：マルチメディアカード）インタフェースと、フラッシュメモリを管理するためのフラッシュメモリ制御ユニットと、一個のＮＡＮＤ型フラッシュメモリと、フラッシュメモリ制御ユニットとＮＡＮＤ型フラッシュメモリのデータ交換を実現するためのオンチップのフラッシュメモリ・インタフェースとを備えるように構成される。埋め込みメモリは、ＮＡＮＤ型フラッシュメモリとフラッシュメモリ制御器を小型のＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ：ボールグリッドアレイ）パッケージにパッケージすると共に、ホストに外へ向かう標準ＭＭＣインタフェースを提供するという利点がある。このようにすれば、ＮＡＮＤ型フラッシュメモリと、異なるフラッシュメモリ制御器の間に発生した互換性の問題を解決でき、新製品の市場の周期を縮められ、開発コストを減少できる。

埋め込みメモリにおけるＮＡＮＤ型フラッシュメモリは、主に、ＳＬＣ（Ｓｉｎｇｌｅ−ＬｅｖｅｌＣｅｌｌ：単層式記憶ユニット）ＮＡＮＤ型フラッシュメモリ、ＭＬＣ（Ｍｕｌｔｉ−ＬｅｖｅｌＣｅｌｌ：双層式記憶ユニット）ＮＡＮＤ型フラッシュメモリ、ＴＬＣ（Ｔｒｉｐｌｅ−ＬｅｖｅｌＣｅｌｌ：三層式記憶ユニット）ＮＡＮＤ型フラッシュメモリという三種類のものがある。ＳＬＣＮＡＮＤ型フラッシュメモリは、読み書きの速度が速く、寿命が長い利点があるが、その生産コストが高く、容量が小さい。ＴＬＣＮＡＮＤ型フラッシュメモリは、その生産コストが低く、容量が大きいが、その読み書きの速度が遅く、寿命が短い。ＭＬＣＮＡＮＤ型フラッシュメモリは、その読み書きの速度、寿命、生産コスト及び容量などの指標が上記の二種類のＮＡＮＤ型フラッシュメモリの間にある。

従来の埋め込みメモリは、パッケージの時に外に向かうホストに繋がるＭＭＣインタフェースのみを有するが、パッケージに設けられたＮＡＮＤ型フラッシュメモリが埋め込みメモリの絶対の記憶容量及び記憶媒介の種類を決める。記憶容量を増加又は減少しようとすると、埋め込みメモリの全体を改めて設計する必要があるので、過程が複雑で、生産コストが高すぎることとなる。埋め込みメモリの記憶拡張性が悪くなり、コストに対する制御が難しくなる。

本発明は、上記の主な課題を解決するためになされたものであり、その目的が、埋め込みメモリにおける記憶容量が一定となったことによる記憶容量の悪い拡張性を防止できる埋め込みメモリ及び埋め込み式記憶システムを提供することにある。さらに、製品全体の記憶コストを低減できる。

上記の課題を解決するために、本発明は、以下の技術案を採用している。

本発明に係る埋め込みメモリは、フラッシュメモリ制御ユニット及びホストインタフェースユニットのほか、さらに、一個又は複数個の外部フラッシュメモリ・インタフェースユニットを備え、前記フラッシュ制御ユニットは、前記ホストインタフェースユニット、外部フラッシュインタフェースユニットと接続し、前記ホストインタフェースユニット、外部フラッシュインタフェースユニットへの制御を実現するものである。前記ホストインタフェースユニットは、外に向かってホストにインタフェースを提供し、内に向かって、前記フラッシュメモリ制御ユニットに接続し、ホストと前記フラッシュメモリ制御ユニットの間のデータの交換を実現するものである。前記外部フラッシュメモリ・インタフェースユニットは、外に向かって拡張フラッシュメモリとデータの輸送を行うインタフェースを提供し、内に向かって前記フラッシュメモリ制御ユニットに接続し、拡張ＮＡＮＤ型フラッシュメモリと前記フラッシュメモリ制御ユニットの間のデータの交換を実現するものである。

前記ホストインタフェースユニットは、外に向かってホストにＭＭＣインタフェースのＭＭＣインタフェースユニットを提供するものであることが好ましい。

オンチップのフラッシュメモリ及びオンチップのフラッシュメモリ・インタフェースユニットを更に備え、前記オンチップのフラッシュメモリは、前記オンチップのフラッシュメモリ・インタフェースユニットに接続され、前記オンチップのフラッシュメモリ・インタフェースユニットは、さらに前記フラッシュメモリ制御ユニットに接続し、オンチップのＮＡＮＤ型フラッシュメモリと前記フラッシュ制御ユニットとの間のデータの交換を実現することであってもよい。

前記オンチップのフラッシュメモリは、オンチップのＮＡＮＤ型フラッシュメモリであることが好ましい。

前記オンチップのＮＡＮＤ型フラッシュメモリは、ＳＬＣＮＡＮＤ型フラッシュメモリ、ＭＬＣＮＡＮＤ型フラッシュメモリ、又はＴＬＣＮＡＮＤ型フラッシュメモリである。

前記埋め込みメモリは、ＢＧＡパッケージチップであることが好ましい。

拡張フラッシュメモリとデータ輸送を行う前記外部フラッシュメモリ・インタフェースユニットのインタフェースが前記ＢＧＡパッケージチップのＮＣピンであることが好ましい。

前記ＢＧＡパッケージチップは、ＡＡ、ＡＢ、ＡＣ又はＢＡ規格のチップであることが好ましい。

本発明に係る埋め込み式記憶システムは、前記埋め込みメモリと、拡張フラッシュメモリとを備え、前記拡張フラッシュメモリは、前記埋め込みメモリの外部フラッシュメモリ・インタフェースユニットに接続されるものである。

前記拡張フラッシュメモリは、拡張ＮＡＮＤ型フラッシュメモリであることが好ましい。

前記拡張ＮＡＮＤ型フラッシュメモリは、ＳＬＣＮＡＮＤ型フラッシュメモリ、ＭＬＣＮＡＮＤ型フラッシュメモリ、又はＴＬＣＮＡＮＤ型フラッシュメモリであることが好ましい。

前記オンチップのＮＡＮＤ型フラッシュメモリは、ＳＬＣＮＡＮＤ型フラッシュメモリであり、前記拡張ＮＡＮＤ型フラッシュメモリは、ＴＬＣＮＡＮＤ型フラッシュメモリであることが好ましい。

前記拡張ＮＡＮＤ型フラッシュメモリは、その記憶容量が前記オンチップのフラッシュメモリよりも大きい、又は同等であることが好ましい。

前記拡張ＮＡＮＤ型フラッシュメモリは、その記憶容量が前記オンチップのＮＡＮＤ型フラッシュメモリよりも大きい、又は同等であることが好ましい。

本発明は、埋め込みメモリに一個又は複数個の外部フラッシュメモリ・インタフェースユニットを設置し、フラッシュメモリ制御ユニットと接続することで、埋め込みメモリの自身の記憶容量が一定となった同時に、埋め込み式記憶システムの容量を拡張できるという利点がある。埋め込み式記憶システムは、その全体の記憶拡張性が向上する。さらに、ＮＡＮＤ型フラッシュメモリの記憶種類を選択できる。異なる種類のＮＡＮＤ型フラッシュメモリを適宜選択して組み合わせることで、製品の記憶コストに対する制御性を向上し、全体の記憶コストを低減する。

従来の埋め込みメモリ１の構造概略図である。本発明に係る埋め込みメモリ２の構造概略図である。本発明に係る埋め込みメモリの実施例一の構造概略図である。本発明に係る埋め込み式記憶システムの実施例二の構造概略図である。本発明に係る埋め込み式記憶システムの実施例三の構造概略図である。

以下、本発明の目的、技術案及び利点が更に明確となるように、具体的な実施形態と図面を合わせて本発明を更に詳細に説明する。

図２は、本発明に係る埋め込みメモリ２の構造概略図である。本発明の思想は、本発明に係る埋め込みメモリがオンチップ（ｏｎ−ｃｈｉｐ）のフラッシュメモリ、フラッシュメモリ制御ユニット、ホストインタフェースユニット、オンチップのフラッシュメモリ・インタフェースユニット、外部フラッシュメモリ・インタフェースユニットを備えることにある。好ましくは、オンチップのフラッシュがオンチップのＮＡＮＤ型フラッシュメモリであり、ホストインタフェースユニットがＭＭＣインタフェースユニットである。上記のオンチップのフラッシュメモリ、フラッシュメモリ制御ユニット、ＭＭＣインタフェースユニットは、ＢＧＡパッケージの裏側にパッケージされていてもよい。ＢＧＡパッケージチップには、フラッシュメモリ制御ユニットに繋がる位置に未使用のＮＣピンが複数個存在し、これらのＮＣピンが一個又は複数個のオンチップのフラッシュメモリ・インタフェースとして設置される。該ＢＧＡパッケージチップは、ＡＡ、ＡＢ、ＡＣ又はＢＡ規格のチップであってもよい。同時に、上記の埋め込みメモリ及び一個又は複数個の拡張フラッシュメモリを備える埋め込み式記憶システムをさらに提供する。好ましくは、拡張フラッシュメモリが拡張ＮＡＮＤ型フラッシュメモリである。該拡張フラッシュメモリは、外部フラッシュメモリ・インタフェースとフラッシュメモリ制御ユニットを介してデータのやり取りを行う。埋め込み式記憶システムは、その全体の記憶拡張性が向上する。同時に、異なる種類のフラッシュメモリを適宜選択して組み合わせることで、製品の記憶コストに対する制御性を向上し、全体の記憶コストを低減する。

実施例一
図３は、本発明に係る埋め込みメモリの実施例一の構造概略図である。埋め込みメモリの外部フラッシュメモリ・インタフェースユニットの外端には、何れかの記憶設備が接続されていない。試験により、外部フラッシュメモリ・インタフェースユニットを加えない前提で、何れかの記憶設備を繋げなくても、埋め込みメモリの作動状態と作動効率を影響しないこととなっている。さらに、チップ内に、フラッシュメモリとオンチップのフラッシュメモリ・インタフェースユニットを設けなくてもよく、この時、チップ外に拡張フラッシュメモリを接続する必要があり、データの全てが外部拡張フラッシュメモリに記憶されている。

実施例二
図４は、本発明に係る埋め込みメモリの実施例二の構造概略図である。本実施例に係る埋め込み式記憶システムは、オンチップのＮＡＮＤ型フラッシュメモリ、フラッシュメモリ制御ユニット、ＭＭＣインタフェースユニット、オンチップのフラッシュメモリ・インタフェースユニット、外部フラッシュメモリ・インタフェースユニット、及び上記外部フラッシュメモリ・インタフェースの外端に接続され且つ容量がオンチップのＮＡＮＤ型フラッシュメモリよりも大きい外部拡張ＮＡＮＤ型フラッシュメモリを備えるものである。

本実施例において、大容量のＮＡＮＤ型フラッシュメモリが接続されるので、記憶容量が向上し、埋め込み式記憶システムの記憶拡張性が向上する。

本実施例において、埋め込み式記憶システムは、ＢＧＡパッケージのＮＣピンに設けられたフラッシュメモリ制御器に繋がる複数の上記外部フラッシュメモリ・インタフェースを利用して、複数の外部拡張ＮＡＮＤ型フラッシュメモリを繋げる。埋め込み式記憶システムの記憶容量は、大きく向上する。

実施例三
図５は、本発明に係る埋め込みメモリの実施例三の構造概略図である。本実施例に係る埋め込み式記憶システムは、オンチップのＮＡＮＤ型フラッシュメモリ、フラッシュメモリ制御ユニット、ＭＭＣインタフェースユニット、オンチップのフラッシュメモリ・インタフェースユニット、外部フラッシュメモリ・インタフェースユニット、及び一個の大容量の外部拡張ＮＡＮＤ型フラッシュメモリを備えるものである。該外部拡張ＮＡＮＤ型フラッシュメモリは、外部フラッシュメモリ・インタフェースユニットに繋がっている。本実施例に係るオンチップのＮＡＮＤ型フラッシュメモリは、ＳＬＣＮＡＮＤ型フラッシュメモリであり、外部拡張ＮＡＮＤ型フラッシュメモリは、ＴＬＣＮＡＮＤ型フラッシュメモリである。

本実施例において、オンチップのＮＡＮＤ型フラッシュメモリがフラッシュメモリ制御器と共にＢＧＡパッケージにパッケージされるので、利用効率を向上するように、寿命が長いＳＬＣＮＡＮＤ型フラッシュメモリが選択して使用される。外部拡張ＮＡＮＤ型フラッシュメモリとしては、生産コストが低いＴＬＣＮＡＮＤ型フラッシュメモリが使用される。埋め込み式記憶システムの記憶拡張性を向上でき、生産コストを制御することができる。

本実施例において、埋め込み式記憶システムには、複数の外部拡張ＮＡＮＤ型フラッシュメモリが繋げられ、それらの設置方式が実施例二と同じなので、ここに省略する。

さらに、本実施例において、オンチップのＮＡＮＤ型フラッシュメモリとしては、ＭＬＣＮＡＮＤ型フラッシュメモリ又はＴＬＣＮＡＮＤ型フラッシュメモリを使用して設置してもよい。外部拡張ＮＡＮＤ型フラッシュメモリとしては、ＳＬＣＮＡＮＤ型フラッシュメモリ又はＭＬＣＮＡＮＤ型フラッシュメモリを使用して設置してもよい。実験により、これらの設置方式が、埋め込み式記憶システムの全体の作動状態が影響を受けないようにでき、これらの複数種類のＮＡＮＤ型フラッシュメモリを選択することで、埋め込み式記憶システムの記憶拡張性を向上でき、ひいては製品の記憶コストに対する制御性を向上でき、記憶全体のコストを低減できることを証明した。

上記の内容は、具体的な実施形態を合わせて本発明を更に詳しく説明したものであり、本発明の実施形態がこれらに限定しないのを理解すべきであるので、当業者にとっては、本発明の思想を脱出しない前提で、幾つかの簡単な変更が本発明の保護範囲に属すものと見なされるべきである。

Claims

フラッシュメモリ制御ユニット及びホストインタフェースユニットを備える埋め込みメモリであって、
少なくとも一個の外部フラッシュメモリ・インタフェースユニットを更に備え、
前記フラッシュ制御ユニットは、前記ホストインタフェースユニット、外部フラッシュインタフェースユニットと接続し、前記ホストインタフェースユニット、外部フラッシュインタフェースユニットの制御を実現するものであり、
前記ホストインタフェースユニットは、外に向かってホストにインタフェースを提供し、内に向かって、前記フラッシュメモリ制御ユニットに接続し、ホストと前記フラッシュメモリ制御ユニットの間のデータの交換を実現するものであり、
前記外部フラッシュメモリ・インタフェースユニットは、外に向かって拡張フラッシュメモリとデータの輸送を行うインタフェースを提供し、内に向かって前記フラッシュメモリ制御ユニットに接続し、拡張フラッシュメモリと前記フラッシュメモリ制御ユニットの間のデータの交換を実現するものである、ことを特徴とする埋め込みメモリ。
前記ホストインタフェースユニットは、外に向かってホストにＭＭＣインタフェースのＭＭＣインタフェースユニットを提供するものである、請求項１に記載の埋め込みメモリ。
オンチップのフラッシュメモリ及びオンチップのフラッシュメモリ・インタフェースユニットを更に備え、
前記オンチップのフラッシュメモリは、前記オンチップのフラッシュメモリ・インタフェースユニットに接続され、
前記オンチップのフラッシュメモリ・インタフェースユニットは、さらに前記フラッシュメモリ制御ユニットに接続し、
オンチップのフラッシュメモリと前記フラッシュ制御ユニットとの間のデータの交換を実現する、請求項１に記載の埋め込みメモリ。
前記オンチップのフラッシュメモリは、オンチップのＮＡＮＤ型フラッシュメモリである、請求項３に記載の埋め込みメモリ。
前記オンチップのＮＡＮＤ型フラッシュメモリは、ＳＬＣＮＡＮＤ型フラッシュメモリ、ＭＬＣＮＡＮＤ型フラッシュメモリ、又はＴＬＣＮＡＮＤ型フラッシュメモリである、請求項４に記載の埋め込みメモリ。
前記埋め込みメモリは、ＢＧＡパッケージチップである、請求項１乃至５のうち一項に記載の埋め込みメモリ。
拡張フラッシュメモリとデータ輸送を行う前記外部フラッシュメモリ・インタフェースユニットのインタフェースが前記ＢＧＡパッケージチップのＮＣピンである、請求項６に記載の埋め込みメモリ。
前記ＢＧＡパッケージチップは、ＡＡ、ＡＢ、ＡＣ又はＢＡ規格のチップである、請求項６に記載の埋め込みメモリ。
請求項１乃至８のうち一項に記載の埋め込みメモリと、
少なくとも一個の拡張フラッシュメモリと、を備え、
前記拡張フラッシュメモリは、前記埋め込みメモリの外部フラッシュメモリ・インタフェースユニットに接続される、ことを特徴とする埋め込み式記憶システム。
前記拡張フラッシュメモリは、拡張ＮＡＮＤ型フラッシュメモリである、請求項９に記載の埋め込み式記憶システム。
前記拡張ＮＡＮＤ型フラッシュメモリは、ＳＬＣＮＡＮＤ型フラッシュメモリ、ＭＬＣＮＡＮＤ型フラッシュメモリ、又はＴＬＣＮＡＮＤ型フラッシュメモリである、請求項１０に記載の埋め込み式記憶システム。
前記オンチップのＮＡＮＤ型フラッシュメモリは、ＳＬＣＮＡＮＤ型フラッシュメモリであり、前記拡張ＮＡＮＤ型フラッシュメモリは、ＴＬＣＮＡＮＤ型フラッシュメモリである、請求項１１に記載の埋め込み式記憶システム。
前記拡張ＮＡＮＤ型フラッシュメモリは、その記憶容量が前記オンチップのフラッシュメモリよりも大きい、又は同等である、請求項９乃至１２のうち一項に記載の埋め込み式記憶システム。
前記拡張ＮＡＮＤ型フラッシュメモリは、その記憶容量が前記オンチップのＮＡＮＤ型フラッシュメモリよりも大きい、又は同等である、請求項１３に記載の埋め込み式記憶システム。