CN101661435A - 数据处理装置 - Google Patents
数据处理装置 Download PDFInfo
- Publication number
- CN101661435A CN101661435A CN200910160920A CN200910160920A CN101661435A CN 101661435 A CN101661435 A CN 101661435A CN 200910160920 A CN200910160920 A CN 200910160920A CN 200910160920 A CN200910160920 A CN 200910160920A CN 101661435 A CN101661435 A CN 101661435A
- Authority
- CN
- China
- Prior art keywords
- power supply
- cpu
- data
- data processing
- processing equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/20—Employing a main memory using a specific memory technology
- G06F2212/202—Non-volatile memory
- G06F2212/2024—Rewritable memory not requiring erasing, e.g. resistive or ferroelectric RAM
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/22—Employing cache memory using specific memory technology
- G06F2212/222—Non-volatile memory
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Debugging And Monitoring (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明涉及一种数据处理装置,包括带有寄存器的CPU、高速缓冲存储器、构造为与该高速缓冲存储器交换数据的主存储器、构造为控制该主存储器和该高速缓冲存储器之间数据交换的控制部件、以及构造为为该寄存器、该高速缓冲存储器以及该主存储器供电的电源部件。所述寄存器、高速缓冲存储器以及主存储器中的每一个均构造为存储数据并在电源部件不供电的情况下保持其中所存储的数据。所述控制部件构造为在所述电源部件中发生异常的情况下,停止CPU访问寄存器、高速缓冲存储器以及主存储器。
Description
技术领域
本申请所描述的实施例涉及一种数据处理装置,其即使在电源发生异常的情况下也不需要保存数据。
背景技术
图1是示出根据现有技术实例的数据处理装置100的结构示意图。现有技术实例的数据处理装置100包括CPU(中央处理单元)1、高速缓冲存储器2、控制部件3、主存储器4、HDD(硬盘驱动器)5和电源部件6。高速缓冲存储器2、控制部件3、主存储器4和HDD 5通过总线连接。
CPU 1读取例如存储在HDD 5中的程序或数据,根据该程序执行计算处理,并输出计算结果。CPU 1包括临时存储数据的寄存器1A,所述数据例如是从计算结果或主存储器4读取时使用的地址数据或者向计算结果或主存储器4写入时使用的地址数据。
典型地,使用易失性寄存器作为寄存器1A。
高速缓冲存储器2是临时存储数据的高速小容量存储器,并连接到CPU1。典型地,使用易失性存储器作为高速缓冲存储器2。
由CPU 1控制的控制部件3,控制高速缓冲存储器2和主存储器4之间的数据发送/接收。
主存储器4从HDD 5中读取CPU 1所要使用的数据,并临时存储所读取的数据。典型地,使用诸如DRAM(动态RAM:一种周期性地需要存储保持操作(例如更新)的读/写存储器)之类的易失性存储器作为主存储器4。
HDD 5是大容量存储装置,用于存储诸如CPU 1执行计算处理所需的程序之类的数据和计算结果的数据。
电源部件6转换从外部电源提供的电压的电压值,并为CPU 1、寄存器1A、高速缓冲存储器2、控制部件3、主存储器4和HDD 5提供电能。电源部件6是用于维持电源的大容量电容器(电容),用于储备在该电源部件6中发生异常的情况下数据存储处理(详见下述)期间所需的电能。需要注意的是,CPU 1持续监测(monitor)电源部件6的电压值。
因此,根据数据处理装置100,主存储器4读取存储在HDD 5中的所需程序和数据,并且CPU 1使用存储在主存储器4中的程序和数据执行各种计算处理。
图2是描述在根据现有技术实例的数据处理装置100的电源部件6的电源系统中发生异常的情况下,CPU 1执行处理的流程图。
CPU 1根据从电源部件6输入的监测结果,判断由该电源部件6提供的电压值是否由于异常(例如,故障、断电)而下降(步骤S1)。重复步骤S1,直到由电源部件6提供的电压值产生下降。
在CPU 1判定由电源部件6提供的电压值下降的情况下,该CPU 1将电源异常标记设定为“1”(步骤S2)。
CPU 1执行数据保存处理,其中存储在寄存器1A中的数据和存储在高速缓冲存储器2中的数据被保存在HDD 5中。然后,CPU 1通过判断寄存器1A所存储的数据和高速缓冲存储器2所存储的数据是否被存储在HDD 5中,来判断数据保存处理是否完成(步骤S3)。重复步骤S3,直到CPU 1判定将寄存器1A和高速缓冲存储器2所存储的数据保存到HDD 5中的处理完成。
当CPU 1判定数据已经存储到HDD 5中时,CPU 1在HDD5中存储该CPU 1的处理历史记录(process history)(步骤S4)。
然后,CPU 1执行另一个数据保存处理,其中存储在主存储器4中的数据被保存到HDD 5中。然后,CPU 1判断数据保存处理是否完成(步骤S5)。重复步骤5,直到CPU 1判定将主存储器4所存储的数据保存到HDD的处理完成。
然后,CPU 1停止所有正在执行的处理(步骤S6)。
停止处理以便例如更换或修理电源部件6。
在完成修理或更换电源部件6后,重启数据处理装置100。在重启数据处理装置100时,CPU 1判断电源异常标记是否为“1”(步骤S7)。步骤S7用于判断在重启数据处理装置100之前,电源部件6的电压值是否下降。
CPU 1将保存在HDD 5中的所存储数据配置(deploy)到寄存器1A、高速缓冲存储器2和主存储器4中。然后,CPU 1判断数据配置处理是否完成(步骤S8)。重复步骤S8,直到CPU 1确认数据配置处理完成。
CPU 1重新开始(resume)在电源保存部件6发生异常之前执行的处理(重新开始所持续的程序)(步骤S9)。
因此,电源部件6中发生异常情况下的数据保存处理和重启处理完成。电源部件6发生异常后,数据保存处理期间所需的电能由配备在该电源部件6内部用于维持电能的大容量电容器提供。
图3示出根据另一种现有技术实例的数据处理装置300。该数据处理装置300配备有为主存储器4提供备用电能的备用电源(例如,备用电池)7,从而可以在电源部件6中发生异常的情况下保护存储在主存储器(DRAM)4中的数据。
由于以上所述的数据保存处理需要大约几秒至几十秒,因而需要大容量电容器来维持电能。这样的需要导致现有技术实例中的数据处理装置100、300的尺寸增大、成本增加。特别地,由于主存储器4的存储容量比寄存器1A或高速缓冲存储器大,因此该主存储器4执行数据保存处理所需的时间很长。
另外,在电源部件6恢复后的重启处理中,现有技术实例的数据处理装置100、300由于配置保存数据所需的时间很长,因而不能立即被使用。特别地,在需要现有技术实例的数据处理装置100、300立即恢复的情况下(例如,在数据处理装置100、300用于由许多用户使用的机构的情况下),则需要该数据处理装置100、300立即恢复以满足用户的需要。
发明内容
基于以上所述,本发明的下述实施例的目的在于提供一种数据处理装置,其能够在该数据处理装置的电源中发生异常的情况下不必保存数据即可保持数据。
根据本发明的一方案,提供一种数据处理装置,包括含有寄存器的CPU、高速缓冲存储器、构造为与该高速缓冲存储器交换数据的主存储器、构造为控制该主存储器和该高速缓冲存储器之间数据交换的控制部件、以及构造为为该寄存器、该高速缓冲存储器和该主存储器提供电能的电源部件,其中所述寄存器、高速缓冲存储器和主存储器中的每一个均构造为存储数据并在电源部件不供电的情况下保持其中所存储的数据,其中所述控制部件构造为在该电源部件中发生异常的情况下停止CPU访问寄存器、高速缓冲存储器以及主存储器。
本发明的目的和优点将通过权利要求书中具体指出的元件及其组合而实现和获得。
附图说明
图1是示出根据现有技术实例的数据处理装置的结构示意图;
图2是描述在根据现有技术实例的数据处理装置的电源部件的电源系统中发生异常的情况下,CPU执行处理的流程图;
图3是示出根据现有技术另一实例的数据处理装置的结构示意图;
图4是示出根据本发明第一实施例的数据处理装置的结构方块图;
图5是描述在根据本发明第一实施例的数据处理装置的电源部件中发生异常的情况下,CPU执行处理的流程图;
图6A至图6C是根据本发明第一实施例的数据处理装置的运行图;以及
图7是示出根据本发明第二实施例的数据处理装置的结构方块图。
具体实施方式
[第一实施例]
图4是根据本发明第一实施例的数据处理装置400的结构方块图。在图4中,与以上所述的数据处理装置100、300类似的元件由类似的附图标记表示,不再加以描述。
数据处理装置400包括CPU 10、安装在该CPU 10中的寄存器10A、高速缓冲存储器12、控制部件3、主存储器14、HDD 5和电源部件16。
可使用MRG(磁阻寄存器)或者MRAM(磁阻随机存取存储器)作为寄存器10A。由于MRG和MRAM都是非易失性存储器,所以即使在电源部件16中发生异常的情况下,数据仍可以存储在该MRG或MRAM中而不会易失(丢失)。除了寄存器10A,CPU 10本身可以与以上所述数据处理装置100、300的CPU 1一样配置。
也可以使用MRAM作为高速缓冲存储器12。如上所述,由于MRAM是非易失性存储器,所以与寄存器10A的方式相同,即使在电源部件16中发生异常的情况下,数据仍可以存储在该MRAM中而不会易失。
可使用大容量的MRAM作为主存储器14。如上所述,由于MRAM是非易失性存储器,所以与寄存器10A和高速缓冲存储器12的方式相同,即使在电源部件16中发生异常的情况下,数据仍可以存储在该MRAM中而不会易失。
电源部件16转换由外部电源提供的电压的电压值,并为CPU 10、寄存器10A、高速缓冲存储器12、控制部件3、主存储器14和HDD 5供电。电源部件16与电源部件6不同,其没有配备大容量的电容器(电容)。需要注意的是,通过CPU 10执行程序(监测程序)来持续监测电源部件16的电压值。
图5是描述在根据本发明第一实施例的数据处理装置400的电源部件16中发生异常的情况下,CPU10执行处理的流程图。电源部件16中发生异常的情况包括,例如,发生故障或断电的情况。
CPU 10基于从电源部件16输入的监测结果判断由该电源部件16提供的电压值是否由于异常(例如,故障、断电)而下降(步骤S11)。重复步骤S11,直到由电源部件16提供的电压值下降。
在CPU 10判定由电源部件16提供的电压值下降的情况下,该CPU 10设定电源异常标记为“1”(步骤S12)。
CPU 10判断监测程序是否停止(步骤S13)。CPU 10执行所述监测程序的停止。重复步骤S13,直到CPU 10确认程序停止。
然后,CPU 10判断是否停止访问寄存器10A、高速缓冲存储器12以及主存储器14(步骤S14)。CPU 10执行停止访问。重复步骤S14,直到CPU10确认停止访问。
CPU 10判断该CPU 10的控制信号和该CPU 10的地址信号是否存储在寄存器10A中(步骤S15)。CPU 10执行控制信号和地址信号的存储操作。重复步骤S15,直到CPU 10确认控制信号和地址信号的存储操作。
然后,CPU 10停止数据处理装置400所包含的元件(例如,主存储器14、HDD 5等)所执行的全部处理(步骤S16)。
停止所述处理以恢复(例如,更换、修理)电源部件16。
在完成恢复(例如,更换或修理)电源部件16后,重启数据处理装置400。在重启数据处理装置400时,CPU 1判断电源异常标记是否为“1”(步骤S17)。步骤S17用于判断在重启数据处理装置400之前,电源部件16的电压值是否下降。
CPU 10使用存储于寄存器10A、高速缓冲存储器12和主存储器14的数据(例如,CPU 10的控制信号、CPU 10的地址信号),并判断是否应该从异常发生时执行的步骤(持续步骤)起重新开始在电源部件16发生异常前已经执行的监测程序(步骤S18)。当CPU 10确认重新开始程序执行时,图5中的处理结束。
因此,CPU 10在电源部件16发生异常情况下的处理完成。
根据数据处理装置400,由于寄存器10A、高速缓冲存储器12以及主存储器14是非易失性存储器,所以即使在电源部件16的电源系统发生异常的情况下,也可以保存寄存器10A、高速缓冲存储器12以及主存储器14中的数据,而不必执行上述的数据保存处理。
然而在现实中,在电源部件16发生异常的情况下,在数据处理装置400中的元件的所有处理停止之前需要电能。但是,这种电能是少量的。可以使用电源部件16中剩余的电能提供这一少量的电能。因此,与电源部件6不同,电源部件16不需要大容量电容器来维持电能。
下面将参考图6A至图6C描述根据本发明第一实施例的数据处理装置400的运行。
图6A至图6C是描述根据本发明第一实施例的数据处理装置400的运行图。图6A是示出在电源部件6和16中发生的异常的特性的时间轴(time line)图。图6B是示出根据现有技术实例的数据处理装置100、300的电源异常标记、程序激活、数据保存处理激活、数据配置处理激活以及电源保持激活的特性的时间轴图。图6C是示出根据本发明实施例的电源部件16中的电源异常标记、程序激活以及剩余电能的使用的特性的时间轴图。
[根据现有技术实例的数据处理装置100、300的运行]
在图6B的时刻“t=0”,电源异常标记为“0”,程序为激活(开)状态,数据保存处理没有被执行(关),并且没有执行通过电源部件6的电容器维持电能(否)。
在图6A的时刻“t=t1”,电源部件6中发生异常的情况下,电源异常标记在时刻“t=t2”被设定为“1”。因此,执行数据保存处理(开),并且执行通过电源部件6的电容器维持电能的操作(是),如图6B所示。
在时刻“t=t3”,如图6B所示,数据保存处理完成(关)。在时刻“t=t4”,如图6B所示,使用电源部件6的电容器进行电能维持处理(备份处理)完成。
在时刻“t=t5”,电源部件6的电压值比运行CPU 1、寄存器1A、高速缓冲存储器2和主存储器4的电压低,如图6A所示。在时刻“t=t6”,电源部件6的电压值接近零。
然后,在更换或修理电源部件6之后,该电源部件6的电压值从时刻“t=t7”开始逐渐增大。
如图6B所示,当CPU 1在时刻“t=t8”重启时,CPU 1设定电源异常标记为“0”,并执行配置所保存的数据的处理(配置处理“开”)。
在时刻“t=t9”完成配置处理(配置处理“关”)后,在时刻“t=t10”CPU 1通过使用配置的数据继续执行程序。
因此,根据现有技术实例的数据处理装置100、300的运行完成。需要注意的是,在本实例中,时刻t=t2至t4的时间长度(period)大约为几秒钟至几十秒钟。
如上所述,由于数据处理装置100、300需要执行数据保存处理和数据配置处理,因此不能立即重启数据处理装置100、300。并且,数据处理装置100、300需要电源以执行数据配置处理。由于在电源部件6中安装有大容量电容器以作为电源,因而难以减小数据处理装置100、300的尺寸并且制作成本高。
[根据第一实施例的数据处理装置400的运行]
在图6C的时刻“t=0”,电源异常标记为“0”,程序为激活(开)状态,电源部件16中维持的电能没有被使用(否)。
在图6A的时刻“t=t1”电源部件6中发生异常的情况下,电源异常标记在时刻“t=t2”被设定为“1”。因此,程序停止(关)。需要注意的是,数据处理装置400的所有处理与该程序的停止一起停止。
在时刻“t=t2”后的大约几毫秒时间中,电源部件16中的剩余电能被用于停止该程序以及数据处理装置400的所有处理。
然后,在更换或修理电源部件16并且在时刻“t=t8”重启数据处理装置400之后,CPU 10从电源部件16发生异常的步骤起重新开始所述程序。
因此,通过根据第一实施例的数据处理装置400,在电压值由于电源部件16异常而下降的情况下,CPU 10简单地阻止对寄存器10A、高速缓冲存储器12和主存储器14的访问,并且停止该数据处理装置400的处理。
由于寄存器10A、高速缓冲存储器12和主存储器14是非易失性存储器,因而可以维持该寄存器10A、高速缓冲存储器12和主存储器14中的数据,而不必执行现有技术实例中数据处理装置100、300的数据保存处理。
因此,通过根据第一实施例的数据处理装置400,即使在电源部件16的电源系统发生异常的情况下,也不需要如现有技术实例中的数据保存处理。
另外,与现有技术实例的数据处理装置100、300不同,在数据处理装置400重启后不需要将保存在HDD 5中的数据配置到寄存器1A、高速缓冲存储器2和主存储器4中。
在数据处理装置400重启之后,CPU 10通过使用寄存器10A、高速缓冲存储器12和主存储器14中保持的各数据(例如,CPU 10的控制信号、CPU 10的地址信号)继续监测程序。
因此,即使在电源部件16的电源系统发生异常的情况下,CPU 10也能在短时间内恢复并继续执行监测程序。这种快速恢复使得计算机装置可以立即被使用。这是用于需要立即恢复的数据处理装置(例如用于由许多用户使用的机构的数据处理装置)的优点。
另外,由于电源部件16不需要为寄存器10A、高速缓冲存储器12和主存储器14长时间维持电能,因而不需要在该电源部件16中安装大容量电容器。
因此,可以减小电源部件16的尺寸。从而,可以实现数据处理装置400的小型化。另外,还可以减少用于配置数据的成本。
另外,根据现有技术实例的数据处理装置100、300,在用于备份的电容器发生异常(例如,短路)的情况下,不能执行数据保存处理。
根据第一实施例的数据处理装置400,由于寄存器10A、高速缓冲存储器12和主存储器14都是非易失性存储器,因此可以不执行数据保存处理而保持数据。因此,可以提供高可靠性的数据处理装置400。
尽管CPU 10从发生异常的步骤起重新开始在电源部件16发生异常时正在执行的程序,但CPU 10也可以从发生异常步骤之前的一个步骤起重新开始程序。
因而,由于电源部件16不需要大容量电容器来维持电能,由此可以提供一种不昂贵的数据处理装置。
虽然第一实施例描述了数据处理装置400具有寄存器10A、高速缓冲存储器12和主存储器14(这些全都是非易失性的存储器)并且没有维持电能的电容器,但该数据处理装置400并不限于以上所述的第一实施例的结构。
例如,根据不需要执行数据保存处理和数据配置处理但要求实现数据处理装置400立即恢复的这一特点,可以将用于备份的电容器连接到寄存器10A、高速缓冲存储器12和主存储器14。另外,在寄存器10A、高速缓冲存储器12和主存储器14之中,寄存器10A、高速缓冲存储器12和主存储器14之中的任一个(或几个)可以是非易失性存储器,并且不是非易失性的其它一个(或几个) (即,易失性存储器)可以连接到备用电源。
[第二实施例]
图7是示出根据本发明第二实施例的数据处理装置700的结构方块图。第二实施例的数据处理装置700与第一实施例的数据处理装置400的不同之处在于:主存储器24是连接到备用电源(例如,备用电池)的易失性存储器。除此不同点之外,数据处理装置700的结构与数据处理装置400的结构基本相同。因此,在下述对第二实施例的说明以及图7中,与上述第一实施例的数据处理装置400中的类似部件以类似的附图标记表示,不再详细说明。
在根据第二实施例的数据处理装置700中,即使在电源部件16中发生异常的情况下,也可以通过在数据处理装置700中提供备用电源7来维持主存储器23的数据。
因此,按照与第一实施例相同的方式,CPU 10停止所有处理并且不需要执行数据保存处理。因而,可以显著地减少重启数据处理装置700所需的时间。由此,数据处理装置700可在短时间内恢复并继续执行程序。
在此所引用的所有实例和条件语言用于教导的目的,以帮助读者理解本发明及发明人对现有技术所贡献的构思,并且理解为不限制于这些特定的所引用的实例和条件,也非通过组织这些说明书中的实例用于说明本发明的优势和劣势。尽管本发明的实施例已被详细描述,但应当理解的是,各种变化、替换以及改变在不脱离本发明构思和范围的条件下都是允许的。
Claims (6)
1.一种数据处理装置,包括:
CPU,包含寄存器;
高速缓冲存储器;
主存储器,构造为与所述高速缓冲存储器交换数据;
控制部件,构造为控制所述主存储器与所述高速缓冲存储器之间的数据交换;以及
电源部件,构造为为所述寄存器、所述高速缓冲存储器及所述主存储器供电;
其中,所述寄存器、所述高速缓冲存储器及所述主存储器中的每一个均构造为存储数据,并在所述电源部件不供电的情况下保持存储在其中的数据;
其中,所述控制部件构造为在所述电源部件中发生异常时停止所述CPU访问所述寄存器、所述高速缓冲存储器及所述主存储器。
2.如权利要求1所述的数据处理装置,其中所述控制部件使得所述CPU在所述电源部件发生异常后又恢复时,重新开始处理由所述寄存器、所述高速缓冲存储器及所述主存储器保持的所存储数据。
3.如权利要求1所述的数据处理装置,其中所述CPU构造为在发生异常时将CPU的控制信号和CPU的地址信号存储在所述寄存器中。
4.如权利要求1所述的数据处理装置,其中所述CPU构造为执行包含多个步骤的程序并在发生异常时停止执行该程序,其中所述CPU构造为在所述电源部件发生异常后又恢复时重新开始执行该程序;其中从发生异常之前所执行的持续步骤起重新开始执行该程序,或者从在该持续步骤之前的一个步骤起重新开始执行该程序。
5.如权利要求1所述的数据处理装置,其中所述寄存器、所述高速缓冲存储器、所述主存储器中的每一个均为非易失性存储器。
6.如权利要求1所述的数据处理装置,还包括:
备用电源;
其中所述寄存器、所述高速缓冲存储器和所述主存储器中的每一个均为易失性存储器,当发生异常时由所述备用电源为所述寄存器、所述高速缓冲存储器和所述主存储器供电。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008222243A JP5581577B2 (ja) | 2008-08-29 | 2008-08-29 | データ処理装置 |
JP2008222243 | 2008-08-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101661435A true CN101661435A (zh) | 2010-03-03 |
Family
ID=41727063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910160920A Pending CN101661435A (zh) | 2008-08-29 | 2009-07-24 | 数据处理装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8135971B2 (zh) |
JP (1) | JP5581577B2 (zh) |
CN (1) | CN101661435A (zh) |
TW (1) | TWI456385B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103946811A (zh) * | 2011-09-30 | 2014-07-23 | 英特尔公司 | 用于实现具有不同操作模式的多级存储器分级结构的设备和方法 |
US10241912B2 (en) | 2011-09-30 | 2019-03-26 | Intel Corporation | Apparatus and method for implementing a multi-level memory hierarchy |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201229738A (en) * | 2011-01-11 | 2012-07-16 | Hon Hai Prec Ind Co Ltd | Power supply system |
JP2012203583A (ja) * | 2011-03-24 | 2012-10-22 | Toshiba Corp | 情報処理装置およびプログラム |
WO2013048493A1 (en) | 2011-09-30 | 2013-04-04 | Intel Corporation | Memory channel that supports near memory and far memory access |
US9317429B2 (en) | 2011-09-30 | 2016-04-19 | Intel Corporation | Apparatus and method for implementing a multi-level memory hierarchy over common memory channels |
GB201200219D0 (en) * | 2012-01-09 | 2012-02-22 | Calder Martin | A clock signal generator for a digital circuit |
JP2013243565A (ja) * | 2012-05-22 | 2013-12-05 | Semiconductor Energy Lab Co Ltd | 半導体装置とその駆動方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0670769B2 (ja) * | 1987-04-24 | 1994-09-07 | 株式会社日立製作所 | 電源制御方式 |
JPH025120A (ja) * | 1988-06-22 | 1990-01-10 | Mitsubishi Electric Corp | 電源電圧検出入力の異常検出装置 |
US5511183A (en) * | 1992-05-12 | 1996-04-23 | Fujitsu Limited | Non-volatile memory controlling apparatus and applications of the same to electronic computer peripheral equipments |
JPH06251570A (ja) | 1993-02-26 | 1994-09-09 | Fujitsu Ltd | ライブラリ装置 |
JPH07146820A (ja) * | 1993-04-08 | 1995-06-06 | Hitachi Ltd | フラッシュメモリの制御方法及び、それを用いた情報処理装置 |
JPH07253935A (ja) | 1994-03-15 | 1995-10-03 | Toshiba Corp | コンピュータのデータ保護装置 |
US5553238A (en) * | 1995-01-19 | 1996-09-03 | Hewlett-Packard Company | Powerfail durable NVRAM testing |
JP3798476B2 (ja) * | 1996-08-30 | 2006-07-19 | 株式会社東芝 | コンピュータシステムおよびそのシステムにおけるキャッシュメモリのパワーダウン制御方法 |
AU2001275147A1 (en) * | 2000-06-23 | 2002-01-08 | Intel Corporation | Non-volatile cache |
US7028154B2 (en) * | 2002-06-18 | 2006-04-11 | Hewlett-Packard Development Company, L.P. | Procedure to reduce copy time for data backup from short-term to long-term memory |
US7131011B2 (en) * | 2002-10-30 | 2006-10-31 | Microsoft Corporation | System and method for preserving state data of a personal computer in a standby state in the event of an AC power failure |
JP2004164185A (ja) * | 2002-11-12 | 2004-06-10 | Sony Corp | 揮発性システムメモリ及び不揮発性半導体メモリを備えたコンピュータ機器 |
KR20060081413A (ko) * | 2003-09-16 | 2006-07-12 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 스위칭 가능 장치 및 그 작동 방법 |
JP2005115857A (ja) * | 2003-10-10 | 2005-04-28 | Sony Corp | ファイル記憶装置 |
US20060136765A1 (en) * | 2004-12-03 | 2006-06-22 | Poisner David L | Prevention of data loss due to power failure |
TWI352906B (en) * | 2005-11-15 | 2011-11-21 | Montalvo Systems Inc | Method, microprocessor system, medium, memory elem |
-
2008
- 2008-08-29 JP JP2008222243A patent/JP5581577B2/ja not_active Expired - Fee Related
-
2009
- 2009-06-30 TW TW098122014A patent/TWI456385B/zh not_active IP Right Cessation
- 2009-07-01 US US12/495,991 patent/US8135971B2/en not_active Expired - Fee Related
- 2009-07-24 CN CN200910160920A patent/CN101661435A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103946811A (zh) * | 2011-09-30 | 2014-07-23 | 英特尔公司 | 用于实现具有不同操作模式的多级存储器分级结构的设备和方法 |
US9378142B2 (en) | 2011-09-30 | 2016-06-28 | Intel Corporation | Apparatus and method for implementing a multi-level memory hierarchy having different operating modes |
US10102126B2 (en) | 2011-09-30 | 2018-10-16 | Intel Corporation | Apparatus and method for implementing a multi-level memory hierarchy having different operating modes |
US10241912B2 (en) | 2011-09-30 | 2019-03-26 | Intel Corporation | Apparatus and method for implementing a multi-level memory hierarchy |
US10719443B2 (en) | 2011-09-30 | 2020-07-21 | Intel Corporation | Apparatus and method for implementing a multi-level memory hierarchy |
Also Published As
Publication number | Publication date |
---|---|
TW201009561A (en) | 2010-03-01 |
TWI456385B (zh) | 2014-10-11 |
JP5581577B2 (ja) | 2014-09-03 |
US20100058094A1 (en) | 2010-03-04 |
US8135971B2 (en) | 2012-03-13 |
JP2010055531A (ja) | 2010-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101661435A (zh) | 数据处理装置 | |
US8009499B2 (en) | Providing a capacitor-based power supply to enable backup copying of data from volatile storage to persistent storage | |
KR100950235B1 (ko) | 정전시 강건한, 플래시 메모리를 포함하는 장치 | |
US6856556B1 (en) | Storage subsystem with embedded circuit for protecting against anomalies in power signal from host | |
KR101070601B1 (ko) | 비휘발성 메모리를 위한 향상된 기록 중단 메커니즘 | |
JP4925588B2 (ja) | ディスクアレイ装置 | |
CN110781029A (zh) | 断电保护方法及系统 | |
JP2010160654A (ja) | キャッシュメモリバックアップ装置、方法およびプログラム | |
CN109426627A (zh) | 数据存储装置及其操作方法 | |
US9082472B2 (en) | Back-up power management for efficient battery usage | |
US20180232303A1 (en) | Method and Apparatus for Controlling a Non-Volatile Digital Information Memory | |
TWI518691B (zh) | 控制大容量儲存裝置資料寫入的方法 | |
JP2015170332A (ja) | Nandフラッシュモジュール制御方法 | |
US20110289272A1 (en) | Apparatus and methods for restoring data in a RAID system | |
US20120079291A1 (en) | Data backup system, storage system utilizing the data backup system, data backup method and computer readable medium for performing the data backup method | |
EP2581804A1 (en) | Electronic apparatus using NAND flash and memory management method thereof | |
CN107957922A (zh) | 一种存储器断电保护方法 | |
WO2022038857A1 (ja) | 端末装置 | |
CN111192607B (zh) | 一种存储系统掉电保护方法、装置及相关组件 | |
JP2008059007A (ja) | 半導体記憶装置 | |
US9275697B2 (en) | Utilizing destructive features as RAM code for a storage device | |
JP4811685B2 (ja) | 制御用コントローラ | |
JP2005149451A (ja) | 半導体ディスク装置およびディスク装置 | |
JP2009181624A (ja) | 不揮発性半導体記憶装置 | |
KR20170089194A (ko) | 비휘발성 듀얼 인라인 메모리모듈(nvdimm)을 이용한 메모리 디스크 구동방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20100303 |