KR101044796B1 - 휴대용 데이터 저장 장치 - Google Patents

휴대용 데이터 저장 장치 Download PDF

Info

Publication number
KR101044796B1
KR101044796B1 KR1020040002394A KR20040002394A KR101044796B1 KR 101044796 B1 KR101044796 B1 KR 101044796B1 KR 1020040002394 A KR1020040002394 A KR 1020040002394A KR 20040002394 A KR20040002394 A KR 20040002394A KR 101044796 B1 KR101044796 B1 KR 101044796B1
Authority
KR
South Korea
Prior art keywords
voltage
external supply
nonvolatile memory
supply voltage
operating voltage
Prior art date
Application number
KR1020040002394A
Other languages
English (en)
Other versions
KR20050074161A (ko
Inventor
최진혁
방삼룡
정칠희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040002394A priority Critical patent/KR101044796B1/ko
Priority to US10/981,367 priority patent/US7092308B2/en
Priority to TW094100598A priority patent/TWI261204B/zh
Priority to DE102005001852.1A priority patent/DE102005001852B4/de
Publication of KR20050074161A publication Critical patent/KR20050074161A/ko
Priority to US11/484,532 priority patent/US7495989B2/en
Priority to US11/762,537 priority patent/US7518939B2/en
Priority to US12/406,654 priority patent/US7706204B2/en
Application granted granted Critical
Publication of KR101044796B1 publication Critical patent/KR101044796B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Abstract

여기에 개시되는 메모리 카드에는 불 휘발성 메모리와 전원 관리 유니트가 포함된다. 전원 관리 유니트는 외부 공급 전압이 소정의 검출 전압보다 낮을 때 외부 공급 전압을 검출 전압 (또는 불 휘발성 메모리의 동작 전압)까지 승압하고 승압된 전압을 불 휘발성 메모리의 동작 전압으로서 출력한다. 전원 관리 유니트는 외부 공급 전압을 승압하는 데 필요한 용량성 수동 소자를 포함하며, 용량성 수동 소자는 불 휘발성 메모리와 전원 관리 유니트가 장착되는 인쇄 회로 기판 상에 개별 소자로서 장착된다.

Description

휴대용 데이터 저장 장치{PORTABLE DATA STORAGE APPARATUS}
도 1은 본 발명에 따른 메모리 카드를 개략적으로 보여주는 블록도;
도 2는 본 발명의 바람직한 실시예에 따른 전원 관리 유니트를 개략적으로 보여주는 블록도;
도 3은 본 발명에 따른 전원 관리 유니트에서 생성된 동작 전압 파형을 보여주는 도면;
도 4는 본 발명의 예시적인 실시예에 따른 부스터 회로를 포함한 메모리 카드를 개략적으로 보여주는 블록도;
도 5는 도 4에 도시된 부스터 회로의 승압 동작을 설명하기 위한 타이밍도;
도 6 및 도 7은 본 발명에 따른 메모리 카드의 불 휘발성 메모리에 공급되는 동작 전압의 파형을 보여주는 도면들;
도 8은 본 발명의 다른 실시예에 따른 메모리 카드를 개략적으로 보여주는 블록도이다.
* 도면의 주요 부분에 대한 부호 설명 *
1000 : 메모리 카드 1200 : 불 휘발성 메모리
1400 : 전원 관리 유니트 1600 : 메모리 제어기
1800 : 인쇄 회로 기판
본 발명은 휴대용 데이터 저장 시스템에 관한 것으로, 좀 더 구체적으로는 불 휘발성 메모리를 포함하는 메모리 카드에 관한 것이다.
메모리 카드는 가장 단순한 형태의 스마트 카드이며, 일반적으로, 메모리 카드에는 어떠한 지능적인 구성도 존재하지 않는다. 메모리 카드는 단지 카드 내에 소정 용량의 메모리를 가지며, 이러한 메모리에는/로부터 정상적으로 디지털 데이터 정보가 읽혀지거나 쓰여질 수 있다. 그러한 메모리 카드 내의 메모리는 불 휘발성 메모리로서 EPROM, EEPROM or 플래시 메모리이다.
전자 장치에 연결될 때, 메모리 카드는 전자 장치로부터 공급되는 전원에 의해서 동작한다. 전자 장치로부터 공급되는 전원 (이하, "외부 공급 전압"이라 칭함)이 메모리 카드의 불 휘발성 메모리의 동작 전압 범위를 벗어날 때, 불 휘발성 메모리의 정상적인 동작을 보장하는 것이 불가능하다. 예를 들면, 불 휘발성 메모리에/로부터 데이터를 쓰고/읽고 있는 도중에 외부 공급 전압이 낮아지는 경우, 잘못된 데이터가 불 휘발성 메모리에/로부터 읽혀지거나/쓰여질 수 있다.
게다가, 현재의 반도체 기술에 의하면, 높은 전압들을 필요로 하는 불 휘발성 메모리의 동작 특성으로 인해 불 휘발성 메모리의 동작 전압을 낮추는 데에는 한계가 있다. 비록 전자 장치가 낮은 전압 (예를 들면, 1.8V 이하)에서 동작하더라도, 불 휘발성 메모리의 저전압 특성이 나쁘기 때문에 불 휘발성 메모리를 포함한 메모리 카드를 저전압 전자 장치에서 사용하는 것이 어렵다. 다시 말해서, 불 휘발성 메모리를 포함한 메모리 카드를 저전압 전자 장치에서 사용하더라도, 메모리 카드의 신뢰성은 보장될 수 없다.
따라서, 메모리 카드 내의 불 휘발성 메모리의 동작 전압 범위를 벗어난 외부 공급 전압이 메모리 카드에 공급되더라도, 불 휘발성 메모리의 안정적인 동작을 보장할 수 있는 전원 관리 기술이 절실히 요구되고 있다.
본 발명의 목적은 외부 공급 전압이 내장된 불 휘발성 메모리의 최소 동작 전압/동작 전압보다 낮더라도 안정적인 동작을 보장할 수 있는 메모리 카드를 제공하는 것이다.
본 발명의 다른 목적은 대용량 커패시터가 인쇄 회로 기판에 장착되는 메모리 카드를 제공하는 것이다.
상술한 제반 목적을 달성하기 위한 본 발명의 특징에 따르면, 불 휘발성 메모리를 포함하는 메모리 카드가 제공된다. 메모리 카드는 외부 공급 전압을 입력받아 상기 불 휘발성 메모리에 동작 전압을 공급하는 전원 관리 유니트를 포함한다. 상기 전원 관리 유니트는 상기 외부 공급 전압이 소정의 검출 전압보다 낮을 때 상기 외부 공급 전압을 승압하고 상기 승압된 전압을 상기 불 휘발성 메모리의 동작 전압으로서 출력한다.
예시적인 실시예에 있어서, 상기 검출 전압이 상기 불 휘발성 메모리의 동작 가능한 범위의 최소 동작 전압보다 높고 상기 동작 전압보다 낮은 경우, 상기 전원 관리 유니트는 상기 외부 공급 전압이 상기 검출 전압보다 높고 상기 동작 전압보다 낮을 때 상기 외부 공급 전압을 따라 변하는 상기 동작 전압을 출력한다. 또한, 상기 외부 공급 전압이 상기 검출 전압보다 낮을 때, 상기 전원 관리 유니트는 상기 외부 공급 전압을 상기 검출 전압까지 승압한다.
예시적인 실시예에 있어서, 상기 검출 전압은 상기 불 휘발성 메모리의 동작 가능한 범위의 최소 동작 전압인 경우, 상기 전원 관리 유니트는 상기 외부 공급 전압이 상기 검출 전압보다 높을 때 상기 외부 공급 전압을 상기 동작 전압까지 승압한다.
예시적인 실시예에 있어서, 상기 불 휘발성 메모리는 플래시 메모리 (Flash memory), 강유전체 메모리 (Ferro-electric RAM), 자기저항식 램 (Magneto-resistive RAM), 그리고 위상-변화 램 (Phase-change RAM) 중 어느 하나이다.
예시적인 실시예에 있어서, 상기 전원 관리 유니트는 용량성 수동 소자를 가지며 상기 외부 공급 전압을 승압하는 수단을 포함하며, 상기 수단의 용량성 수동 소자는 상기 불 휘발성 메모리와 상기 전원 관리 유니트가 장착되는 인쇄 회로 기판 상에 개별 소자로서 장착된다.
본 발명의 또 다른 특징에 따르면, 메모리 카드는 불 휘발성 메모리와; 그리고 외부 공급 전압을 입력받아 상기 불 휘발성 메모리에 동작 전압을 공급하는 전원 관리 유니트를 포함한다. 예시적인 실시예에 있어서, 상기 전원 관리 유니트는 상기 외부 공급 전압이 소정의 검출 전압보다 낮은 지의 여부를 검출하는 레벨 검 출 회로와; 그리고 상기 레벨 검출 회로의 검출 결과에 따라 상기 외부 공급 전압을 승압하거나 상기 동작 전압으로 조절하는 전압 변환 회로를 포함한다. 상기 전압 변환 회로는 상기 레벨 검출 회로의 출력에 응답하여 상기 외부 공급 전압을 승압하고, 상기 승압된 전압을 상기 동작 전압으로서 출력하는 부스터와; 그리고 상기 레벨 검출 회로의 출력에 응답하여 상기 외부 공급 전압을 상기 동작 전압으로 조절하는 레귤레이터를 포함한다. 상기 부스터는 상기 불 휘발성 메모리와 상기 전원 관리 유니트가 장착되는 인쇄 회로 기판 상에 개별 소자로서 장착되는 용량성 수동 소자를 포함한다.
본 발명의 또 다른 특징에 따르면, 메모리 카드는 인쇄 회로 기판, 용량성 수동 소자, 불 휘발성 메모리 칩, 그리고 제어 회로 칩을 포함한다. 상기 용량성 수동 소자, 상기 불 휘발성 메모리 칩, 그리고 상기 제어 회로 칩은 상기 인쇄 회로 기판에 개별적으로 장착된다. 상기 제어 회로 칩은 외부 공급 전압을 입력받아 상기 불 휘발성 메모리 칩으로 동작 전압을 공급한다. 상기 제어 회로 칩은, 외부 공급 전압이 소정의 검출 전압보다 낮은 지의 여부에 따라, 상기 용량성 수동 소자를 이용하여 승압 동작을 선택적으로 수행하며, 상기 승압된 전압을 상기 불 휘발성 메모리 칩의 동작 전압으로서 출력한다.
본 발명의 또 다른 특징에 따르면, 메모리 카드는 인쇄 회로 기판과; 상기 인쇄 회로 기판에 장착된 용량성 수동 소자와; 상기 인쇄 회로 기판에 장착된 불 휘발성 메모리 칩와; 상기 인쇄 회로 기판에 장착되며, 외부 공급 전압을 입력받아 상기 불 휘발성 메모리 칩으로 동작 전압을 공급하는 제어 회로 칩을 포함하며, 상 기 제어 회로 칩은 상기 외부 공급 전압이 소정의 검출 전압보다 낮은 지의 여부를 검출하는 레벨 검출 회로와; 상기 검출 전압이 상기 불 휘발성 메모리 칩의 동작 가능 범위의 최소 동작 전압보다 높고 상기 동작 전압보다 낮으며; 상기 외부 공급 전압이 상기 검출 전압보다 낮을 때, 상기 용량성 수동 소자를 이용하여 상기 외부 공급 전압을 승압하는 승압 제어 회로; 그리고 상기 외부 공급 전압이 상기 검출 전압보다 높을 때 상기 외부 공급 전압을 따라 변하는 상기 동작 전압을 출력하고, 상기 외부 공급 전압이 상기 불 휘발성 메모리 칩의 동작 전압보다 높을 때 상기 외부 공급 전압을 상기 동작 전압으로 조절하는 레귤레이터를 포함한다. 여기서, 상기 용량성 수동 소자와 상기 승압 제어 회로는 상기 외부 공급 전압을 승압하는 부스터 회로를 구성한다.
본 발명의 또 다른 특징에 따르면, 메모리 카드는 인쇄 회로 기판과; 상기 인쇄 회로 기판에 장착된 용량성 수동 소자와; 상기 인쇄 회로 기판에 장착되며, 불 휘발성 메모리 및 제어 회로 칩을 포함하는 집적 회로 칩을 포함하며, 상기 집적 회로 칩은 상기 외부 공급 전압이 소정의 검출 전압보다 낮은 지의 여부를 검출하는 레벨 검출 회로와; 그리고 상기 외부 공급 전압이 상기 검출 전압보다 낮을 때, 상기 용량성 수동 소자를 이용하여 상기 외부 공급 전압을 승압하는 승압 제어 회로를 포함한다. 여기서, 상기 용량성 수동 소자와 상기 승압 제어 회로는 상기 외부 공급 전압을 승압하는 부스터 회로를 구성한다.
예시적인 실시예에 있어서, 상기 검출 전압이 상기 불 휘발성 메모리 칩의 동작 가능 범위의 최소 동작 전압보다 높고 상기 동작 전압보다 낮다. 상기 집적 회로 칩은 상기 외부 공급 전압이 상기 검출 전압보다 높을 때 상기 외부 공급 전압을 따라 변하는 상기 동작 전압을 출력하고, 상기 외부 공급 전압이 상기 불 휘발성 메모리 칩의 동작 전압보다 높을 때 상기 외부 공급 전압을 상기 동작 전압으로 조절하는 레귤레이터를 더 포함한다.
본 발명의 바람직한 실시예들이 참조 도면들에 의거하여 이하 상세히 설명될 것이다.
도 1은 본 발명에 따른 메모리 카드를 개략적으로 보여주는 블록도이다. 도 1을 참조하면, 본 발명의 메모리 카드 (1000)는 불 휘발성 메모리 (nonvolatile memory) (1200)와 전원 관리 유니트 (power management unit: PMU) (1400)를 포함한다. 불 휘발성 메모리 (1200)는 디지털 데이터 정보를 저장하기 위한 것으로, 플래시 메모리 (Flash memory), 강유전체 메모리 (Ferro-electric RAM: FRAM), 자기저항식 램 (Magneto-resistive RAM: MRAM), 그리고 위상-변화 램 (Phase-change RAM: PRAM) 중 어느 하나이고, 플래시 메모리는 NAND 플래시 메모리 또는 NOR 플래시 메모리이다. 하지만, 본 발명의 불 휘발성 메모리 (1200)가 이에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
계속해서, 전원 관리 유니트 (1400)는 호스트 (2000)로부터의 외부 공급 전압 (VEXT)을 입력받아 불 휘발성 메모리 (1200)에 동작 전압 (VDD)을 공급한다. 전원 관리 유니트 (1400)는 외부 공급 전압 (VEXT)이 소정의 검출 전압보다 낮은 지의 여부에 따라 불 휘발성 메모리 (1200)의 동작 전압 (VDD)을 다양하게 관리한다. 여기서, 검출 전압은 불 휘발성 메모리 (1200)의 최소 동작 전압보다 높고 그것의 동작 전압 (VDD)보다 낮게 설정된다. 또는, 검출 전압은 불 휘발성 메모리 (1200)의 최소 동작 전압과 동일하거나 불 휘발성 메모리 (1200)의 동작 전압과 동일하게 설정될 수 있다. 여기서, 최소 동작 전압은 불 휘발성 메모리 (1200)의 동작 가능 범위의 가장 낮은 전압 (예를 들면, 1.8V)이고, 최대 동작 전압은 불 휘발성 메모리 (1200)의 동작 가능 범위의 가장 높은 전압 (예를 들면, 2.4V)이며, 동작 전압은 최대 동작 전압과 최소 동작 전압 사이에 존재하는 전압 (예를 들면, 2.0V)이다.
예컨대, 외부 공급 전압 (VEXT)이 검출 전압보다 낮을 때, 전원 관리 유니트 (1400)는 외부 공급 전압 (VEXT)을 동작 전압 (VDD)보다 낮은 전압까지 (또는 동작 전압으로) 승압하고 승압된 전압을 동작 전압 (VDD)으로서 불 휘발성 메모리 (1200)로 출력한다. 외부 공급 전압 (VEXT)이 검출 전압보다 높고 불 휘발성 메모리 (1200)의 동작 전압 (VDD)보다 낮을 때, 전원 관리 유니트 (1400)는 외부 공급 전압 (VEXT)을 따라 변화하는 전압을 동작 전압 (VDD)으로서 불 휘발성 메모리 (1200)로 출력한다. 외부 공급 전압 (VEXT)이 불 휘발성 메모리 (1200)의 동작 전압 (VDD)보다 높을 때, 전원 관리 유니트 (1400)는 외부 공급 전압 (VEXT)을 동작 전압 (VDD)으로 클램프/조절하고 클램프/조절된 전압을 동작 전압 (VDD)으로서 불 휘발성 메모리 (1200)로 출력한다.
앞서 설명된 전원 관리 체계에 따르면, 불 휘발성 메모리 (1200)의 최소 동작 전압보다 낮은 외부 공급 전압 (VEXT)이 호스트 (2000)로부터 공급되는 경우 그리고 외부 공급 전압 (VEXT)이 전력 소모로 인해 검출 전압 (또는 불 휘발성 메모 리 (1200)의 최소 동작 전압)보다 낮아지는 경우, 불 휘발성 메모리 (1200)의 안정된 동작을 보장하는 것이 가능하다.
도 2는 본 발명의 바람직한 실시예에 따른 전원 관리 유니트를 개략적으로 보여주는 블록도이다. 도 2를 참조하면, 본 발명의 전원 관리 유니트 (1400)는 레벨 검출기 회로 (level detector circuit) (1410), 부스터 회로 (booster circuit) (1420), 그리고 레귤레이터 회로 (regulator circuit) (1430)를 포함하며, 이러한 회로들 (1410, 1420, 1430)은 외부 공급 전압 (VEXT)을 공급받아 동작한다.
레벨 검출기 회로 (1410)는 외부 공급 전압 (VEXT)이 소정의 검출 전압보다 낮은 지의 여부를 검출한다. 앞서 설명된 바와 같이, 검출 전압이 불 휘발성 메모리 (1200)의 최소 동작 전압보다 높고 그것의 동작 전압보다 낮다고 가정하자. 외부 공급 전압 (VEXT)이 검출 전압보다 낮을 때, 레벨 검출기 회로 (1410)는 검출 신호 (DET1)를 활성화시킨다. 외부 공급 전압 (VEXT)이 검출 전압보다 높을 때, 레벨 검출기 회로 (1410)는 검출 신호 (DET)를 비활성화시킨다. 부스터 회로 (1420)는 검출 신호 (DET1)가 활성화될 때 동작하고, 레귤레이터 회로 (1430)는 검출 신호 (DET1)가 비활성화될 때 동작한다. 즉, 부스터 회로 (1420)는 외부 공급 전압 (VEXT)이 검출 전압보다 낮을 때 승압 동작을 수행한다. 레귤레이터 회로 (1430)는 외부 공급 전압 (VEXT)이 검출 전압보다 높을 때 외부 공급 전압 (VEXT)을 클램프/조절한다. 특히, 레귤레이터 회로 (1430)는 외부 공급 전압 (VEXT)이 검출 전압보다 높고 불 휘발성 메모리 (1200)의 동작 전압 (VDD)보다 낮을 때 외부 공급 전압 (VEXT)을 따라 변화하는 동작 전압 (VDD)을 출력한다. 그리고, 외부 공급 전압 (VEXT)이 불 휘발성 메모리 (1200)의 동작 전압 (VDD)보다 높을 때, 레귤레이터 회로 (1430)는 외부 공급 전압 (VEXT)를 동작 전압 (VDD)으로 낮춘다.
예시적인 실시예에 있어서, 앞서 설명된 바와 같이, 레귤레이터 회로 (1430)는 불 휘발성 메모리 (1200)의 최소 동작 전압보다 높고 그것의 동작 전압 (VDD)보다 낮을 때 외부 공급 전압 (VEXT)을 따라 변화하는 동작 전압 (VDD)을 출력하도록 설계될 것이다. 이를 위해서, 레귤레이터 회로 (1430)에 사용되는 기준 전압은 레벨 검출기 회로 (1410)에서 공급되거나, 자체에서 생성될 수 있다.
도 3은 본 발명에 따른 전원 관리 유니트에서 생성된 동작 전압 파형을 보여주는 도면이다.
도 3을 참조하면, 불 휘발성 메모리 (1200)의 동작 가능 영역이 1.8V에서 2.4V까지이고 불 휘발성 메모리 (1200)의 동작 전압 (VDD)은 2.0V라고 가정하자. 이러한 가정에 따르면, 불 휘발성 메모리 (1200)의 최소 동작 전압 (예를 들면, 1.8V)보다 낮은 외부 공급 전압 (VEXT)이 불 휘발성 메모리 (1200)에 공급되면, 불 휘발성 메모리 (1200)의 정상적인 동작을 보장하는 것은 불가능하다. 이를 방지하기 위해서는 외부 공급 전압 (VEXT)이 적어도 불 휘발성 메모리 (1200)의 최소 동작 전압이 되어야 한다. 하지만, 외부 공급 전압 (VEXT)이 전력 소모로 인해 낮아지는 경우, 외부 공급 전압 (VEXT)이 적어도 불 휘발성 메모리 (1200)의 최소 동작 전압보다 낮아지는 현상은 피할 수 없다.
본 발명의 메모리 카드는, 하지만, 외부 공급 전압 (VEXT)이 최소 동작 전압 또는 검출 전압 (VDET)보다 낮아지더라도 불 휘발성 메모리 (1200)의 안정적인 동 작을 보장할 수 있다. 도 3에 도시된 바와 같이, 외부 공급 전압 (VEXT)이 불 휘발성 메모리 (1200)의 동작 전압 (VDD)보다 높을 때, 외부 공급 전압 (VEXT)은 불 휘발성 메모리 (1200)의 동작 전압 (VDD)으로 제한된다. 이는 도 2의 레귤레이터 회로 (1430)를 통해 이루어진다. 외부 공급 전압 (VEXT)이 불 휘발성 메모리 (1200)의 동작 전압 (VDD)보다 낮고 검출 전압 (VDET)보다 높을 때, 외부 공급 전압 (VEXT)을 따라 움직이는/변하는 전압이 불 휘발성 메모리 (1200)의 동작 전압 (VDD)이 된다. 이는 도 2의 레귤레이터 회로 (1430)를 통해 이루어진다. 외부 공급 전압 (VEXT)이 검출 전압 (VDET)보다 낮을 때, 외부 공급 전압 (VEXT)은 검출 전압 (VDET)까지 승압되며, 그렇게 승압된 전압이 불 휘발성 메모리 (1200)의 동작 전압 (VDD)이 된다. 이는 도 2의 부스터 회로 (1420)를 통해 이루어진다.
비록 외부 공급 전압 (VEXT)이 불 휘발성 메모리 (1200)의 동작 가능 영역을 벗어나더라도, 따라서, 본 발명의 메모리 카드에 장착된 불 휘발성 메모리 (1200)는 안정적인 동작을 수행할 수 있다.
도 4는 본 발명의 예시적인 실시예에 따른 부스터 회로를 포함한 메모리 카드를 개략적으로 보여주는 블록도이고, 도 5는 도 4에 도시된 부스터 회로의 승압 동작을 설명하기 위한 타이밍도이다.
앞서 설명된 바와 같이, 본 발명의 전원 관리 유니트 (1400)는 레벨 검출기 회로 (1410), 부스터 회로 (1420), 그리고 레귤레이터 회로 (1430)로 구성된다. 본 발명에 있어서, 전원 관리 유니트 (1400)는 불 휘발성 메모리 (1200)를 제어하기 위한 메모리 제어기 (memory controller) (1600) 내에 집적된다. 불 휘발성 메모리 (1200)와 메모리 제어기 (1600)는 인쇄 회로 기판 (printed circuit board: PCB)에 장착된다. 메모리 제어기 (1600)는 T1 단자를 통해 외부 공급 전압 (VEXT)을 공급받고, T2 단자를 통해 불 휘발성 메모리 (1200)의 T5 단자로 동작 전압 (VDD)을 출력한다. 레벨 검출기 회로 (1410)와 레귤레이터 회로 (1430)는 도 2에서 설명된 것과 동일하며, 그것에 대한 설명은 그러므로 생략된다.
본 발명의 부스터 회로 (1420)는 펄스 발생기 (pulse generator) (1421), 제어 로직 (control logic) (1422), 프리챠지 스위치 (precharge switch) (1423), 전하 전달 게이트 (charge transfer gate) (1424), 풀-업 스위치 (pull-up switch) (1425), 레벨 검출기 (1426), 그리고 용량성 수동 소자 (capacitive passive element)로서 승압 커패시터 (CEXT)를 포함한다. 도 4에서 알 수 있듯이, 부스터 회로 (1420)의 승압 커패시터 (CEXT)는 메모리 제어기 (1600)의 외부에 즉, 인쇄 회로 기판 (1800) 상에 제공된다. 승압 커패시터 (CEXT)의 단자들 (T6, T7)은 메모리 제어기 (1600)의 단자들 (T3, T4)에 전기적으로 연결되어 있다. 비록 도면에는 도시되지 않았지만, 승압 커패시터 (CEXT)가 메모리 제어기 (1600) 내에 집적될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 승압 커패시터 (CEXT)는 인쇄 회로 기판 (1800)을 제작할 때 동시에 제작되거나, 인쇄 회로 기판 (1800)을 제작한 후에 인쇄 회로 기판 (1800)에 장착될 수 있다.
부스터 회로 (1420)는 레벨 검출 회로 (1410)로부터의 검출 신호 (DET1)가 활성화될 때 동작한다. 부스터 회로 (1420)의 레벨 검출기 (1426)는 전하 전달 게이트 (1424)의 출력 즉, T2 단자에 연결되며, 불 휘발성 메모리 (1200)로 공급되는 동작 전압 (VDD)이 소정의 검출 전압보다 낮은 지의 여부를 판별한다. 동작 전압 (VDD)이 소정의 검출 전압보다 낮을 때, 레벨 검출기 (1426)는 검출 신호 (DET2)를 활성화시킨다. 만약 동작 전압 (VDD)이 소정의 검출 전압보다 높으면, 레벨 검출기 (1426)는 검출 신호 (DET2)를 비활성화시킨다. 펄스 발생기 (1421)는 검출 신호 (DET2)의 활성화에 응답하여 소정 주기를 갖는 기준 클록 신호 (REF_CLK)를 발생한다. 검출 신호 (DET2)가 비활성화될 때, 펄스 발생기 (1421)는 기준 클록 신호 (REF_CLK)를 생성하는 것을 중지한다. 레벨 검출기 (1426)의 검출 레벨은 레벨 검출기 회로 (1410)의 그것과 동일하게 또는 다르게 설정될 수 있다.
제어 로직 (1422)은 기준 클럭 신호 (REF_CLK)에 응답하여 정해진 타이밍에 따라 제어 신호들 (PRE, SW, PU)을 발생한다. 예를 들면, 도 5를 참조하면, 제어 로직 (1422)은 기준 클록 신호 (REF_CLK)가 로우 레벨에서 하이 레벨로 천이할 때 프리챠지 제어 신호 (PRE)를 소정 시간 동안 활성화시킨다. 프리챠지 스위치 (1423)는 프리챠지 제어 신호 (PRE)의 활성화에 응답하여 전하 전달 게이트 (1424)의 입력 (즉, 승압 커패시터의 일 단자)을 외부 공급 전압 (VEXT)으로 프리챠지한다. 제어 신호 (PRE)의 비활성화 후에, 제어 로직 (1422)은 풀업 제어 신호 (PU)를 활성화시킨다. 풀-업 스위치 (1425)는 풀업 제어 신호 (PU)의 활성화에 응답하여 승압 커패시터 (CEXT)의 다른 단자 (T6)를 외부 공급 전압 (VEXT)으로 구동한다. 이는 승압 커패시터 (CEXT)의 일 단자 (T7)의 프리챠지 전압이 2배의 외부 공급 전압 (VEXT)으로 승압되게 한다. 풀업 제어 신호 (PU)가 비활성화된 후, 제어 로직 (1422)은 스위치 제어 신호 (SW)를 소정 시간 동안 활성화시킨다. 스위치 제어 신 호 (SW)가 활성화됨에 따라, 전하 전달 게이트 (1424)는 승압 커패시터 (CEXT)를 통해 승압된 전압 (또는, T3 단자에 축적된 전하들)을 T2 단자로 전달한다. 기준 클록 신호 (REF_CLK)의 매 사이클마다 앞서 설명된 승압 동작에 의해서 동작 전압 (VDD)이 요구되는 전압까지 증가될 것이다. 만약 동작 전압 (VDD)이 요구되는 전압까지 증가되면, 레벨 검출기 (1426)는 검출 신호 (DET2)를 비활성화시킨다. 이는 펄스 발생기 (1421)가 더 이상 기준 클록 신호 (REF_CLK)를 발생하지 않음을 의미한다. 즉, 부스텅 회로 (1420)의 승압 동작은 더 이상 수행되지 않는다.
예시적인 실시예에 있어서, 프리챠지 스위치 (1423)와 전하 전달 게이트 (1424)는 PMOS 트랜지스터로 구성되며, 풀업 스위치 (1425)는 인버터로 구성될 수 있다. 본 발명의 부스터 회로 (1420)가 도 4에 도시된 것에 국한되지 않고 다양하게 변경될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
요약하면, 외부 공급 전압 (VEXT)이 소정의 검출 전압 (이는 불 휘발성 메모리의 최소 동작 전압보다 높고 그것의 동작 전압보다 낮게 설정됨)보다 낮을 때, 전원 관리 유니트 (1400)의 부스터 회로 (1420)는 외부 공급 전압 (VEXT)을 승압하고 승압된 전압을 동작 전압 (VDD)으로서 불 휘발성 메모리 (1200)로 출력한다. 외부 공급 전압 (VEXT)이 검출 전압보다 높고 불 휘발성 메모리 (1200)의 동작 전압 (VDD)보다 낮을 때, 전원 관리 유니트 (1400)의 레귤레이터 회로 (1430)는 외부 공급 전압 (VEXT)을 따라 변화하는 전압을 동작 전압 (VDD)으로서 불 휘발성 메모리 (1200)로 출력한다. 외부 공급 전압 (VEXT)이 불 휘발성 메모리 (1200)의 동작 전압 (VDD)보다 높을 때, 전원 관리 유니트 (1400)의 레귤레이터 회로 (1430)는 외부 공급 전압 (VEXT)을 동작 전압 (VDD)으로 클램프/조절하고 클램프/조절된 전압을 동작 전압 (VDD)으로서 불 휘발성 메모리 (1200)로 출력한다. 따라서, 외부 공급 전압 (VEXT)이 전력 소모로 인해 검출 전압 또는 불 휘발성 메모리 (1200)의 최소 동작 전압보다 낮아지더라도, 불 휘발성 메모리 (1200)의 안정된 읽기/쓰기 동작을 보장하는 것이 가능하다.
앞서 설명된 실시예의 경우, 외부 공급 전압 (VEXT)이 검출 전압 (불 휘발성 메모리의 최소 동작 전압보다 크고 그것의 동작 전압보다 낮게 설정됨)보다 낮은 지의 여부에 따라 외부 공급 전압 (VEXT)의 승압 여부가 결정된다. 이에 반해서, 레벨 검출 회로 (1410)의 검출 전압이 불 휘발성 메모리 (1200)의 최소 동작 전압으로 설정될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 이러한 경우, 불 휘발성 메모리 (1200)에 공급되는 동작 전압 (VDD)의 파형이 도 6에 도시되어 있다. 외부 공급 전압 (VEXT)이 검출 전압 (예를 들면, 불 휘발성 메모리의 동작 전압보다 낮음)까지 승압되는 예들이 설명되었다. 하지만, 외부 공급 전압 (VEXT)을 동작 전압 (VDD)까지 승압하도록 전원 관리 유니트 (1400)를 설계할 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 이러한 경우, 불 휘발성 메모리 (1200)에 공급되는 동작 전압 (VDD)의 파형이 도 7에 도시되어 있다. 도 7에 도시된 바와 같이, 외부 공급 전압 (VEXT)이 불 휘발성 메모리 (1200)의 동작 전압 (VDD)보다 낮을 때, 전원 관리 유니트 (1400)의 부스터 회로 (1420)는 외부 공급 전압 (VEXT)을 승압하고 승압된 전압을 동작 전압 (VDD)으로서 불 휘발성 메모리 (1200)로 출력한다. 외부 공급 전압 (VEXT)이 불 휘발성 메모리 (1200)의 동작 전압 (VDD)보다 높을 때, 전원 관리 유니트 (1400)의 레귤레이터 회로 (1430)는 외부 공급 전압 (VEXT)을 동작 전압 (VDD)으로 클램프/조절하고 클램프/조절된 전압을 동작 전압 (VDD)으로서 불 휘발성 메모리 (1200)로 출력한다.
본 발명에 따른 메모리 제어기 (1600)와 불 휘발성 메모리 (1200)는 개별적인 칩으로 구성되며, 부스터 회로 (1420)를 구성하는 승압 커패시터 (CEXT)는 메모리 제어기 (1600)의 외부에 즉, 인쇄 회로 기판 (1800) 상에 형성/집적된다. 승압 커패시터 (CEXT)를 제외한 부스터 회로의 다른 구성 요소들은 메모리 제어기 (1600) 내에 집적된다. 하지만, 도 8에 도시된 바와 같이, 집적 회로 기술의 진보에 따라 메모리 제어기 (1600) 및 불 휘발성 메모리 (1200)가 단일의 집적 회로 칩으로 구성될 수 있다. 이때, 승압 커패시터 (CEXT)는, 앞서 설명된 바와 같이, 집적 회로 칩 (IC)의 외부에 즉, 인쇄 회로 기판 (1800)에 집적/형성되며, 전원 관리 유니트 (PMU)의 나머지 구성 요소들은 집적 회로 칩 (IC) 내에 집적될 것이다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이, 불 휘발성 메모리의 최소 동작 전압보다 낮은 외부 공급 전압이 호스트로부터 공급되는 경우 그리고 외부 공급 전압이 전력 소모로 인해 검출 전압 (또는 불 휘발성 메모리의 최소 동작 전압)보다 낮아지는 경우, 불 휘발성 메모리 의 안정된 읽기/쓰기 동작을 보장하는 것이 가능하다.

Claims (31)

  1. 불 휘발성 메모리와; 그리고
    외부 공급 전압을 입력받아 상기 불 휘발성 메모리의 동작 전압을 제공하는 전원 관리 유니트를 포함하며,
    상기 전원 관리 유니트는
    상기 외부 공급 전압을 승압하고 상기 승압된 전압을 상기 불 휘발성 메모리의 동작 전압으로서 출력하는 전압 변환 회로;
    상기 외부 공급 전압을 이용하여 상기 불휘발성 메모리의 동작 전압을 제공하는 레귤레이터; 및
    상기 외부 공급 전압 및 검출 전압을 비교하되, 상기 외부 공급 전압이 상기 검출 전압보다 낮을 때 상기 전압 변환 회로를 동작시키고, 상기 외부 공급 전압이 상기 검출 전압보다 높을 때 상기 레귤레이터를 동작시키는 레벨 검출 회로를 포함하며,
    상기 검출 전압은 상기 동작 전압보다 낮고,
    상기 레귤레이터는, 상기 외부 공급 전압이 상기 동작 전압보다 낮을 때 상기 외부 공급 전압에 따라 변하는 전압을 상기 동작 전압으로서 제공하고, 상기 외부 공급 전압이 상기 동작 전압보다 높을 때 상기 동작 전압과 같은 레벨의 전압을 상기 동작 전압으로서 제공하는 메모리 카드.
  2. 제 1 항에 있어서,
    상기 검출 전압은 상기 불 휘발성 메모리의 동작 가능한 범위의 최소 동작 전압보다 높은 메모리 카드.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 전압 변환 회로는 상기 외부 공급 전압을 상기 검출 전압까지 승압하는 메모리 카드.
  5. 제 1 항에 있어서,
    상기 검출 전압은 상기 불 휘발성 메모리의 동작 가능한 범위의 최소 동작 전압인 메모리 카드.
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서,
    상기 전압 변환 회로는 용량성 수동 소자를 포함하며, 상기 용량성 수동 소자를 이용하여 상기 외부 공급 전압을 승압하되, 상기 용량성 수동 소자는 상기 불 휘발성 메모리와 상기 전원 관리 유니트가 장착되는 인쇄 회로 기판 상에 개별 소자로서 장착되는 메모리 카드.
  9. 제 1 항에 있어서,
    상기 전압 변환 회로는
    용량성 수동 소자;
    상기 용량성 수동 소자와 연결되는 적어도 하나의 승압 스위치;
    상기 용량성 수동 소자의 양단의 전압에 따라 검출 신호를 발생하는 레벨 검출기; 및
    상기 검출 신호에 응답하여 동작하되, 상기 적어도 하나의 승압 스위치를 제어하여 상기 용량성 수동 소자의 양단의 전압을 승압하는 컨트롤러를 포함하며,
    상기 용량성 수동 소자의 양단의 전압은 상기 불 휘발성 메모리의 동작 전압으로서 제공되는 메모리 카드.
  10. 제 9 항에 있어서,
    상기 적어도 하나의 승압 스위치 각각은 상기 컨트롤러의 제어에 따라 상기 용량성 수동 소자에 상기 외부 동작 전압을 인가하여 상기 용량성 수동 소자의 양단의 전압을 승압하는 메모리 카드.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 인쇄 회로 기판과;
    상기 인쇄 회로 기판에 장착된 용량성 수동 소자와;
    상기 인쇄 회로 기판에 장착된 불 휘발성 메모리 칩과;
    상기 인쇄 회로 기판에 장착되며, 외부 공급 전압을 입력받아 상기 불 휘발성 메모리 칩의 동작 전압을 공급하는 제어 회로 칩을 포함하며,
    상기 제어 회로 칩은,
    상기 외부 공급 전압을 승압하고, 상기 승압된 전압을 상기 불휘발성 메모리 칩의 동작 전압으로서 출력하는 전압 변환 회로;
    상기 외부 공급 전압을 이용하여 상기 불휘발성 메모리 칩의 동작 전압을 제공하는 레귤레이터; 및
    상기 외부 공급 전압 및 검출 전압을 비교하되, 상기 외부 공급 전압이 상기 검출 전압보다 낮을 때 상기 전압 변환 회로를 동작시키고, 상기 외부 공급 전압이 상기 검출 전압보다 높을 때 상기 레귤레이터를 동작시키는 레벨 검출 회로를 포함하며,
    상기 검출 전압은 상기 동작 전압보다 낮고,
    상기 레귤레이터는 상기 외부 공급 전압이 상기 동작 전압보다 낮을 때 상기 외부 공급 전압에 따라 변하는 전압을 상기 동작 전압으로서 제공하고, 상기 외부 공급 전압이 상기 동작 전압보다 높을 때 상기 동작 전압과 같은 레벨의 전압을 상기 동작 전압으로서 제공하는 메모리 카드.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
KR1020040002394A 2004-01-13 2004-01-13 휴대용 데이터 저장 장치 KR101044796B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020040002394A KR101044796B1 (ko) 2004-01-13 2004-01-13 휴대용 데이터 저장 장치
US10/981,367 US7092308B2 (en) 2004-01-13 2004-11-04 Portable data storage apparatus
TW094100598A TWI261204B (en) 2004-01-13 2005-01-10 Portable data storage apparatus
DE102005001852.1A DE102005001852B4 (de) 2004-01-13 2005-01-10 Speicherkarte mit nichtflüchtigem Speicher
US11/484,532 US7495989B2 (en) 2004-01-13 2006-07-11 Portable data storage apparatus
US11/762,537 US7518939B2 (en) 2004-01-13 2007-06-13 Portable data storage apparatus
US12/406,654 US7706204B2 (en) 2004-01-13 2009-03-18 Portable data storage apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040002394A KR101044796B1 (ko) 2004-01-13 2004-01-13 휴대용 데이터 저장 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110025481A Division KR101112042B1 (ko) 2011-03-22 2011-03-22 휴대용 데이터 저장 장치

Publications (2)

Publication Number Publication Date
KR20050074161A KR20050074161A (ko) 2005-07-18
KR101044796B1 true KR101044796B1 (ko) 2011-06-29

Family

ID=34738061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040002394A KR101044796B1 (ko) 2004-01-13 2004-01-13 휴대용 데이터 저장 장치

Country Status (4)

Country Link
US (4) US7092308B2 (ko)
KR (1) KR101044796B1 (ko)
DE (1) DE102005001852B4 (ko)
TW (1) TWI261204B (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9092841B2 (en) 2004-06-09 2015-07-28 Cognex Technology And Investment Llc Method and apparatus for visual detection and inspection of objects
KR101044796B1 (ko) * 2004-01-13 2011-06-29 삼성전자주식회사 휴대용 데이터 저장 장치
US20050276445A1 (en) 2004-06-09 2005-12-15 Silver William M Method and apparatus for automatic visual detection, recording, and retrieval of events
US7864615B2 (en) 2005-02-25 2011-01-04 Kingston Technology Corporation Flash memory controller utilizing multiple voltages and a method of use
US20060239056A1 (en) * 2005-04-22 2006-10-26 Dietmar Gogl Generation of MRAM programming currents using external capacitors
TW200639873A (en) * 2005-05-06 2006-11-16 Silicon Power Comp & Comm Inc System for converting input voltage in memory card
US20070076325A1 (en) * 2005-09-20 2007-04-05 Nokia Corporation Apparatus for indicating a state of a device
DE102005054130A1 (de) * 2005-11-14 2007-05-16 Bosch Gmbh Robert Druckmedium und Druckgerät
TW200723289A (en) * 2005-12-09 2007-06-16 A Data Technology Co Ltd Non-volatile memory storage device and controller thereof
US7518902B2 (en) * 2005-12-23 2009-04-14 Infineon Technologies Ag Resistive memory device and method for writing to a resistive memory cell in a resistive memory device
US20070174641A1 (en) * 2006-01-25 2007-07-26 Cornwell Michael J Adjusting power supplies for data storage devices
US7702935B2 (en) * 2006-01-25 2010-04-20 Apple Inc. Reporting flash memory operating voltages
US7861122B2 (en) * 2006-01-27 2010-12-28 Apple Inc. Monitoring health of non-volatile memory
US7705475B2 (en) * 2006-08-03 2010-04-27 Stats Chippac Ltd. Integrated circuit package system
US8446750B2 (en) 2007-02-01 2013-05-21 Samsung Electronics Co., Ltd. Memory module using optical signal
KR100851549B1 (ko) 2007-02-01 2008-08-11 삼성전자주식회사 메모리 모듈
US7539034B2 (en) * 2007-02-01 2009-05-26 Qimonda North America Corp. Memory configured on a common substrate
US20080288712A1 (en) * 2007-04-25 2008-11-20 Cornwell Michael J Accessing metadata with an external host
US7913032B1 (en) 2007-04-25 2011-03-22 Apple Inc. Initiating memory wear leveling
US9734376B2 (en) 2007-11-13 2017-08-15 Cognex Corporation System and method for reading patterns using multiple image frames
WO2009139650A1 (en) * 2008-05-12 2009-11-19 Business Intelligence Solutions Safe B.V. A data obfuscation system, method, and computer implementation of data obfuscation for secret databases
US8159269B2 (en) * 2008-07-02 2012-04-17 Active-Semi, Inc. Multi-function input terminal of integrated circuits
TWI401571B (zh) * 2009-07-10 2013-07-11 Universal Scient Ind Shanghai 外部電源供應裝置及其電源供應方法
KR101772582B1 (ko) 2011-07-06 2017-08-30 삼성전자주식회사 음전압을 제공하는 비휘발성 메모리 장치
KR101857529B1 (ko) 2011-11-08 2018-05-15 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 구동 방법
US8525581B2 (en) * 2011-11-14 2013-09-03 Robert Newton Rountree Power supply protection circuit and method
KR101893145B1 (ko) 2011-12-06 2018-10-05 삼성전자주식회사 메모리 시스템들 및 그것들의 블록 복사 방법들
DE102012111829A1 (de) 2011-12-06 2013-06-06 Samsung Electronics Co., Ltd. Speichersysteme und Blockkopierverfahren davon
KR101859646B1 (ko) 2011-12-16 2018-05-18 삼성전자주식회사 보안 데이터를 보호하는 메모리 장치 및 보안 데이터를 이용한 데이터 보호 방법
KR101391352B1 (ko) 2011-12-19 2014-05-07 삼성전자주식회사 메모리 시스템 및 그것의 프로그램 방법
US9651499B2 (en) 2011-12-20 2017-05-16 Cognex Corporation Configurable image trigger for a vision system and method for using the same
US9036432B2 (en) 2012-06-21 2015-05-19 Transcend Information, Inc. Method for controlling data write operation of a mass storage device
KR101988430B1 (ko) 2012-11-12 2019-06-13 삼성전자주식회사 메모리 컨트롤러 및 그것을 포함하는 사용자 시스템
KR101998219B1 (ko) * 2012-12-18 2019-07-09 삼성전자주식회사 보조 전원 장치 및 그것을 포함하는 사용자 시스템
US9478297B2 (en) * 2014-01-31 2016-10-25 Taiwan Semiconductor Manufacturing Company Limited Multiple-time programmable memory
WO2015147503A1 (en) * 2014-03-28 2015-10-01 Samsung Electronics Co., Ltd. Method for charging battery and electronic device
KR102284655B1 (ko) * 2014-07-02 2021-08-03 삼성전자 주식회사 메모리 카드
US9704581B2 (en) * 2014-12-27 2017-07-11 Intel Corporation Voltage ramping detection
KR102280433B1 (ko) * 2015-09-23 2021-07-22 삼성전자주식회사 전력 공급 회로 및 이를 포함하는 저장 장치
US10310580B2 (en) * 2015-10-09 2019-06-04 Sandisk Technologies Llc Voltage level detection and analog circuit arrangements for memory systems
JP7048794B1 (ja) * 2021-05-06 2022-04-05 ウィンボンド エレクトロニクス コーポレーション 半導体装置および動作方法
US11776625B2 (en) * 2021-10-07 2023-10-03 Micron Technology, Inc. Boost-assisted memory cell selection in a memory array

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100299254B1 (ko) * 1994-10-19 2001-09-03 피터 엔. 데트킨 플래시메모리용전압공급기

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729386A (ja) * 1993-07-13 1995-01-31 Hitachi Ltd フラッシュメモリ及びマイクロコンピュータ
US5483486A (en) * 1994-10-19 1996-01-09 Intel Corporation Charge pump circuit for providing multiple output voltages for flash memory
US5870617A (en) * 1994-12-22 1999-02-09 Texas Instruments Incorporated Systems, circuits and methods for mixed voltages and programmable voltage rails on integrated circuits
TW419828B (en) * 1997-02-26 2001-01-21 Toshiba Corp Semiconductor integrated circuit
US5933047A (en) * 1997-04-30 1999-08-03 Mosaid Technologies Incorporated High voltage generating circuit for volatile semiconductor memories
US6184724B1 (en) * 1998-12-16 2001-02-06 Macronix International Co., Ltd. Voltage detection circuit
JP2001273784A (ja) * 2000-03-29 2001-10-05 Mitsubishi Electric Corp 昇圧回路および半導体記憶装置
JP2002026254A (ja) * 2000-07-03 2002-01-25 Hitachi Ltd 半導体集積回路および不揮発性メモリ
JP2002025287A (ja) * 2000-07-12 2002-01-25 Hitachi Ltd 半導体記憶装置
JP2003257187A (ja) * 2002-02-28 2003-09-12 Hitachi Ltd 不揮発性メモリ、ｉｃカード及びデータ処理装置
US6667929B1 (en) * 2002-06-14 2003-12-23 International Business Machines Corporation Power governor for dynamic RAM
JP4412947B2 (ja) * 2003-09-08 2010-02-10 株式会社ルネサステクノロジ メモリカード
JP2005109659A (ja) * 2003-09-29 2005-04-21 Toshiba Corp 半導体集積回路装置
KR101044796B1 (ko) * 2004-01-13 2011-06-29 삼성전자주식회사 휴대용 데이터 저장 장치
JP4491267B2 (ja) * 2004-04-09 2010-06-30 パナソニック株式会社 不揮発性半導体記憶装置
JP4822895B2 (ja) * 2006-03-24 2011-11-24 株式会社東芝 不揮発性半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100299254B1 (ko) * 1994-10-19 2001-09-03 피터 엔. 데트킨 플래시메모리용전압공급기

Also Published As

Publication number Publication date
US7706204B2 (en) 2010-04-27
US7092308B2 (en) 2006-08-15
DE102005001852A1 (de) 2005-08-04
US7495989B2 (en) 2009-02-24
US7518939B2 (en) 2009-04-14
DE102005001852B4 (de) 2015-07-09
TW200532573A (en) 2005-10-01
US20060249587A1 (en) 2006-11-09
TWI261204B (en) 2006-09-01
US20090180346A1 (en) 2009-07-16
US20050152202A1 (en) 2005-07-14
KR20050074161A (ko) 2005-07-18
US20070236996A1 (en) 2007-10-11

Similar Documents

Publication Publication Date Title
KR101044796B1 (ko) 휴대용 데이터 저장 장치
KR101116898B1 (ko) 다중 전압 저장 시스템을 위한 바이패스를 갖는 전압조정기
US11250919B2 (en) Voltage generation circuit which is capable of executing high-speed boost operation
US7795952B2 (en) Regulation of recovery rates in charge pumps
JP4908161B2 (ja) 電源回路および半導体記憶装置
KR100312140B1 (ko) 반도체집적회로장치및기억장치
JP4653960B2 (ja) メモリカードおよび不揮発性メモリ混載マイコン
JP4094104B2 (ja) 半導体集積回路装置および記憶装置
US20080239802A1 (en) Device with Load-Based Voltage Generation
US20080239856A1 (en) Method for Load-Based Voltage Generation
US6525362B2 (en) IC chip for contactless IC card
JP2005318034A (ja) 半導体集積回路装置
US8514013B2 (en) Integrated circuit device having a plurality of integrated circuit chips and an interposer
KR101112042B1 (ko) 휴대용 데이터 저장 장치
US8654581B2 (en) Integrated circuit comprising a non-dedicated terminal for receiving an erase program high voltage
JP4435203B2 (ja) 半導体集積回路装置
KR19980071728A (ko) 중간 전압 발생 회로 및 이것을 갖는 반도체 집적 회로 장치
KR101102000B1 (ko) Ｒｆｉｄ 장치
JP4478170B2 (ja) 半導体集積回路装置
KR20030025514A (ko) 승압회로
JP2010192023A (ja) 強誘電体記憶装置
JP2000306393A (ja) メモリ回路

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 6