JP4653960B2 - メモリカードおよび不揮発性メモリ混載マイコン - Google Patents

メモリカードおよび不揮発性メモリ混載マイコン Download PDF

Info

Publication number
JP4653960B2
JP4653960B2 JP2004080593A JP2004080593A JP4653960B2 JP 4653960 B2 JP4653960 B2 JP 4653960B2 JP 2004080593 A JP2004080593 A JP 2004080593A JP 2004080593 A JP2004080593 A JP 2004080593A JP 4653960 B2 JP4653960 B2 JP 4653960B2
Authority
JP
Japan
Prior art keywords
voltage level
operation mode
memory
volatile memory
microcomputer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004080593A
Other languages
English (en)
Other versions
JP2005071325A (ja
Inventor
千明 熊原
淳史 四方
靖宏 中村
秀男 葛西
英史 大舘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2004080593A priority Critical patent/JP4653960B2/ja
Priority to TW093118806A priority patent/TW200508981A/zh
Priority to US10/891,297 priority patent/US6982919B2/en
Priority to CN200410054926.5A priority patent/CN1581357A/zh
Priority to KR1020040059146A priority patent/KR20050016024A/ko
Publication of JP2005071325A publication Critical patent/JP2005071325A/ja
Priority to US11/271,957 priority patent/US7161834B2/en
Application granted granted Critical
Publication of JP4653960B2 publication Critical patent/JP4653960B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits

Description

本発明は、メモリカードおよび不揮発性メモリ混載マイコンに関し、特にフラッシュメモリ(フラッシュEEPROM)などのような不揮発性メモリを搭載したメモリカードや
、この不揮発性メモリとマイコンを混載した不揮発性メモリ混載マイコンに適用して有効な技術に関する。
本発明者が検討したところによれば、メモリカードに関しては、以下のような技術が考えられる。
たとえば、パーソナルコンピュータや携帯機器などの外部記憶媒体として、標準化団体であるMMCA(MultiMediaCard Association)が標準化したマルチメディアカード(登録商標)などのメモリカードが広く知られており、デジタルビデオカメラの静止画像記録、携帯電話のデータ記録、携帯音楽プレーヤの音楽記録などに用いられている。このようなマルチメディアカードにおいて、たとえばMMCAの非特許文献1では、電源仕様が1.8V系(1.65V≦Vcc≦1.95V)と、3.3V系(2.70V≦Vcc≦3.60V)に規格化され、(1.95V<Vcc<2.70
V)は禁止領域となっている。
マルチメディアカード システム仕様書 バージョン3.3(MultiMediaCard System Specification Version3.3)
ところで、前記のようなメモリカードの技術について、本発明者が検討した結果、以下のようなことが明らかとなった。
たとえば、前記のようなマルチメディアカードにおいては、電源仕様が1.8V系と3
.3V系に規格化されているが、現状では3.3V系の電源で動作するものが製品化されている。このような状況の中、マルチメディアカードを使用する携帯機器などでは低消費電力化の傾向があり、それに伴ってマルチメディアカードにおいても、必要に応じて3.3V系から1.8V系に遷移させて動作させることが望まれている。
そこで、本発明の目的は、1.8V系と3.3V系などのような、異なる2種類の電源仕様による動作を実現することができるメモリカードおよび不揮発性メモリ混載マイコンを提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、不揮発性メモリ(フラッシュメモリなど)と、この不揮発性メモリに対する動作を制御する制御手段(コントローラなど)と、不揮発性メモリの動作に対応して電圧レベルを変換する変換手段(レギュレータ/レベルシフタなど)とを備えたメモリカードに適用され、不揮発性メモリを第1電圧レベルで動作させる第1動作モードと、不揮発性メモリを第1電圧レベルより高い第2電圧レベルで動作させる第2動作モードとを有し、制御手段が、供給される電源電圧レベルを判定する場合、第1電圧レベルに対応する第1検出点の通過判定後、第2電圧レベルに対応する第2検出点の通過有無を判定し、第1電圧レベルであれば変換手段を駆動させずに不揮発性メモリを第1動作モードで動作させ、第2電圧レベルであれば変換手段を駆動させて電圧レベルを変換して不揮発性メモリを第2動作モードで動作させるものである。
このメモリカードにおいて、制御手段は、第1電圧レベルと第2電圧レベルのいずれか一方、または両方で動作可能を示す情報を持つものである。また、制御手段は、第1動作モードから第2動作モードへの遷移は自動的に行い、第2動作モードから第1動作モードへの遷移は不可能としたり、あるいはホスト機器からの遷移指示を受けて可能とするものである。特に、第1電圧レベルは1.8V系であり、第2電圧レベルは3.3V系とするものである。
また、本発明は、不揮発性メモリ混載マイコンに適用され、前記メモリカードと同様の機能を有する、不揮発性メモリ(フラッシュメモリなど)、マイコン、変換手段(レギュ
レータ/レベルシフタなど)を備え、マイコンが、供給される電源電圧レベルを判定する場合、第1電圧レベルに対応する第1検出点の通過判定後、第2電圧レベルに対応する第2検出点の通過有無を判定し、第1電圧レベルであれば変換手段を駆動させずに不揮発性メモリを第1動作モードで動作させ、第2電圧レベルであれば変換手段を駆動させて電圧レベルを変換して不揮発性メモリを第2動作モードで動作させるものである。
この不揮発性メモリ混載マイコンにおいて、マイコンは、第1電圧レベルと第2電圧レベルのいずれか一方、または両方で動作可能を示す情報を持つものである。また、マイコンは、第1動作モードから第2動作モードへの遷移、および第2動作モードから第1動作モードへの遷移は自動的に行うものである。特に、第1電圧レベルは1.8V系であり、第2電圧レベルは3.3V系とするものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
(1)1.8V系と3.3V系などのような、第1電圧レベルと第2電圧レベルとの異なる2種類の電源仕様による動作を実現することができる。
(2)前記(1)により、電源仕様が、異なる2種類の電圧レベルにより動作可能なメモリカード、不揮発性メモリ混載マイコンを提供することが可能となる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
まず、図1により、本発明の一実施の形態であるメモリカードを用いたシステムの構成の一例を説明する。図1は、メモリカードを用いたシステムの構成図を示す。
本実施の形態であるメモリカードを用いたシステムは、たとえばメモリカードの一例としてのマルチメディアカードを用いたシステムとされ、マルチメディアカード1と、このマルチメディアカード1に電気的に接続され、マルチメディアカード1にコマンドを供給して、このマルチメディアカード1の動作を制御するホスト機器2などから構成される。このシステムでは、ホスト機器2は、たとえばパーソナルコンピュータや携帯機器などからなり、これらの外部記憶媒体としてマルチメディアカード1が用いられる。
マルチメディアカード1は、各種情報を記憶するフラッシュメモリ11と、このフラッシュメモリ11に対する動作を制御するコントローラ12などから構成される。このマルチメディアカード1は、ホスト機器2に挿抜可能に設けられ、ホスト機器2への挿入状態において、ホスト機器2と電気的に接続される。
フラッシュメモリ11には、ユーザデータおよび管理データなどを記憶するメモリアレイ21と、このメモリアレイ21に対する制御論理機能を持つロジック回路22と、このメモリアレイ21とロジック回路22からなるコア回路を動作させる電圧レベルを変換するためのON/OFF機能付きのレギュレータ23と、コントローラ12とのインターフェースを司り、コントローラ12と接続するためのON/OFF機能付きのレベルシフタなどの制御論理機能を持つI/O回路24などが備えられている。
コントローラ12には、カード全体の演算処理を司るCPUなどからなるコア回路31と、ホスト機器2とのインターフェースを司り、ホスト機器2と接続するためのON/OFF機能付きのレベルシフタなどの制御論理機能を持つI/O回路32と、フラッシュメモリ11とのインターフェースを司り、フラッシュメモリ11にアクセスするためのON/OFF機能付きのレベルシフタなどの制御論理機能を持つI/O回路33と、ホスト機器2から供給される電源電圧レベルを検出する電圧検出回路34と、コア回路31を動作させる電圧レベルを変換するためのON/OFF機能付きのレギュレータ35などが備えられている。また、このコントローラ12には、コア回路31内のレジスタ(図示せず)などに、1.8V系の第1電圧レベルと3.3V系の第2電圧レベルの両方で動作可能を示す情報を持っている。あるいは、1.8V系と3.3V系の一方に限られる場合には、その一方で動作可能を示す情報を持つことも可能である。
以上のように構成されるシステムにおいて、マルチメディアカード1には、ホスト機器2から、電源電圧として、1.8V系(1.65V〜1.95V)と3.3V系(2.7〜3.6V)の電圧が供給され、フラッシュメモリ11、コントローラ12にそれぞれ印加される。
そして、フラッシュメモリ11では、1.8V系が印加された場合にはレギュレータ23をOFFにして駆動させず、3.3V系が印加された場合にはレギュレータ23をONにして駆動させて電圧レベルを1.8V系に変換して、メモリアレイ21とロジック回路22からなるコア回路に1.8V±0.15Vを印加する。さらに、I/O回路24においても、1.8V系が印加された場合にはレベルシフタをOFFにして駆動させず、3.3V系が印加された場合にはレベルシフタをONにして駆動させて信号の振幅を1.8V系の電圧レベルに変換する。
一方、コントローラ12では、1.8V系が印加された場合、3.3V系が印加された場合にもレギュレータ35をONにして駆動させて常時電圧レベルを1.8V系に変換して、コア回路31に1.8V±0.15Vを印加する。さらに、I/O回路32においても、1.8V系が印加された場合にはレベルシフタをOFFにして駆動させず、3.3V系が印加された場合にはレベルシフタをONにして駆動させて信号の振幅を1.8V系の電圧レベルに変換する。
この際に、フラッシュメモリ11内のレギュレータ23、コントローラ12内のレギュレータ35のON/OFF、レベルシフタのON/OFFの各制御は、ホスト機器2から供給される電源電圧を電圧検出回路34で検出し、コア回路31における判定結果に基づいて制御される。たとえば、この電源電圧レベルを判定する場合、1.8V系の電圧レベルに対応する検出点A(1.25V〜1.55V)の通過判定後、3.3V系の電圧レベルに対応する検出点B(2.3V〜2.5V)の通過有無を判定し、1.8V系の電圧レベルであれば、レギュレータ23、レベルシフタを駆動させずにフラッシュメモリ11を1.8V系動作モードで動作させ、また3.3V系の電圧レベルであれば、レギュレータ23、レベルシフタを駆動させて電圧レベルを変換してフラッシュメモリ11を3.3V系動作モードで動作させる。このように、1.8V系と3.3V系との異なる2種類の電圧レベルによる動作モードで動作させることができる。
また、コントローラ12のコア回路31についても、1.8V系の電圧レベルであれば
、レベルシフタを駆動させずに1.8V系動作モードで動作させることができ、また3.3V系の電圧レベルであれば、レベルシフタを駆動させて電圧レベルを変換することで、3.3V系動作モードで動作させることができる。
次に、図2により、本実施の形態であるメモリカードを用いたシステムにおいて、パワーオンシーケンスの一例を説明する。図2は、パワーオンシーケンスの説明図を示す。なお、このシステムでは、予めホスト機器2に対して、マルチメディアカード1が動作可能な電圧範囲を知らせておく。
パワーオンシーケンスにおいて、検出点A(1.25V〜1.55V)通過後のマルチメディアカード1は、1.8V系(1.65V〜1.95V)動作モードとなる。すなわち、電圧検出回路34において1.25V〜1.55Vの範囲の電圧レベルを検出した場合(Detect_A)は、これを受けてコア回路31が1.8V系のリセットを解除し
、フラッシュメモリ11を1.65V〜1.95Vの動作保証範囲内で動作させる。なお
、この検出点Aを含む1.25V〜1.65Vの範囲において、コントローラ12の制御によりフラッシュメモリ11に対してリード動作を行い、フラッシュメモリ11の動作を確認する。
さらに、検出点B(2.7〜3.6V)通過後は、コントローラ12がフラッシュメモリ11に対して3.3V系(2.7〜3.6V)動作モードを指示し、これによってフラッシュメモリ11は3.3V系動作モードとなる。すなわち、電圧検出回路34において2.7V〜3.6Vの範囲の電圧レベルを検出した場合(Detect_B)は、これを受けてコア回路31が3.3V系のリセットを解除し、フラッシュメモリ11を2.7V〜3.6Vの動作保証範囲内で動作させる。この際に、コントローラ12に内蔵の3.3V系動作を示すレジスタ(3Vope.Reg)をセットし、動作モードをコマンドで指定する。
次に、図3〜図7により、各検出点におけるマルチメディアカードの動作を説明する。それぞれ、図3は検出点Aを通過した時、図4は検出点Bを通過した時(レベルシフタあり)、図5は検出点Bを通過した時(レベルシフタなし)、図6は検出点Bを通過後に検
出点B以下に低下した時(遷移不可能)、図7は検出点Bを通過後に検出点B以下に低下
した時(遷移可能)の説明図を示す。
図3に示すように、ホスト機器2からの供給電圧が検出点Aを通過した時は、コントローラ12のコア回路31およびフラッシュメモリ11のコア回路の動作電圧とホスト機器2からの供給電圧が同等なので、コントローラ12内のI/O回路32,33、フラッシュメモリ11内のI/O回路24のレベルシフタはOFFにして駆動させない。また、フラッシュメモリ11内のレギュレータ23もOFFにして駆動させない。すなわち、ホスト機器2から供給された電源電圧(1.8V系:1.65V〜1.95V)により、マルチメディアカード1内のコントローラ12のコア回路31、フラッシュメモリ11のコア回路をそれぞれ動作させる。かつ、ホスト機器2とマルチメディアカード1内のコントローラ12のコア回路31との間、コントローラ12のコア回路31とフラッシュメモリ11のコア回路との間の信号電圧も、1.8V系で入力および出力される。これにより、フラッシュメモリ11を1.8V系動作モードで動作させることができる。
図4に示すように、ホスト機器2からの供給電圧が検出点Bを通過した時は、コントローラ12のコア回路31およびフラッシュメモリ11のコア回路の動作電圧とホスト機器2からの供給電圧が異なるので、コントローラ12内のI/O回路32,33、フラッシュメモリ11内のI/O回路24のレベルシフタをONにして信号レベルを合わせる。すなわち、ホスト機器2とマルチメディアカード1内のコントローラ12との間のI/O回路32は3.3V系から1.8V系に降圧し、コントローラ12とフラッシュメモリ11との間のI/O回路33は1.8V系から3.3V系に昇圧し、フラッシュメモリ11のI/O回路24は3.3V系から1.8V系に降圧駆動する。かつ、コントローラ12内の3.3V系動作を示すレジスタ(3Vope.Reg)を参照して、フラッシュメモリ11に3.3V系動作コマンド(CMD)を発行することにより、レギュレータ23は3
.3V系から1.8V系に降圧する。そして、マルチメディアカード1内のコントローラ12のコア回路31、フラッシュメモリ11のコア回路を1.8V系でそれぞれ動作させる。これにより、1.8V系から3.3V系の動作モードへ自動的に遷移し、フラッシュメモリ11を3.3V系動作モードで動作させることができる。
図5に示すように、図4(コントローラ12とフラッシュメモリ11との間のI/O回路にレベルシフタがある構成)に対して、レベルシフタがない構成においては、コントローラ12とフラッシュメモリ11との間のI/O回路33,24は1.8V系のままで駆動することができる。
図6に示すように、ホスト機器2からの供給電圧が検出点Bを通過後に検出点B以下に低下した時は、ホスト機器2側の電力低下を想定し、マルチメディアカード1の動作中に3.3V系の動作から1.8V系の動作へは遷移しない仕組みを持つ。すなわち、コントローラ12内の3.3V系動作を示すレジスタ(3Vope.Reg)が“1”から“0”に変化した場合、マルチメディアカード1はインアクティブ状態に遷移する。これにより、1.8V系から3.3V系の動作モードへは自動的に遷移するが、3.3V系から1.8V系の動作モードへは遷移不可能とすることができる。
図7に示すように、図6(3.3V系動作モードから1.8V系動作モードへは遷移不可能)に対して、3.3V系で動作していたホスト機器2側が低電力モードを要求してきた場合を想定すると、マルチメディアカード1はホスト機器2からのコマンド(動作電圧モード切替コマンド)を受けて1.8V系の動作に遷移できる仕組みを持つ。その時、供給電圧が検出点B通過後に検出点B以下に低下するが、動作電圧モード切替コマンドのフラグを立て、コントローラ12内の3.3V系動作を示すレジスタ(3Vope.Reg
)が“1”から“0”に変化した場合でも、マルチメディアカード1はアクティブ状態に遷移する。その際、フラッシュメモリ11のレギュレータ23をOFFにしてフラッシュメモリ11も1.8V系の動作とする。これにより、3.3V系から1.8V系の動作モードへはホスト機器2からのコマンドを受けて遷移可能とすることができる。
次に、図8および図9により、本実施の形態において、他のメモリカードを用いたシステムの構成の一例を説明する。図8および図9は、他のメモリカードを用いたシステムの構成図を示す。
図8に示す、メモリカードを用いたシステムは、前記図1と同様にマルチメディアカードを用いたシステムとされ、前記図1に対して、フラッシュメモリ11aのI/O回路(
24)、コントローラ12aの電圧検出回路(34)を削除し、コントローラ12aのコ
ア回路31aを1.3V系で動作させるように構成した例である。
この構成においては、コントローラ12aのレギュレータ35aが基準電圧発生回路を含み、ホスト機器2から1.8V系の電圧、または3.3V系の電圧が供給された場合でも、基準電圧発生回路により発生される基準電圧に基づいて、1.8V系および3.3V系のそれぞれの供給電圧に対応して1.3V系の電圧に降圧し、コア回路31aに対して1.3V系の電圧を供給して動作させることができる。なお、コントローラ12aのI/O回路32a,33a内のレベルシフタは、1.8V系の電圧であれば駆動させず、3.3V系の電圧であれば駆動させる。
また、フラッシュメモリ11aにおいては、レギュレータ23aが電圧検出回路を含み
、この電圧検出回路によりホスト機器2から供給された電源電圧を検出し、1.8V系の電圧レベルであれば、レギュレータ23aを駆動させないことで、メモリアレイ21aとロジック回路22aからなるコア回路を1.8V系動作モードで動作させることができ、また3.3V系の電圧レベルであれば、レギュレータ23aを駆動させて電圧レベルを変換することによって3.3V系動作モードで動作させることができる。
図9に示す、メモリカードを用いたシステムは、前記図1および前記図8と同様にマルチメディアカードを用いたシステムとされ、前記図8に対して、フラッシュメモリ11bのレギュレータ(23)を削除し、このフラッシュメモリ11bにコントローラ12bのレギュレータ35bで降圧した電圧を供給して1.8V系で動作させるとともに、コントローラ12bのコア回路31bも1.8V系で動作させるように構成した例である。
この構成においては、コントローラ12bのレギュレータ35bが電圧検出回路を含み
、この電圧検出回路によりホスト機器2から供給された電源電圧を検出し、1.8V系の電圧レベルであれば、レギュレータ35bを駆動させずにコア回路31bを1.8V系動作モードで動作させ、また3.3V系の電圧レベルであれば、レギュレータ35bを駆動させて電圧レベルを変換して3.3V系動作モードで動作させることができる。なお、コントローラ12bのI/O回路32b,33b内のレベルシフタは、1.8V系の電圧であれば駆動させず、3.3V系の電圧であれば駆動させる。
また、フラッシュメモリ11bにおいては、コントローラ12bのレギュレータ35bを経由して1.8V系の電圧レベルが供給されるので、メモリアレイ21bとロジック回路22bからなるコア回路を1.8V系動作モードで動作させることができる。
次に、図10により、本発明の一実施の形態である不揮発性メモリ混載マイコンを用いたシステムの構成の一例を説明する。図10は、不揮発性メモリ混載マイコンを用いたシステムの構成図を示す。
本実施の形態である不揮発性メモリ混載マイコンを用いたシステムは、不揮発性メモリ混載マイコン6と、この不揮発性メモリ混載マイコン6に電気的に接続され、不揮発性メモリ混載マイコン6にコマンドを供給して、この不揮発性メモリ混載マイコン6の動作を制御するホスト機器7などから構成され、不揮発性メモリ混載マイコン6は前記メモリカードと同様の機能を有している。すなわち、不揮発性メモリ混載マイコン6は、各種情報を記憶するフラッシュメモリ61と、このフラッシュメモリ61に対する動作を制御するマイコン62などから構成される。
フラッシュメモリ61には、ユーザデータおよび管理データなどを記憶するメモリアレイ71と、このメモリアレイ71に対する制御論理機能を持つロジック回路72などが備えられている。このフラッシュメモリ61へは、マイコン62のレギュレータを経由して電源電圧が供給される。
マイコン62には、CPUおよびRAMなどからなるコア回路81と、ホスト機器7とのインターフェースを司り、ホスト機器7と接続するためのON/OFF機能付きのレベルシフタなどの制御論理機能を持つI/O回路82と、ホスト機器7から供給される電源電圧レベルを検出する電圧検出回路84と、コア回路81を動作させる電圧レベルを変換するためのON/OFF機能付きのレギュレータ85などが備えられている。
この構成において、不揮発性メモリ混載マイコン6に内蔵されたマイコン62が、ホスト機器7から供給される電源電圧レベルを判定する場合、1.8V系の電圧レベルに対応する検出点Aの通過判定後、3.3V系の電圧レベルに対応する検出点Bの通過有無を判定し、1.8V系の電圧レベルであれば、レギュレータ85、レベルシフタを駆動させずにフラッシュメモリ61に供給することにより、フラッシュメモリ61を1.8V系動作モードで動作させることができ、また3.3V系の電圧レベルであれば、レギュレータ85、レベルシフタを駆動させて電圧レベルを変換してフラッシュメモリ61に供給することにより、フラッシュメモリ61を3.3V系動作モードで動作させることができる。
また、この不揮発性メモリ混載マイコン6において、ホスト機器7からの供給電圧が検出点Aを通過後に検出点Bを通過した時は、1.8V系から3.3V系の動作モードへ自動的に遷移可能であり、また検出点Bを通過後に検出点B以下に低下した時は、3.3V系から1.8V系の動作モードへ自動的に遷移可能な構成となっている。
従って、本実施の形態によれば、フラッシュメモリ11,11a,11bとコントローラ12,12a,12bを搭載したマルチメディアカード1,1a,1bや、フラッシュメモリ61とマイコン62を混載した不揮発性メモリ混載マイコン6において、1.8V系と3.3V系との異なる2種類の電源仕様により動作させることができる。
また、マルチメディアカード1,1a,1bにおいては、1.8V系動作モードから3
.3V系動作モードへは自動的に遷移し、3.3V系動作モードから1.8V系動作モードへの遷移は不可能としたり、あるいはホスト機器2からのコマンドを受けて遷移可能とすることができる。
また、不揮発性メモリ混載マイコン6においては、1.8V系動作モードから3.3V系動作モードへの遷移、3.3V系動作モードから1.8V系動作モードへの遷移はどちらも自動的に可能とすることができる。
マルチメディアカードの内部レジスタとしてOCR(Operation Condition Register)と呼ばれるものがあり、そのOCRにはそのマルチメディアカードが動作可能な電圧を示す情報が含まれている。OCRの内容を表1に示す。
Figure 0004653960
このOCRはマルチメディアカードに接続されるホスト機器からも読み出しが可能とされ、OCRに含まれる動作電圧情報を取得することにより、ホスト機器はマルチメディアカードが動作可能な電圧を知ることが出来、マルチメディアカードに供給する電圧レベルを選択することが可能となる。
ホスト機器からは、例えば1.8V系の動作電圧が供給されており、マルチメディアカード内のフラッシュメモリが1.8V系の動作電圧では格納されているデータの読み出しについても動作不安定となるようなフラッシュメモリであった場合を考慮すると、OCRをフラッシュメモリに格納していた場合、このようなフラッシュメモリから読み出されたOCR情報をホスト機器に供給した場合、誤った動作電圧情報をホスト機器は取得することにもなりかねないことから、OCR情報をフラッシュメモリに格納することは適切ではない。
また、マルチメディアカード内のフラッシュメモリが1.8V系の動作電圧で動作可能か否かに応じて、OCR情報をフラッシュメモリに格納するか、他に格納するかを選択することは、マルチメディアカード内のコントローラの品種の増加を招き、製造コストの増大を招くことにもなる。
そこで、本発明者は、マルチメディアカードを2種類の電源により動作可能とすると共に、1種類の電源のみで動作可能とする場合においても、OCR情報を適切にホスト機器に供給することを検討した。
図11に、OCR情報の設定についての一実施の形態を示す。表1に示すOCRの内容のうち動作電圧を示す情報として設定を行う必要があるのは第7ビット目のみであり、他のビットについては固定となっている。そのため、第7ビットの設定のためにボンディングパットを設け、ボンディングパットが接地電源に接続されている場合は論理“0”に設定され、ボンディングパットがオープン又は動作電源に接続されている場合は論理“1”に設定され、マルチメディアカード全体として1.8V系の動作電圧で動作可能か否かを設定することが出来る。
OCRの他のビットについても、将来において設定が必要となる可能性をも考慮するのであれば、図12に示す通り、他のビットについてもボンディングパットにより設定可能としておいても良い。
更に、図13に、OCR情報の設定についての他の実施の形態を示す。本実施の形態では、第7ビット目の設定のためにヒューズを設け、該ヒューズが電気的に接続されていることで接地電源に接続され論理“0”に設定され、該ヒューズが電気的に切断されていることで動作電源に接続され論理“1”に設定され、マルチメディアカード全体として1.8V系の動作電圧で動作可能か否かを設定することが出来る。
図12と同様、図14に示すように、OCRの他のビットについてもヒューズを介して接地電源若しくは動作電源のいずれか一方に接続しておくことで、設定可能としておいても良いことは言うまでもない。また、ヒューズの構成としてレーザで切断をするレーザヒューズ等や不揮発性メモリを用いたフラッシュヒューズ等であっても良い。
また、ボンディングパットの接続電位やヒューズでの接続/切断の設定は、図示する様に動作電源にpull−upしている場合と、pull−downしている場合で異なることも言うまでもない。
このように、OCR情報の設定をボンディングパットやヒューズにより設定可能とすることで、コントローラは接続されるフラッシュメモリの動作電圧に応じて設定可能とすることが出来、コントローラの品種の増加及び管理コストの増大を低減することが可能となる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
たとえば、前記実施の形態においては、不揮発性メモリとしてフラッシュメモリを例に説明したが、EEPROMなどの不揮発性メモリなどにも適用することが可能である。
また、本発明は、前記のようにフラッシュメモリを搭載したマルチメディアカードに適用して効果的であるが、さらに他の規格のメモリカード、メモリ装置などの半導体装置全般に広く応用可能であり、特に異なる2種類の電源により動作させるメモリカードや半導体装置に良好に適用することができる。
更には、前記実施の形態では1.8V系動作モードと3.3V系動作モードの2つの動作モードについて説明をしたが、例えば1.2V系動作モードを更に有するようなメモリカードや半導体装置であっても良い。このようなメモリカードの場合、1.2V系の電源電圧が供給される場合は、レギュレータを停止させ又はスルーさせ、1.8V系又は3.3V系の電源電圧が供給される場合はレギュレータを動作させて、コア回路31等に1.2V系の電圧を供給するようにしても良い。
若しくは、昇圧用のレギュレータと降圧用のレギュレータとを有し、1.8V系の電源電圧が供給される場合は、レギュレータを停止させ又はスルーさせ、1.2V系の電源電圧が供給される場合は昇圧用レギュレータを動作させ、3.3V系の電源電圧が供給される場合は降圧用レギュレータを動作させて、コア回路31等に1.8Vの電圧を供給するようにしても良い。
また、前記実施の形態では、フラッシュメモリは3.3V系の電源電圧を1.8V系の電源電圧にレギュレータで降圧してコア回路に供給しているが、メモリアレイ21に含まれるメモリセルへの書込や消去動作時において使用する例えば10V程度の高電圧を発生させる昇圧用のレギュレータを更に有しても良い。
本発明の一実施の形態であるメモリカードを用いたシステムを示す構成図である。 本発明の一実施の形態であるメモリカードを用いたシステムにおいて、パワーオンシーケンスを示す説明図である。 本発明の一実施の形態であるメモリカードを用いたシステムにおいて、検出点Aを通過した時の動作を示す説明図である。 本発明の一実施の形態であるメモリカードを用いたシステムにおいて、検出点Bを通過した時(レベルシフタあり)の動作を示す説明図である。 本発明の一実施の形態であるメモリカードを用いたシステムにおいて、検出点Bを通過した時(レベルシフタなし)の動作を示す説明図である。 本発明の一実施の形態であるメモリカードを用いたシステムにおいて、検出点Bを通過後に検出点B以下に低下した時(遷移不可能)の動作を示す説明図である。 本発明の一実施の形態であるメモリカードを用いたシステムにおいて、検出点Bを通過後に検出点B以下に低下した時(遷移可能)の動作を示す説明図である。 本発明の一実施の形態において、他のメモリカードを用いたシステムを示す構成図である。 本発明の一実施の形態において、さらに他のメモリカードを用いたシステムを示す構成図である。 本発明の一実施の形態である不揮発性メモリ混載マイコンを用いたシステムを示す構成図である。 本発明の一実施の形態であるOCR設定をボンディングパットで行う構成図である。 本発明の一実施の形態であるOCR設定をボンディングパットで行う他の構成図である。 本発明の一実施の形態であるOCR設定をヒューズで行う構成図である。 本発明の一実施の形態であるOCR設定をヒューズで行う他の構成図である。
符号の説明
1,1a,1b マルチメディアカード
2 ホスト機器
11,11a,11b フラッシュメモリ
12,12a,12b コントローラ
21,21a,21b メモリアレイ
22,22a,22b ロジック回路
23,23a レギュレータ
24 I/O回路
31,31a,31b コア回路
32,32a,32b I/O回路
33,33a,33b I/O回路
34 電圧検出回路
35,35a,35b レギュレータ
6 不揮発性メモリ混載マイコン
7 ホスト機器
61 フラッシュメモリ
62 マイコン
71 メモリアレイ
72 ロジック回路
81 コア回路
82 I/O回路
84 電圧検出回路
85 レギュレータ

Claims (7)

  1. 不揮発性メモリと、前記不揮発性メモリに対する動作を制御する制御手段とを備え、
    前記不揮発性メモリ乃至前記制御手段の少なくともどちらか一方に、前記不揮発性メモリの動作に対応して電圧レベルを変換する変換手段を備え、
    前記不揮発性メモリを第1電圧レベルで動作させる第1動作モードと、前記不揮発性メモリを前記第1電圧レベルより高い第2電圧レベルで動作させる第2動作モードとを有し、
    前記制御手段は、供給される電源電圧レベルを判定する場合、前記第1電圧レベルに対応する第1検出点の通過判定後、前記第2電圧レベルに対応する第2検出点の通過有無を判定し、前記第1電圧レベルであれば前記変換手段を駆動させずに前記不揮発性メモリを前記第1動作モードで動作させ、前記第2電圧レベルであれば前記変換手段を駆動させて電圧レベルを変換して前記不揮発性メモリを前記第2動作モードで動作させるものであり、
    前記制御手段は、前記第1動作モードから前記第2動作モードへの遷移は自動的に行い、前記第2動作モードから前記第1動作モードへの遷移は不可能とすることを特徴とするメモリカード。
  2. 不揮発性メモリと、前記不揮発性メモリに対する動作を制御する制御手段とを備え、
    前記不揮発性メモリ乃至前記制御手段の少なくともどちらか一方に、前記不揮発性メモリの動作に対応して電圧レベルを変換する変換手段を備え、
    前記不揮発性メモリを第1電圧レベルで動作させる第1動作モードと、前記不揮発性メモリを前記第1電圧レベルより高い第2電圧レベルで動作させる第2動作モードとを有し、
    前記制御手段は、供給される電源電圧レベルを判定する場合、前記第1電圧レベルに対応する第1検出点の通過判定後、前記第2電圧レベルに対応する第2検出点の通過有無を判定し、前記第1電圧レベルであれば前記変換手段を駆動させずに前記不揮発性メモリを前記第1動作モードで動作させ、前記第2電圧レベルであれば前記変換手段を駆動させて電圧レベルを変換して前記不揮発性メモリを前記第2動作モードで動作させるものであり、
    前記制御手段は、前記第1動作モードから前記第2動作モードへの遷移は自動的に行い、前記第2動作モードから前記第1動作モードへの遷移はホスト機器からの遷移指示を受けて可能とすることを特徴とするメモリカード。
  3. 請求項1乃至請求項2のいずれかに記載のメモリカードにおいて、
    前記制御手段は、前記第1電圧レベルと前記第2電圧レベルのいずれか一方、または両方で動作可能を示す情報を持つことを特徴とするメモリカード。
  4. 請求項1乃至請求項2のいずれかに記載のメモリカードにおいて、
    前記第1電圧レベルは1.8V系であり、前記第2電圧レベルは3.3V系であることを特徴とするメモリカード。
  5. 不揮発性メモリと、前記不揮発性メモリに対する動作を制御するマイコンとを備え、
    前記マイコンに、前記不揮発性メモリの動作に対応して電圧レベルを変換する変換手段を備え、
    前記不揮発性メモリを第1電圧レベルで動作させる第1動作モードと、前記不揮発性メモリを前記第1電圧レベルより高い第2電圧レベルで動作させる第2動作モードとを有し、
    前記マイコンは、供給される電源電圧レベルを判定する場合、前記第1電圧レベルに対応する第1検出点の通過判定後、前記第2電圧レベルに対応する第2検出点の通過有無を判定し、前記第1電圧レベルであれば前記変換手段を駆動させずに前記不揮発性メモリを前記第1動作モードで動作させ、前記第2電圧レベルであれば前記変換手段を駆動させて電圧レベルを変換して前記不揮発性メモリを前記第2動作モードで動作させるものであり、
    前記マイコンは、前記第1動作モードから前記第2動作モードへの遷移、および前記第2動作モードから前記第1動作モードへの遷移は自動的に行うことを特徴とする不揮発性メモリ混載マイコン。
  6. 請求項5記載の不揮発性メモリ混載マイコンにおいて、
    前記マイコンは、前記第1電圧レベルと前記第2電圧レベルのいずれか一方、または両方で動作可能を示す情報を持つことを特徴とする不揮発性メモリ混載マイコン。
  7. 請求項5記載の不揮発性メモリ混載マイコンにおいて、
    前記第1電圧レベルは1.8V系であり、前記第2電圧レベルは3.3V系であることを特徴とする不揮発性メモリ混載マイコン。
JP2004080593A 2003-08-07 2004-03-19 メモリカードおよび不揮発性メモリ混載マイコン Expired - Fee Related JP4653960B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004080593A JP4653960B2 (ja) 2003-08-07 2004-03-19 メモリカードおよび不揮発性メモリ混載マイコン
TW093118806A TW200508981A (en) 2003-08-07 2004-06-28 Memory card and non-volatile memory consolidated microprocessor
US10/891,297 US6982919B2 (en) 2003-08-07 2004-07-15 Memory card and data processing system
CN200410054926.5A CN1581357A (zh) 2003-08-07 2004-07-21 存储卡和数据处理系统
KR1020040059146A KR20050016024A (ko) 2003-08-07 2004-07-28 메모리 카드 및 불휘발성 메모리 혼재 마이크로 컴퓨터
US11/271,957 US7161834B2 (en) 2003-08-07 2005-11-14 Memory card and data processing system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003288407 2003-08-07
JP2004080593A JP4653960B2 (ja) 2003-08-07 2004-03-19 メモリカードおよび不揮発性メモリ混載マイコン

Publications (2)

Publication Number Publication Date
JP2005071325A JP2005071325A (ja) 2005-03-17
JP4653960B2 true JP4653960B2 (ja) 2011-03-16

Family

ID=34197136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004080593A Expired - Fee Related JP4653960B2 (ja) 2003-08-07 2004-03-19 メモリカードおよび不揮発性メモリ混載マイコン

Country Status (5)

Country Link
US (2) US6982919B2 (ja)
JP (1) JP4653960B2 (ja)
KR (1) KR20050016024A (ja)
CN (1) CN1581357A (ja)
TW (1) TW200508981A (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884235B1 (ko) * 2003-12-31 2009-02-17 삼성전자주식회사 불휘발성 메모리 카드
KR100606157B1 (ko) * 2004-07-26 2006-08-01 삼성전자주식회사 파워 레벨 감지 회로를 가지는 플레시 메모리
US7864615B2 (en) * 2005-02-25 2011-01-04 Kingston Technology Corporation Flash memory controller utilizing multiple voltages and a method of use
WO2006117966A1 (ja) * 2005-04-27 2006-11-09 Matsushita Electric Industrial Co., Ltd. カード型電子装置及びホスト装置
TWI319160B (en) * 2005-07-11 2010-01-01 Via Tech Inc Memory card capable of supporting various voltage supply and control chip and method of supporting voltage thereof
KR100703885B1 (ko) 2005-07-18 2007-04-06 삼성전자주식회사 외부 공급 전압으로부터 적응적으로 내부 전압을 발생하는장치 및 그 방법
TW200723289A (en) * 2005-12-09 2007-06-16 A Data Technology Co Ltd Non-volatile memory storage device and controller thereof
US7702935B2 (en) * 2006-01-25 2010-04-20 Apple Inc. Reporting flash memory operating voltages
US20070174641A1 (en) * 2006-01-25 2007-07-26 Cornwell Michael J Adjusting power supplies for data storage devices
US7861122B2 (en) * 2006-01-27 2010-12-28 Apple Inc. Monitoring health of non-volatile memory
KR101177555B1 (ko) * 2006-02-01 2012-08-27 삼성전자주식회사 메모리 카드, 메모리 카드의 데이터 구동 방법, 그리고메모리 카드 시스템
TWI301276B (en) * 2006-06-16 2008-09-21 A Data Technology Co Ltd Non-volatile storage apparatus and method for controlling the same
US7516293B2 (en) * 2006-09-08 2009-04-07 International Business Machines Corporation Increased performance using mixed memory types
JP4851962B2 (ja) * 2007-02-28 2012-01-11 株式会社東芝 メモリシステム
US7913032B1 (en) 2007-04-25 2011-03-22 Apple Inc. Initiating memory wear leveling
US20080288712A1 (en) 2007-04-25 2008-11-20 Cornwell Michael J Accessing metadata with an external host
JP2009053970A (ja) * 2007-08-28 2009-03-12 Toshiba Corp 半導体装置
EP2249227B1 (en) * 2008-02-29 2015-05-27 Panasonic Corporation Interface device for host device, interface device for slave device, host device, slave device, communication system and interace voltage switching method
JP5106219B2 (ja) * 2008-03-19 2012-12-26 株式会社東芝 メモリデバイス、ホストデバイス、メモリシステム、メモリデバイスの制御方法、ホストデバイスの制御方法、およびメモリシステムの制御方法
US20100262979A1 (en) * 2009-04-08 2010-10-14 Google Inc. Circular command queues for communication between a host and a data storage device
US20100287217A1 (en) * 2009-04-08 2010-11-11 Google Inc. Host control of background garbage collection in a data storage device
US8566507B2 (en) * 2009-04-08 2013-10-22 Google Inc. Data storage device capable of recognizing and controlling multiple types of memory chips
US8433845B2 (en) * 2009-04-08 2013-04-30 Google Inc. Data storage device which serializes memory device ready/busy signals
JP5789759B2 (ja) * 2010-03-16 2015-10-07 パナソニックIpマネジメント株式会社 情報処理装置、不揮発性記憶装置、情報処理システム及び不揮発性メモリコントローラ
US20130227197A1 (en) * 2012-02-29 2013-08-29 Sandisk Technologies Inc. Multiple pre-driver logic for io high speed interfaces
CN103869885A (zh) * 2012-12-18 2014-06-18 鸿富锦精密工业(深圳)有限公司 扩展卡及支持所述扩展卡的主板
CN104035827A (zh) * 2013-03-08 2014-09-10 鸿富锦精密工业(深圳)有限公司 电子装置
US9042172B2 (en) * 2013-05-02 2015-05-26 Windbond Electronics Corporation Flash memory having dual supply operation
US9483096B2 (en) * 2013-12-06 2016-11-01 Sandisk Technologies Llc Host interface of a memory device supplied with regulated or non-regulated power based on operating mode of the memory device
TWI529721B (zh) * 2014-05-06 2016-04-11 群聯電子股份有限公司 記憶體儲存裝置、記憶體控制電路單元及電源供應方法
JP6413077B2 (ja) * 2014-10-10 2018-10-31 パナソニックIpマネジメント株式会社 ホスト装置、スレーブ装置、インターフェイス半導体装置及びリムーバブルシステム
JP6620313B2 (ja) * 2016-01-06 2019-12-18 パナソニックIpマネジメント株式会社 ホスト装置、スレーブ装置及びリムーバブルシステム
US9817601B1 (en) * 2016-07-07 2017-11-14 Nxp Usa, Inc. Method and apparatus for determining feasibility of memory operating condition change using different back bias voltages
US10061378B2 (en) * 2016-07-29 2018-08-28 Sandisk Technologies Llc System and method for adjusting device performance based on sensed host current sourcing capability
CN109284808A (zh) * 2018-09-13 2019-01-29 深圳市江波龙电子股份有限公司 一种多媒体存储卡以及移动电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333103A (ja) * 1993-03-23 1994-12-02 Seiko Epson Corp Icカード
JP2000250665A (ja) * 1999-02-26 2000-09-14 Hitachi Ltd 半導体集積回路及びメモリカード

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US202383A (en) * 1878-04-16 Improvement in riding corn-cultivators
JP3222243B2 (ja) * 1993-01-25 2001-10-22 株式会社日立製作所 半導体記憶装置とそれを用いた情報処理システム
JPH09231339A (ja) 1996-02-27 1997-09-05 Mitsubishi Electric Corp メモリカード
US5909449A (en) * 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
JP4229482B2 (ja) * 1997-10-24 2009-02-25 株式会社ルネサステクノロジ フラッシュメモリ内蔵マイクロコンピュータ
JP4082913B2 (ja) * 2002-02-07 2008-04-30 株式会社ルネサステクノロジ メモリシステム
TW595786U (en) * 2003-06-11 2004-06-21 C One Technology Corp Micro electronic card with a plurality of different communication interfaces

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333103A (ja) * 1993-03-23 1994-12-02 Seiko Epson Corp Icカード
JP2000250665A (ja) * 1999-02-26 2000-09-14 Hitachi Ltd 半導体集積回路及びメモリカード

Also Published As

Publication number Publication date
KR20050016024A (ko) 2005-02-21
US20050041509A1 (en) 2005-02-24
TW200508981A (en) 2005-03-01
US7161834B2 (en) 2007-01-09
TWI336052B (ja) 2011-01-11
CN1581357A (zh) 2005-02-16
US20060062052A1 (en) 2006-03-23
JP2005071325A (ja) 2005-03-17
US6982919B2 (en) 2006-01-03

Similar Documents

Publication Publication Date Title
JP4653960B2 (ja) メモリカードおよび不揮発性メモリ混載マイコン
US10460775B2 (en) Asynchronous/synchronous interface
US7092308B2 (en) Portable data storage apparatus
JP4734243B2 (ja) 多段階電圧の記憶システム用のバイパスを有する電圧調整器
US7366019B2 (en) Nonvolatile memory
JP4488800B2 (ja) 半導体集積回路装置
KR101780421B1 (ko) 비휘발성 메모리 장치, 그것의 워드라인 전압 발생 방법, 프로그램 방법 및 읽기 방법, 그리고 그것을 포함하는 메모리 시스템 및 전자 장치
EP1513070B1 (en) System having insertable and removable storage and a control method thereof
JP2010518544A (ja) 多数の外部電力供給部を有する不揮発性半導体メモリ
US6798709B2 (en) Memory device having dual power ports and memory system including the same
US8493795B2 (en) Voltage stabilization device and semiconductor device including the same, and voltage generation method
US20080046640A1 (en) Memory system with reduced standby current
KR100746246B1 (ko) 전원 선택 스위치를 가지는 메모리 카드 및 그것의 동작방법
JP5141005B2 (ja) 半導体メモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100408

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101220

R150 Certificate of patent or registration of utility model

Ref document number: 4653960

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees