KR100606157B1 - 파워 레벨 감지 회로를 가지는 플레시 메모리 - Google Patents

파워 레벨 감지 회로를 가지는 플레시 메모리 Download PDF

Info

Publication number
KR100606157B1
KR100606157B1 KR1020040058172A KR20040058172A KR100606157B1 KR 100606157 B1 KR100606157 B1 KR 100606157B1 KR 1020040058172 A KR1020040058172 A KR 1020040058172A KR 20040058172 A KR20040058172 A KR 20040058172A KR 100606157 B1 KR100606157 B1 KR 100606157B1
Authority
KR
South Korea
Prior art keywords
power supply
pad
power
unit
disposed
Prior art date
Application number
KR1020040058172A
Other languages
English (en)
Other versions
KR20060009546A (ko
Inventor
이정우
이준
이형우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040058172A priority Critical patent/KR100606157B1/ko
Priority to US11/020,900 priority patent/US7221590B2/en
Priority to JP2004378129A priority patent/JP2006041464A/ja
Priority to DE102005035518.8A priority patent/DE102005035518B4/de
Publication of KR20060009546A publication Critical patent/KR20060009546A/ko
Application granted granted Critical
Publication of KR100606157B1 publication Critical patent/KR100606157B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Abstract

제1 전원 공급 패드 및 제2 전원 공급 패드에 근접한 파워 레벨 감지 회로를 가지는 플레시 메모리가 개시된다. 플레시 메모리에 전원이 공급되고, 공급되는 전원 전압을 감지하는 파워 레벨 감지 회로는 제1 전원 공급 패드 및 제2 전원 공급 패드와 전원 공급 라인을 통해 연결된다. 제1 전원 공급 패드 및 제2 전원 공급 패드가 구비된 소정의 패드부에 파워 레벨 감지 회로를 배치하여 전원 공급 라인의 길이를 최소화한다. 전원 공급 라인의 최소화에 의해 파워 노이즈는 감소된다.

Description

파워 레벨 감지 회로를 가지는 플레시 메모리{Flash Memory of having Power Level Detecting Circuit}
도 1은 종래 기술에 따른 파워 레벨 감지 회로를 가지는 플레시 메모리를 도시한 배치도이다.
도 2는 본 발명의 제1 실시예에 따른 플레시 메모리를 도시한 배치도이다.
도 3은 본 발명의 제2 실시예에 따른 플레시 메모리를 도시한 다른 배치도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100, 200, 300 : 메모리 셀 어레이부
120, 220, 320 : 주 회로 영역 240 : 패드부
160, 360 : 파워 패드부 125, 246, 366 : 파워 레벨 감지 회로
162, 242, 362 : 제1 전원 공급 패드
164, 244, 364 : 제2 전원 공급 패드
본 발명은 플레시 메모리에 관한 것으로 더욱 상세하게는 플레시 메모리의 파워 레벨을 감지하는 파워 레벨 감지 회로(Power Level Detection Circuit)의 배치에 관한 것이다.
플레시 메모리의 파워 레벨 감지 회로는 내부 공급 전압 VDD가 소정의 레벨 이상으로 상승할 경우, 상승된 VDD 레벨을 감지하고, 플레시 메모리를 초기화하는 역할을 수행한다. 즉, VDD가 소정의 전압 레벨 이상으로 상승하는 경우, 특정 신호들이 생성되고, 생성된 신호들에 의해 플레시 메모리는 초기화된다. 이는 플레시 메모리에 최초로 전력을 공급하는 경우에 발생하는 일반적인 동작이다. 플레시 메모리의 초기화는 플레시 메모리에 대한 제품 정보를 외부에서 인식할 수 있도록 특정 신호들을 플레시 메모리에 인가하고, 플레시 메모리로부터 응답 신호를 수신하여 플레시 메모리에 대한 제품 정보가 인식되는 것을 지칭한다.
도 1은 종래 기술에 따른 파워 레벨 감지 회로를 가지는 플레시 메모리를 도시한 배치도이다.
도 1을 참조하면, 종래 기술에 따른 플레시 메모리는 메모리 셀 어레이부(100), 주 회로 영역(120), 입/출력 패드부(140) 및 파워 패드부(160)를 가진다.
상기 메모리 셀 어레이부(100)는 다수의 메모리 셀들이 배치된다. 다수의 메모리 셀에 데이터가 저장되기 위해, 플로팅 게이트 구조를 가지는 메모리 셀에 대한 소거 동작 및 프로그래밍 동작이 수행되어야 한다. 또한 소정의 레벨이 메모리 셀의 제어 게이트에 인가됨을 통해 저장된 데이터의 읽기 동작이 수행된다. 상기 도 1에서 메모리 셀 어레이부(100)는 플레시 메모리의 중심부에 위치하며, 플레시 메모리가 가지는 면적의 다수를 차지한다.
상기 메모리 셀 어레이부(100)의 주변영역에는 주 회로 영역(120)이 위치한다. 상기 주 회로 영역(120)은 메모리 셀의 동작을 제어하기 위한 다수의 회로들이 배치된다. 주 회로 영역(120) 내에는 파워 레벨 감지 회로가 위치한다.
입/출력 패드부(140)는 메모리 셀 어레이부(100)의 일측면에 위치하며, 주 회로 영역(120)에 근접하여 배치된다. 입/출력 패드부(140)는 다수의 입/출력 패드들을 가지며, 입/출력 패드들을 통해 데이터의 입/출력, 커맨드의 입력 또는 어드레스의 입력이 이루어진다.
상기 메모리 셀 어레이부(100)의 타측면에는 파워 패드부(160)가 배치된다. 즉, 파워 패드부(160)는 주 회로 영역(120) 및 입/출력 패드부(140)와 대향에 위치한다. 또한, 파워 패드부(160)는 다수의 파워 패드들을 가진다. VDD 패드(162) 및 제2 전원 공급 패드(164)는 파워 패드부(160)내에 배치된다.
상술한 종래 기술에 따른 파워 레벨 감지 회로는 파워 패드부와 소정의 이격된 거리를 가지는 주 회로 영역에 위치함을 알 수 있다. 즉, 파워 레벨 감지 회로는 VDD 패드(162) 및 제2 전원 공급 패드(164) 사이는 소정의 이격된 거리를 가진다. 파워 레벨 감지 회로의 동작이 발생하기 위해 상기 파워 레벨 감지 회로와 파워 패드부의 전원 공급 패드들 사이는 전원 공급 라인으로 연결되어야 한다. 전원 공급 라인이 길어지는 경우에는 파워 패드부로부터 파워 레벨 감지 회로로 인가되는 파워 레벨이 파워 노이즈의 영향을 받게된다. 파워 노이즈는 파워 레벨이 소망하는 레벨 이상으로 상승하거나 하강하는 원인이 된다. 또한, 상기 파워 노이즈는 특정의 회로들이 동작하는 경우, 전원 공급 라인이 특정 회로들의 동작에 영향을 받는데 주로 기인한다.
상기 전원 공급 라인이 파워 노이즈의 영향을 받는 경우, 파워 레벨 감지 회로에 인가되는 전원 전압은 안정된 값을 가지지 않고, 짧은 시간 동안 레벨이 급격하게 변하게 된다. 특히, 전원 전압의 레벨이 소정의 레벨 이하로 급격히 하강한 다음, 급격히 상승하게 되면, 상기 파워 레벨 감지 회로는 플레시 메모리를 초기화하는 오동작을 일으키게 된다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 전원 공급 라인의 길이를 최소화하고, 파워 노이즈의 영향을 최소화할 수 있는 파워레벨 감지회로를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명은, 데이터를 저장하기 위한 메모리 셀 어레이부; 상기 메모리 셀 어레이부의 제1 주변영역에 배치되고 상기 메모리 셀 어레이부의 동작을 제어하기 위한 주 회로 부; 및 상기 메모리 셀 어레이의 제2 주변영역에 배치되고 다수의 입/출력 패드들, 제1 전원 공급 패드, 제2 전원 공급 패드 및 상기 제1 전원 공급 패드와 상기 제2 전원 공급 패드에 전원 공급 라인으로 연결되어 공급되는 전원전압을 감지하는 파워 레벨 감지 회로를 가지는 파워 패드부를 포함하는 플레시 메모리를 제공한다.
또한, 본 발명의 목적은, 데이터를 저장하기 위한 메모리 셀 어레이부; 상기 메모리 셀 어레이부의 제1 주변영역에 배치되고 상기 메모리 셀 어레이부의 동작을 제어하기 위한 주 회로 부; 상기 메모리 셀 어레이부의 제2 주변영역에 배치되고 상기 메모리 셀 어레이부의 입/출력 신호를 송수신하기 위한 입/출력 패드부; 및 상기 메모리 셀 어레이부의 제3 주변영역에 배치되고 제1 전원 공급 패드, 제2 전원 공급 패드 및 상기 제1 전원 공급 패드와 상기 제2 전원 공급 패드에 전원 공급 라인으로 연결되어 공급되는 전원전압을 감지하는 파워레벨 감지회로를 파워 패드부를 포함하는 플레시 메모리의 제공을 통해서도 달성될 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
실시예 1
도 2는 본 발명의 제1 실시예에 따른 플레시 메모리를 도시한 배치도이다.
도 2를 참조하면, 상기 플레시 메모리는 메모리 셀 어레이부(200), 주 회로 부(220) 및 파워패드부(240)를 가진다.
상기 메모리 셀 어레이부(200)는 다수의 블록들(미도시)로 구성되며, 각각의 블록은 다수의 페이지들(미도시)로 이루어진다. 블록들의 수는 플레시 메모리의 저장 용량에 따라 변경될 수 있다.
또한, 주 회로 부(220)는 상기 메모리 셀 어레이부(200)로부터 소정의 거리를 가지고 제1 주변영역에 배치된다. 상기 주 회로 부(220)는 메모리 셀 어레이부의 동작을 제어하는 역할을 수행한다.
파워패드부(240)는 다수의 패드들을 가지며, 메모리 셀 어레이부로부터 제2 주변영역에 배치된다. 상기 파워패드부(240)는 다수의 입/출력 패드들, 제1 전원 공급 패드(예를 들어, VDD 패드)(242) 및 제2 전원 공급 패드(예를 들어, VSS 패드)(244)를 가진다. 입/출력 패드들을 통해 어드레스 신호, 데이터 신호 및 제어 신호가 플레시 메모리로 입력되거나, 데이터 신호가 메모리로부터 출력된다.
또한, 상기 파워패드부(240)의 제1 전원 공급 패드(242) 및 제2 전원 공급 패드(244) 사이에는 파워 레벨 감지 회로(246)가 배치된다. 상기 도 2에서 제1 전원 공급 패드(242)가 파워 레벨 감지 회로(246) 상단에 위치하고, 제2 전원 공급 패드(244)는 파워 레벨 감지 회로(246) 하단에 위치하는 것으로 도시되었으나, 제1 전원 공급 패드(242)는 파워 레벨 감지 회로(246) 하단에 위치하고, 제2 전원 공급 패드(244)가 파워 레벨 감지 회로(246) 상단에 위치할 수도 있다. 또한, 상기 제1 전원 공급(246) 및 제2 전원 공급 패드(244) 사이에 적어도 하나의 패드가 배치될 수도 있다.
또한, 상기 파워패드부(240)의 제1 전원 공급 패드(242) 및 제2 전원 공급 패드(244) 상단 또는 하단에 파워 레벨 감지 회로(246)가 배치될 수도 있다. 즉, 파워패드부(240)내에 제1 전원 공급 패드(242)와 제2 전원 공급 패드(244)가 서로 소정의 이격 거리를 가지고 위치하며, 제1 전원 공급 패드(242) 및 제2 전원 공급 패드(244)의 상단에 파워 레벨 감지 회로(246)가 배치될 수 있으며, 제1 전원 공급 패드(242) 및 제2 전원 공급 패드(244)의 하단에 파워 레벨 감지 회로(246)가 배치될 수도 있다. 상기 제1 전원 공급 패드(242)와 제2 전원 공급 패드(244) 사이에는 적어도 하나의 패드가 배치될 수 있으며, 상기 파워 레벨 감지 회로(246)와 제1 전원 공급 패드(242) 사이 또는 파워 레벨 감지 회로(246)와 제2 전원 공급 패드(242) 사이에는 적어도 하나의 패드가 배치될 수 있다.
상기 파워패드부(240) 및 주 회로 부(220)은 메모리 셀 어레이부(200)를 중심으로 상하좌우 소정의 위치에 배치될 수 있다. 다만, 파워패드부(240)와 주 회로 부(220)은 서로 다른 주변영역에 배치된다. 즉, 파워패드부(240)가 메모리 셀 어레이부(200)의 일측부에 배치되는 경우, 상기 주 회로 영역(220)은 메모리 셀 어레이부(200)의 상단 또는 하단에 배치되거나, 파워패드부(240)에 대향으로 배치된다.
상술한 바에 따르면, 파워패드부(240)에 파워 레벨 감지 회로(246)가 배치되고, 파워 레벨 감지 회로(246)와 근접한 위치에 제1 전원 공급 패드(242)와 제2 전원 공급 패드(244)가 배치된다. 따라서, 주 회로 부(220)에 파워 레벨 감지 회로가 배치되는 경우보다 전원 공급 라인의 길이는 감소되어 파워 노이즈의 영향이 최소화될 수 있다.
실시예 2
도 3은 본 발명의 제2 실시예에 따른 플레시 메모리를 도시한 다른 배치도이다.
도 3을 참조하면, 상기 플레시 메모리는 메모리 셀 어레이부(300), 주 회로 부(320), 입/출력 패드부(340) 및 파워 패드부(360)를 가진다.
메모리 셀 어레이부(300)는 다수의 블록들(미도시)로 구성되며, 각각의 블록은 다수의 페이지들(미도시)로 이루어진다. 또한, 상기 메모리 셀 어레이부에서는 데이터의 쓰기 동작 또는 데이터의 읽기 동작이 일어난다.
또한, 주 회로 부(320)는 상기 메모리 셀 어레이부(300)로부터 소정의 거리를 가지고 제1 주변영역에 배치된다. 상기 주 회로 부(320)는 메모리 셀 어레이부(300)의 동작을 제어하는 역할을 수행한다.
입/출력 패드부(340)는 다수의 입/출력 패드들을 가지며, 메모리 셀 어레이부의 제2 주변영역에 배치된다. 상기 입/출력 패드부(340)는 다수의 입/출력 패드들을 통해 어드레스 및 데이터를 입력받고 적어도 하나의 제어 신호를 입력받는다. 또한, 입/출력 패드들을 통해 소정의 어드레스에 상응하는 셀에 저장된 데이터는 플레시 메모리 외부로 출력된다.
파워 패드부(360)는 제1 전원 공급 패드(362) 및 제2 전원 공급 패드(364)를 가진다. 또한, 상기 파워 패드부(360)의 제1 전원 공급 패드(362) 및 제2 전원 공급 패드(364) 사이에는 파워 레벨 감지 회로(366)가 배치된다. 상기 도 3에서 제1 전원 공급 패드(362)가 파워 레벨 감지 회로(366) 상단에 위치하고, 제2 전원 공급 패드(364)는 파워 레벨 감지 회로(366) 하단에 위치하는 것으로 도시되었으나, 제1 전원 공급 패드(362)는 파워 레벨 감지 회로(366) 하단에 위치하고, 제2 전원 공급 패드(364)가 파워 레벨 감지 회로(366) 상단에 위치할 수도 있다. 또한, 상기 제1 전원 공급(362) 및 제2 전원 공급 패드(364) 사이에 적어도 하나의 패드가 개재될 수도 있다.
또한, 상기 파워 패드부(360)의 제1 전원 공급 패드(362) 및 제2 전원 공급 패드(364) 상단 또는 하단에 파워 레벨 감지 회로(366)가 배치될 수도 있다. 즉, 파워 패드부(360)내에 제1 전원 공급 패드(362)와 제2 전원 공급 패드(364)가 서로 소정의 이격 거리를 가지고 위치하며, 제1 전원 공급 패드(362) 및 제2 전원 공급 패드(364)의 상단에 파워 레벨 감지 회로(366)가 배치될 수 있으며, 제1 전원 공급 패드(362) 및 제2 전원 공급 패드(364)의 하단에 파워 레벨 감지 회로(366)가 배치될 수도 있다. 상기 제1 전원 공급 패드(362)와 제2 전원 공급 패드(364) 사이에는 적어도 하나의 패드가 배치될 수 있으며, 상기 파워 레벨 감지 회로(366)와 제1 전원 공급 패드(362) 사이 또는 파워 레벨 감지 회로(366)와 제2 전원 공급 패드(364) 사이에는 적어도 하나의 패드가 개재될 수 있다.
상기 파워 패드부(360) 및 주 회로 부(320)는 메모리 셀 어레이부(300)를 중심으로 상하좌우 소정의 위치에 배치될 수 있다. 다만, 파워 패드부(360)와 주 회로 부(320)는 서로 다른 주변 영역에 배치된다. 즉, 파워 패드부(360)가 메모리 셀 어레이부(300)의 일측부에 배치되는 경우, 상기 주 회로 부(320)는 메모리 셀 어레이부(300)의 상단 또는 하단에 배치되거나, 파워 패드부(360)에 대향으로 배치된다.
또한, 상기 입/출력 패드부(340)는 메모리 셀 어레이부(300)를 중심으로 상하좌우 임의의 위치에 배치된다. 따라서, 상기 도 3에서 입/출력 패드부(340)는 메모리 셀 어레이부(300)를 중심으로 우측면에 배치되고, 메모리 셀 어레이부(300)와 입/출력 패드부(340) 사이에 주 회로 부(320)이 배치되는 것으로 도시되었으나, 본 발명의 기술적 사상은 입/출력 패드부(340)의 위치에 대해 특별한 한정을 두지 아니한다. 즉, 상기 입/출력 패드부(340)는 메모리 셀 어레이부(300)로부터 좌측, 우측, 상단 또는 하단에 배치될 수 있다.
상술한 바에 따르면, 파워 패드부에 파워 레벨 감지 회로가 배치되고, 파워 레벨 감지 회로와 근접한 위치에 제1 전원 공급 패드와 제2 전원 공급 패드가 배치된다. 따라서, 주 회로 부에 파워 레벨 감지 회로가 배치되는 경우보다 전원 공급 라인의 길이는 감소되어 파워 노이즈의 영향이 최소화될 수 있다.
상기와 같은 본 발명에 따르면, 제1 전원 공급 패드, 제2 전원 공급 패드 및 파우 레벨 감지 회로를 동일한 영역에 배치하여 전원 공급 라인의 길이를 최소화한다. 최소화된 전원 공급 라인의 길이에 의해 파워 노이즈의 영향은 최소화된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 데이터를 저장하기 위한 메모리 셀 어레이부;
    상기 메모리 셀 어레이부의 제1 주변영역에 배치되고 상기 메모리 셀 어레이부의 동작을 제어하기 위한 주 회로 부; 및
    상기 메모리 셀 어레이부의 제2 주변영역에 배치되고 다수의 입/출력 패드들, 제1 전원 공급 패드, 제2 전원 공급 패드 및 상기 제1 전원 공급 패드와 상기 제2 전원 공급 패드에 전원 공급 라인으로 연결되어 공급되는 전원전압을 감지하는 파워 레벨 감지 회로를 가지는 파워패드부를 포함하는 플레시 메모리.
  2. 제1항에 있어서, 상기 주 회로 부가 배치되는 제1 주변영역 및 상기 파워패드부가 배치되는 제2 주변영역은, 상기 메모리 셀 어레이부를 중심으로 서로 다른 주변영역에 배치되는 것을 특징으로 하는 플레시 메모리.
  3. 제2항에 있어서, 상기 제1 주변영역 및 상기 제2 주변영역은 상기 메모리 셀 어레이부를 중심으로 서로 대향인 것을 특징으로 하는 플레시 메모리.
  4. 제3항에 있어서, 상기 파워 레벨 감지 회로는, 상기 제1 전원 공급 패드 및 상기 제2 전원 공급 패드 사이에 배치되는 것을 특징으로 하는 플레시 메모리.
  5. 제3항에 있어서, 상기 제1 전원 공급 패드는 상기 파워 레벨 감지 회로 및 상기 제2 전원 공급 패드사이에 배치되는 것을 특징으로 하는 플레시 메모리.
  6. 데이터를 저장하기 위한 메모리 셀 어레이부;
    상기 메모리 셀 어레이부의 제1 주변영역에 배치되고 상기 메모리 셀 어레이부의 동작을 제어하기 위한 주 회로 부;
    상기 메모리 셀 어레이부의 제2 주변영역에 배치되고 상기 메모리 셀 어레이부의 입/출력 신호를 송수신하기 위한 입/출력 패드부; 및
    상기 메모리 셀 어레이부의 제3 주변영역에 배치되고 제1 전원 공급 패드, 제2 전원 공급 패드 및 상기 제1 전원 공급 패드와 상기 제2 전원 공급 패드에 전원 공급 라인으로 연결되어 공급되는 전원전압을 감지하는 파워 레벨 감지 회로를 가지는 파워 패드부를 포함하는 플레시 메모리.
  7. 제6항에 있어서, 상기 주 회로 부가 배치되는 제1 주변영역 및 상기 파워 패드부가 배치되는 제3 주변영역은 상기 메모리 셀 어레이부를 중심으로 서로 다른 주변영역에 배치되는 것을 특징으로 하는 플레시 메모리.
  8. 제7항에 있어서, 상기 제1 주변영역 및 상기 제3 주변영역은 상기 메모리 셀 어레이부를 중심으로 서로 대향인 것을 특징으로 하는 플레시 메모리.
  9. 제8항에 있어서, 상기 파워 레벨 감지 회로는, 상기 제1 전원 공급 패드 및 제2 전원 공급 패드 사이에 배치되는 것을 특징으로 하는 플레시 메모리.
  10. 제8항에 있어서, 상기 제1 전원 공급 패드는 상기 파워 레벨 감지 회로 및 제2 전원 공급 패드 사이에 배치되는 것을 특징으로 하는 플레시 메모리.
KR1020040058172A 2004-07-26 2004-07-26 파워 레벨 감지 회로를 가지는 플레시 메모리 KR100606157B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040058172A KR100606157B1 (ko) 2004-07-26 2004-07-26 파워 레벨 감지 회로를 가지는 플레시 메모리
US11/020,900 US7221590B2 (en) 2004-07-26 2004-12-23 Flash memory devices having power level detection circuits
JP2004378129A JP2006041464A (ja) 2004-07-26 2004-12-27 パワーレベル感知回路を有するフラッシュメモリ
DE102005035518.8A DE102005035518B4 (de) 2004-07-26 2005-07-26 Flashspeicherbauelement mit Leistungsversorgungs-Kontaktstelleneinheit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040058172A KR100606157B1 (ko) 2004-07-26 2004-07-26 파워 레벨 감지 회로를 가지는 플레시 메모리

Publications (2)

Publication Number Publication Date
KR20060009546A KR20060009546A (ko) 2006-02-01
KR100606157B1 true KR100606157B1 (ko) 2006-08-01

Family

ID=35656947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040058172A KR100606157B1 (ko) 2004-07-26 2004-07-26 파워 레벨 감지 회로를 가지는 플레시 메모리

Country Status (4)

Country Link
US (1) US7221590B2 (ko)
JP (1) JP2006041464A (ko)
KR (1) KR100606157B1 (ko)
DE (1) DE102005035518B4 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101274112B1 (ko) * 2009-09-15 2013-06-13 한국전자통신연구원 영상 부호화 장치
US10061378B2 (en) 2016-07-29 2018-08-28 Sandisk Technologies Llc System and method for adjusting device performance based on sensed host current sourcing capability

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3212396B2 (ja) * 1993-01-14 2001-09-25 富士通株式会社 不揮発性半導体記憶装置
JPH0729386A (ja) * 1993-07-13 1995-01-31 Hitachi Ltd フラッシュメモリ及びマイクロコンピュータ
JP3434398B2 (ja) * 1995-11-28 2003-08-04 三菱電機株式会社 半導体装置
KR980011497A (ko) 1996-07-06 1998-04-30 김광호 고속동작 불휘발성 반도체 메모리 장치(a high-speed action NAND flash memory apparatus)
US5930168A (en) * 1998-03-20 1999-07-27 Micron Technology, Inc. Flash memory with adjustable write operation timing
JP3592929B2 (ja) * 1998-04-21 2004-11-24 日本電信電話株式会社 自己破壊型半導体装置
KR100395770B1 (ko) * 2001-05-23 2003-08-21 삼성전자주식회사 시스템의 부트-업 메모리로서 사용 가능한 불휘발성플래시 메모리 장치 및 그의 동작 방법
KR100420125B1 (ko) * 2002-02-02 2004-03-02 삼성전자주식회사 비휘발성 반도체 메모리 장치와 그것의 파워-업 독출 방법
JP4257214B2 (ja) * 2002-02-28 2009-04-22 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP2004103153A (ja) * 2002-09-11 2004-04-02 Seiko Epson Corp 不揮発性半導体記憶装置の電圧発生回路
JP4653960B2 (ja) * 2003-08-07 2011-03-16 ルネサスエレクトロニクス株式会社 メモリカードおよび不揮発性メモリ混載マイコン

Also Published As

Publication number Publication date
US20060018155A1 (en) 2006-01-26
DE102005035518A1 (de) 2006-03-23
KR20060009546A (ko) 2006-02-01
JP2006041464A (ja) 2006-02-09
DE102005035518B4 (de) 2015-09-03
US7221590B2 (en) 2007-05-22

Similar Documents

Publication Publication Date Title
US8482989B2 (en) Semiconductor device including fuse array and method of operation the same
KR101496593B1 (ko) 라인 종단 방법 및 장치
US8094478B2 (en) Nonvolatile memory device having a plurality of memory blocks
CN101681672B (zh) 具有本地列选择线的存储器架构
US20070159907A1 (en) Multi-chip package reducing peak power-up current
US20060146590A1 (en) Semiconductor memory
US10438681B2 (en) Test structures and test pads in scribe lane of semiconductor integrated circuit
US6940758B2 (en) Flash memory device with stable source line regardless of bit line coupling and loading effect
KR940022845A (ko) 반도체 메모리 및 용장 어드레스 기입방법
JP2020102286A (ja) 半導体記憶装置
US9064591B2 (en) Semiconductor device with OTP memory cell
US7151710B2 (en) Semiconductor memory device with data input/output organization in multiples of nine bits
KR100490084B1 (ko) 효율적인 리던던시 구제율을 갖는 반도체 메모리 장치
US11056155B1 (en) Nonvolatile memory devices, systems and methods with switching charge pump architectures
US7848170B2 (en) Nonvolatile semiconductor memory
KR19980071692A (ko) 반도체 기억 장치
US6426901B2 (en) Logic consolidated semiconductor memory device having memory circuit and logic circuit integrated in the same chip
KR100606157B1 (ko) 파워 레벨 감지 회로를 가지는 플레시 메모리
US6201727B1 (en) Nonvolatile ferroelectric random access memory device with segmented plate line scheme and a method for driving a plate line segment therein
US11158375B2 (en) Semiconductor storage device
KR20010090564A (ko) 반도체 메모리 장치
US20050157548A1 (en) Nonvolatile semiconductor storage device
KR100735527B1 (ko) 2개의 패드 행을 포함하는 반도체 메모리 장치
KR100596821B1 (ko) 멀티 프로세서 기능을 지원하는 메모리 장치
KR100857743B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 13