KR980011497A

KR980011497A - 고속동작 불휘발성 반도체 메모리 장치(a high-speed action NAND flash memory apparatus)

Info

Publication number: KR980011497A
Application number: KR1019960027389A
Authority: KR
Inventors: 권석천; 최영준
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-07-06
Filing date: 1996-07-06
Publication date: 1998-04-30

Abstract

본 발명은 전원전압인가시 별도의 어드레스신호 및 클럭신호를 인가하지 않고 곧바로 데이터의 독출을 수행하는 고속동작 불휘발성 반도체메모리 장치에 관한 것으로, 메모리셀어레이와, 상기 메모리셀어레이의 지정된 어드레스 데이터의 리드오퍼레이션을 수행하는 리드펄스체인과, 그리고 상기 리드펄스체인에 의해 상기 메모리 셀어레이로부터 판독된 데이터가 소정의 시간동안 저장되는 페이지버퍼를 갖는 고속동작 불휘발성 반도체 메모리 장치에 있어서, 외부로부터 인가된 소정 레벨의 전원전압에 응답하여 전원전압검출신호를 출력하는 전원전압검출부와; 상기 전원전압검출부로부터 전원전압검출신호를 인가받고,이 신호에 응답하여 상기 리드펄스체인이 리드오펄이션을 수행하도록 트리거신호를 출력하는 트리거발생부를 포함하여 전원전압의 인가 후, 데이터의 독출을 위한 커맨드및 어드레스신호의 입력을 별도로수행하지 않고 곧바로 데이터의 독출을 수행하는 것을 특징으로 한다. 이와같은 장치에 의해서,낸드형 플래시 메모리를 채용한 시스템의 파워-업시 펌웨어를 독출하기 위해 수행되는 별도의 명령어를 생략할 수 있고, 종래 마스크롬및 이피롬 보다 상대적으로 동작속도가 지연되는 것을 방지할 수 있다.

Description

고속동작 불휘발성 반도체 메모리 장치(a high-speed NAND flash memory apparatus)

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

본 발명은 불휘발성 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 전원전압인가시 별도의 어드레스신호 및 클럭신호를 인가하지 않고 곧바로 데이터의 독출을 수행하는 고속동작 불휘발성 반도체메모리 장치에 관한 것이다.

마스크롬(mask Read Only Memory) 또는 이피롬(EPROM ;erase programmable ROM)을 채용하고 있는 대부분의 시스템들은 전원이 들어오면(이하 '파워-업'이라 함)수행해야 할 펌웨어(firm ware)를 상기 마스크롬 또는 이피롬과 같은 불휘발성 반도체 메모리에 하드웨어(hardware)적으로 지정된 어드레스에 저장해 두었다가 파워-업시 저장된 펌웨어를 일어들여 수행하도록 되어 있다.

이와같은 어플리케이션(application)은 이미 일반화되어 있는 것으로서, 각 시스템들의 중앙처리장치(CPU ;central processing unit)나 콘트롤러(controller)들은 파워-업시 자동적으로 마스크롬 또는 이피롬에 지정된 어드레스의 펌웨어를 읽고 수행한다.

그리고, 근래에는 전기적으로 기입(write) 및 독출(read)이 가능한 불휘발성 반도체 메모리 장치인 낸드형 플래시 메모리(NAND type flash memory)가 상술한 마스크롬 및 이피롬을 대신하여 휴대용 컴퓨터 및 PDA의 하드디스크, 그리고 디지털스틸카메라(digital still camera)등에서 매우 널리 사용되고 있다.

그러나, 낸드형 플래시 메모리는 그 작용(operation)상의 독특한 특성 때문에 종래 마스크롬 또는 이피롬등과 같은 불휘발성 반도체 메모리의 응용분야를 대체하는 데 많은 어려움이 뒤따른다.

다시말하면, 마스크롬 또는 이피롬이 데이터의 독출시 어드레스 입력과 출력인에이블컨트롤(putput enable control)신호만을 필요로 하는 것과 달리, 낸드형 플래시 메모리는 모든 동작들이 명령어방식(command driven)으로 수행되기 때문에 상대적으로 동작속도가 지연되는 문제점이 발생된다.

특히, 낸드형 플래시 메모리는 파워-업시에도 명령어(예컨데, 어드레스지정)를 필요로 하는데, 이는 마스크롬이나 이피롬을 채용하고 있는 대부분의 시스템에서 파워-업시 CPU 또는 콘트롤러가 읽어들이는 데이터가 통상 시스템을 초기화하기 위한 바아오스(BIOS ;basic input output system)데이터임에 비추어 볼 때 시급히 개선되어야 할 부분으로 대두되고 있다.

따라서, 상술한 문제점을 해결하기 위해 제안된 본 발명은, 전원전압인가시 별도의 어드레스신호 및 클럭신호를 인가하지 않고 곧바로 데이터의 독출을 수행할 수 있는 고속동작 불휘발성 반도체 메모리 장치를 제공하는데 그 목적이 있다.

제1도는 본 발며의 실시예에 따른 불휘발성 반도체 메모리 장치의 메모리 셀 어레이와 그 주변회로들의 구성을 보여주는 블럭도;

제2도는 도 1 전원전압검출부의 구성을 보여주는 상세회로도;

제3도는 도 1 트리거발생부의 구성을 보여주는 상세회로도;

제4도는 도 2 전원전압검출부 및 제3도 트리거발생부의 동작타이밍도.

*도면의 주요부분에 대한 부호 설명

100 : 전원전압검출부 200 : 트리거발생부

300 : 리드펄스체인 500 : 데이터출력버퍼

600 : 어드레스카운터 700 : 로-프리디코더

800 : 칼럼디코더

상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 메모리셀어레이와, 상기메모리셀어레이의 지정된 어드레스 데이터의 리드오퍼레이션을 수행하는 리드펄스체인과, 그리고 상기 리드펄스체인에 의해 상기 메모리셀어레이로부터 판독된 데이터가 소정의 시간동안 저장되는 페이지버퍼를 갖는 고속동작 불휘발성 반도체 메모리 장치에 있어서, 외부로부터 인가된 소정 레벨의 전원전압에 응답하여 전원전압검출신호를 출력하는 전원전압검출부와; 상기 전원전압검출부로부터 전원전압검출신호를 안가받고, 이 신호에 응답하여 상기 리드펄스체인이 리드오퍼레이션을 수행하도록 트리거신호를 출력하는 트리거발생부를 포함한다.

이 장치에 있어서, 상기 전원전압검출부는 외부로부터 인가된 소정 레벨의 전원전압을 검출하여 전원전압검출신호를 출력하는 검출수단과; 상기 전원전압검출신호를 입력받아 반전시키는 제1 반전수단과; 상기 반전된 전원전압검출신호를 지연시켜 출력하는 제1 지연수단을 포함한다.

이 장치에 있어서, 상기 검출수단은 전원공급단자와; 상기 전원공급단자에 드레인단자가 접속되고, 게이트단자가 접지전위를 갖고, 소오스단자가 외부로부터 전원전압을 인가받는 제1 모오스트랜지스터와; 상기 전원공급단자에 드레인단자가 접속되고, 게이트 및 소오스단자가 접지전위를 갖는 제2 모오스트랜지스터를 포함한다.

이 장치에 있어서, 상기 제 1 모오스트랜지스터는 증가형 모오스트랜지스터이고, 상기 제2 모오스트랜지스터는 공핍형 모오스트랜지스터이다.

이 장치에 있어서, 상기 제1 반전수단은 상기 전원공급단자에 입력단자가 접속된 하나의 인버터를 포함한다.

이 장치에 있어서, 상기 제1 지연수단은 상기 제1 반전수단에 입력단자가 직렬접속된 다수개의 인버터를 포함한다.

이 장치에 있어서, 상기 트리거발생부는 상기 전원전압검출부로부터 출력된 전원전압검출신호를 입력받아 트리거신호를 출력하는 트리거신호발생수단과; 상기 트리거신호를 입력받아 지연시키는 제2 지연수단과; 상기 제2 지연수단에의해 지연된 트리거신호를 반전시켜 출력하는 제2 반전수단을 포함한다.

이 장치에 있어서, 상기 트리거신호발생수단은 상기 전원전압검출신호를 입력받아 지연시키는 제3 지연수단과; 상기 제3 지연수단에 의해 지연된 전원전압검출신호를 반전시키는 제3 반전수단과; 상기 전원전압검출신호를 일 입력단을 입력받고, 상기 제3 반전수단에 의해 반전된 전원전압검출신호를 타입력단으로 입력받아 트리거신호를 발생시키는 노어게이트를 포함한다.

이 장치에 있어서, 상기 제3 지연수단은 상기 전원전압검출부와 출력단자에 입력단자가 직렬접속된 다수개의 인버터를 포함한다.

이 장치에 있어서, 상기 제3 반전수단은 상기 제3 지연수단과 출력단자에 입력단자가 연결된 하나의 인버터를 포함한다.

이 장치에 있어서, 상기 제2 지연수단은 상기 노어게이트의 출력단자에 입력단자가 직렬접속된 다수개의 인버터를 포함한다.

이 장치에 있어서, 상기 제2 반전수단은 상기 제2 지연수단의 출력단자에 입력단자가 연결된 하나의 인버터를 포함한다.

이와같은 장치에 의해서, 낸드형 플래시 메모리를 채용한 시스템의 파워-업시 펌웨어를 독출하기 위해 수행되는 별도의 명령어를 생략할 수 있고, 따라서, 종래 마스크롬 및 이피롬 보다 상대적으로 동작속도가 지연되는 것을 방지할 수 있다.

실시예

이하, 본 발명의 실시예를 첨부도면 도 1, 도 2, 도 3, 그리고 도 4에 의거해서 상세히 설명한다.

도 1, 도 2, 그리고 도 3를 참고하면, 본 발명의 바람직한 실시예에 따른 고속동작 불휘발성 반도체 메모리장치는, 메모리셀어레이와, 상기 메모리셀어레이의 지정된 어드레스 데이터의 리드오퍼레이션을 수행하는 리드펄스체인과, 그리고 상기 리드펄스체인에 의해 상기 메모리셀어레이로부터 판독된 데이터가 소정의 시간동안 저장되는 페이지버퍼를 갖는 고속동작 불휘발성 반도체 메모리 장치에 있어서, 외부로부터 인가된 소정 레벨의 전원전압에 응답하여 전원전압검출신호를 출력하는 전원전압검출부와, 상기 전원전압검출부로부터 전원전압검출신호를 인가받고, 이 신호에 응답하여 상기 리드펄스체인이 리드오퍼레이션을 수행하도록 트리거신호를 출력하는 트리거발생부를 포함하여 전원전압의 인가 후, 데이터의 독출을 위한 커맨드 및 어드레스신호의 입력을 별도로 수행하지 않고 곧바로 데이터의 독출을 수행하는 것을 특징으로 한다. 이러한 장치에 의해서, 낸드형 플래시 메모리를 채용한 시스템의 파워-업시 펌웨어를 독출하기 위해 수행되는 별도의 명령어를 생략할 수 있고, 아울러 종래 마스크롬 및 이피롬 보다 상대적으로 동작속도가 지연되는 것을 방지할 수 있다.

도 1 에는 본 발명의 실시예에 따른 불휘발성 반도체메모리 장치의 메모리 셀 어레이와 그 주변회로의 구성이 블록도로서 도시되어 있다.

도 1 에서, 참조번호 100은 전원전압검출부를 나타내고, 200은 트리거발생부, 300은 리드펄스체인(read pulse chain), 401은 메모리셀어레이(memory cell arry), 402는 페이지버퍼(page buffer), 403은 칼럼게이트(column gate), 404는 로-메인디코더(row-main decoder), 500은 데이터출력버퍼(data output buffer), 600은 어드레스카운터(daaress counter), 700은 로-프리디코더(row-predecoder), 800은 칼럼디코더(column decoder)를 각각 나타낸다.

도 2 및 도 3 에는 도 1 전원전압검출부 및 트리거발생부의 구성을 보여주는 상세회로도가 도시되어 있다.

도 2 를 참조하면, 상기 전원전압검출부(100)는, 외부로부터 인가된 소정 레벨의 전원전압(Vcc)을 검출하여 전원전압검출신호(FP)를 출력하는 검출수단(110)과, 상기 전원전압검출신호(FP)를 입력받아 반전시키는 제1 반전수단(120)과, 상기 반전된 전원전압검출신호(FP#)를 지연시켜 출력하는 제1 지연수단(130)으로 구성된다.

여기에서, 상기 검출수단(110)은 전원공급단자(111)와, 상기 전원공급단자(111)에 드레인단자가 접속되고, 게이트단자가 접지전위를 갖고, 소오스단자가 외부로부터 전원전압(VCC)을 인가받는 증가형(enhancement)모오스트랜지스터(MP1)와, 상기 전원공급단자(111)에 드레인단자가 접속되고, 게이트 및 소오스단자가 접지전위를 갖는 공핍형(depletion)모오스트랜지스터(DP1)로 구성되고, 상기 제 1 반전수단(120)은 상기 전원공급단자(111)에 입력단자가 접속된 하나의 인버터(INV1 ;121)로 구성되고, 상기 제 1 지연수단(130)은 상기 제1 반전수단(120)에 입력단자가 직렬접속된 다수개의 인버터(INV2, INV3 ;131, 132)로 구성된다.

그리고, 도 3을 참조하면, 상기 트리거발생부(200)는, 상기 전원전압검출부(100)로부터 출력된 전원전압검출신호(FP#)를 입력받아 트리거신호(PWUP#)를 출력하는 트리거신호발생수단(210)과, 상기 트리거신호(PWUP#)를 입력받아 지연시키는 제2 지연수단(240)과, 상기 제2 지연수단(240)에 의해 지연된 트리거신호를 반전시켜 출력하는 제2 반전수단(250)으로 구성된다.

여기에서, 상기 트리거신호발생수단(210)은, 상기 전원전압검출신호(FP#)를 입력받아 지연시키는 제3 지연수단(220)과, 상기 제3 지연수단(220)에 의해 지연된 전원전압검출신호를 반전시키는 제3 반전수단(230)과, 상기 전원전압검출신호(FP#)를 일 입력단(A)으로 입력받고, 상기 제3 반전수단(230)에 의해 반전된 전원전압검출신호(FP)를 타입력단(B)으로 입력받아 트리거신호(PWUP#)를 발생시키는 노어게이트(212)로 구성되고, 상기 제3 지연수단(220)은 상기 전원전압검출부(100)의 출력단자에 입력단자가 직렬접속된 다수개의 인버터(INV4, INV5 ;221, 222)로 구성되고, 상기 제3 반전수단(230)은 상기 제3 지연수단(220)의 출력단자에 입력단자가 연결되고, 상기 노어게이트(212)의 타입력단(B)에 출력단자가 연결된 하나의 인버터(INV6 ;232)로 구성된다.

그리고, 상기 제2 지연수단(240)은 상기 노어게이트(212)의 출력단자에 입력단자가 직렬접속된 다수개의 인버터(INV7, INV8 ;241, 242)로 구성되고, 상기 제2 반전수단(250)은 상기 제2 지연수단(240)의 출력단자에 입력단자가 연결된 하나의 인버터(INV9 ;251)로 구성된다.

상술한 바와같은 구성을 갖는 고속동작 불휘발성 반도체 메모리 장치의 동작은 다음과 같다.

먼저, 도 2를 참조하면, 전원전압(Vcc)이 인가되기전, 회로의 모든 노드는 OV 상태이다. 이어, 파워-업되어 상기 전원공급단자(111)에 전원전압(Vcc)이 인가되면, 제4도 참조번호 Vcc로 도시된 바와같이 전원전압(Vcc)은 수 ms 동안 상승시간(rising time)을 갖는다.

이때, 상기 전원전압(Vcc)이 상승되는 동안 상기 전원전압검출부(100)의 노드 a의 전압레벨은 상기 제1 모오스트랜지스터(112)와 제2 모오스트랜지스터(113)의 전류가능출력(current capability)에 의해 결정되는데, 상기 전원전압(Vcc)이 소정의 전압레벨 이하일때는 상기 제1 반전수단(120)의 인버터(INV1, 121)로 부터의 출력은 하이레벨(high level)상태를 유지한다.

다음, 상기 전원전압(Vcc)이 소정의 전압레벨에 이르면 상기 인버터(INV1)로 부터의 출력은 하이레벨에서 로우레벨로 천이(transition)되며, 이에따라 상기 제1 지연수단(130)에 의해 지연되어 출력되는 상기 전원전압검출부(100)의 전원전압검출신호(FP#)가 로우레벨로 천이하게 된다.

이어서, 도 3 을 참조하면, 상기 전원전압검출부(100)로부터 출력된 전원전압검출신호(FP#)는 상기 트리거발생부(200)의 트리거신호발생수단(210)의 노어게이트(212)의 일입력단(a)와 타입력단(b)으로 입력된다.

이때, 상기 노어게이트(212)의 일입력단(a)으로 입력된 전원전압검출신호(FP#)는 로우레벨 상태이고, 타입력단(b)으로 입력된 전원전압검출신호는 상기 제3 지연수단(220)의 다수개의 인버터(221, 222)에 의해 지연된 후, 상기 제3 반전수단(230)의 인버터(232)에 의해 반전되어 입력되기 때문에 하이레벨 상태로 입력되게 된다. 따라서, 상기 노어게이트(212)를 포함하는 상기 트리거신호발생수단(210)은 로우레벨의 트리거신호(PWUP#)를 출력하게 된다.

다음, 상기 트리거신호발생수단(210)으로부터 출력된 트리거신호(PWUP#)는 다수개의 인버터(241, 242)로 구성된 상기 제2 지연수단(240)에 의해 지연되고, 이어서 하나의 인버터(251)로 구성된 제2 반전수단(250)에 의해 하이레벨의 트리거신호(PWUP)로 발생된다.

여기에서, 다시 도 1 을 참조하면, 상기 트리거발생부(200)로부터 출력된 트리거신호(PWUP)는 상기 리드펄스체인(300)으로 입력되어 상기 메모리셀어레이(401)의 지정된 어드레스에 저장되어 있는 데이터를 리드오퍼레이션하게 된다.

그리고, 이 리드오퍼레이션된 데이터는 판독된 데이터를 일시 저장하고 센스앰프(sense amplier)의 역할을 수행하는 상기 페이지버퍼(402)에 저장되게 된 후, 후속 동작에 의해 출력되게 된다.

종래 낸드형 플래시 메모리에 의하면, 데이터의 독출시 어드레스 입력과 출력인에이블콘트롤신호만을 필요로하는 마스크롬 또는 이피롬과 달리, 낸드형 플래시 메모리는 모둔 동작들이 명령어방식으로 수행되기 때문에 상대적으로 동작속도가 지연되는 문제점이 발생되었다.

특히, 낸드형 플래시 메모리는 파워-업시에도 명령어를 필요로 하는데, 이는마스크롬이나 이피롬을 채용하고 있는 대부분의 시스템에서 파워-업시 CPU 또는 콘트롤러가 읽어들이는 데이터가 통상 시스템을 초기화하기 위한 바이오스 데이터임에 비추어 볼 대 시급히 개선되어야 할 부분으로 지적되었다.

이와같은 문제점을 해결하기 위해 제안되 본 발명은 외부로부터 인가된 전원전압을검출하는 전원전압검출부와, 이 전원전압검출부로부터 출력된 전원전압검출신호를 입력받아 트리거신호를 발생하는 트리거발생부를 갖는다.

따라서, 메모리셀어레이의 지저오딘 펌웨어를 읽어들이기 위해 리드오퍼레이션을 수행하는 리드펄스체인으로 트리거신호를 발생하여 별도의 어드레스신호 또느 커맨더의 수행없이 지정된 어드레스의 데이터를 읽어들여 수행할 수 있다.

그러므로, 낸드형 플래시 메모리가 종래 마스크롬 및 이피롬 보다 상대적으로 동작속도가 지연되는 것을방지 할 수 있다.

Claims

메모리셀어레이(401)와, 상기 메모리셀어레이(401)의 지정된 어드레스 데이터의 리드오퍼레이션을 수행하는 리드펄스체인(300)과, 그리고 상기 리드펄스체인(300)에의해 상기 메모리셀어레이(401)로부터 판독된 데이터가 소정의 시간동안 저장되는 페이지버퍼(402)를 갑는 고속동작 불휘발성 반도체 메모리 장치에 있어서, 외부로부터 인가된 소정 레벨의 전원전압(Vcc)에 응답하여 전원전압검출신호(FP#)를 출력하는 전원전압검출부(100)와; 상기 전원전압검출부(100)로부터 전원전압검출신호(FP#)를 인가받고, 이 신호(FP#)에 응답하여 상기 리드펄스체인(300)이 리드오퍼레이션을 수행하도록 트리거 신호(PWUP)를 출력하는 트리거발생부(200)를 포함하여 전원전압의 인가 후, 데이터의 독출을 위한 커맨드 및 어드레스신호의 입력을 별도로 수행하지 않고 곧바로 데이터의 독출을 수해하는 것을 특징으로 하는 고속동작 불휘발성 반도체 메모리 장치.
제1항에 있어서, 상기 전원전압검출부(100)는, 외부로부터 인가된 소정 레벨의 전원전압(Vcc)을 검출하여 전원전압검출신호를 출력하는 검출수단(110)과; 상기 전원전압검출신호를 입력받아 반전시키는 제1 반전수단(120)과; 상기 반전된 전원전압검출신호(FP#)를 지연시켜 출력하는 제1 지연수단(130)을 포함하는 것을 특징으로 하는 고속동작 불휘발성 반도체 메모리 장치.
제2항에 있어서, 상기 검출수단(110)은 전원공급단자(111)와; 상기 전원공급단자(111)에 드레인단자가 접속되고, 게이트단자가 접지전위를 갖고, 소오스단자가 외부로부터 전원전압을 인가받는 제1 모오스트랜지스터(112)와; 상기 전원공급단자(111)에 드레인단자가 접속되고, 게이트 및 소오스단자가 접지전위를 갖는 제2 모오스트랜지스터(113)를 포함하는 것을 특징으로 하는 고속동작 불휘발성 반도체 메모리 장치.
제3항에 있어서, 상기 제1 모오스트랜지스터(112)는 증가형 모오스트랜지스터이고, 상기 제2 모오스트랜지스터(113)는 공핍형 모오스트랜지스터인 것을 특징으로 하는 고속동작 불휘발성 반도체 메모리 장치.
제2항에 있어서, 상기 제1 반전수단(120)은 상기 전원공급단자(111)에 입력단자가 접속된 하나의 인버터(121)를 포함하는 것을 특징으로 하는 고속동작 불휘발성 반도체 메모리 장치.
제2항에 있어서, 상기 제1 지연수단(130)은 상기 제1 반전수단(120)에 입력단자가 직렬접속된 다수개의 인버터(131, 132)를 포함하는 것을 특징으로 하는 고속동작 불휘발성 반도체 메모리 장치.
제1항에 있어서, 싱가 트리거발생부(200)는, 상기 전원전압검출부(100)로부터 출력된 전원전압검출신호(FP#)를 입력받아 트리거신호(PWUP#)를 출력하는 트리거신호발생수단(210)과; 상기 트리거신호(PWUP#)를 입력받아 지연시키는 제2 지연수단(240)과; 상기 제2 지연수단(240)에 의해 지연된 트리거신호(PWUP#)를 반전시켜 출력하는 제2 반전수단(250)을 포함하는 것을 특징으로 하는 고속동작 불휘발성반도체 메모리 장치.
제7항에 있어서, 상기 트리거신호발생수단(210)은, 상기 전원전압검출신호(FP#)를 입력받아 지연시키는 제3 지연수단(220)과; 상기 제3 지연수단(220)에 의해 지연된 전원전압검출신호(FP#)를 반전시키는 제3 반전수단(230)과; 상기 전원전압검출신호(FP#)를 일 입력단(A)으로 입력받고, 상기 제3 반전수단(230)에 의해 반전된 전원전압검출신호(FP)를 타입력단(B)으로 입력받아 트리거신호(PWUP#)를 발생시키는 노어게이트(212)를 포함하는 것을 특징으로 하는 고속동작 불휘발성 반도체 메모리 장치.
제8항에 있어서, 상기 제3 지연수단(220)은 상기 전원전압검출부(100)의 출력단자에 입력단자가 직렬접속된 다수개의 인버터(221, 222)를 포함하는 것을 특징으로 하는 고속동작 불휘발성 반도체 메모리 장치.
제8항에 있어서, 상기 제3 반전수단(230)은 상기 제3 지연수단(220)의 출력단자에 입력단자가 연결된 하나의 인버터(232)를 포함하는 것을 특징으로 하는 고속동작 불휘발성 반도체 메모리 장치.
제7항에 있어서, 상기 제2 지연수단(240)은 상기 노어게이트(212)의 출력단자에 입력단자가 직렬접속된 다수개의 인버터(241, 242)를 포함하는 것을 특징으로 하는 고속동작 불휘발성 반도체 메모리 장치.
제7항에 있어서, 상기 제2 반전수단(250)은 상기 제2 지연수단(240)의 출력단자에 입력단자가 연결된 하나의 인버터(251)를 포함하는 것을 특징으로 하는 고속동작 불휘발성 반도체 메모리 장치.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.