KR100557538B1 - 싱크로너스 디램의 명령 디코딩 장치 - Google Patents

싱크로너스 디램의 명령 디코딩 장치 Download PDF

Info

Publication number
KR100557538B1
KR100557538B1 KR1019990025359A KR19990025359A KR100557538B1 KR 100557538 B1 KR100557538 B1 KR 100557538B1 KR 1019990025359 A KR1019990025359 A KR 1019990025359A KR 19990025359 A KR19990025359 A KR 19990025359A KR 100557538 B1 KR100557538 B1 KR 100557538B1
Authority
KR
South Korea
Prior art keywords
signal
buffer
chip select
command
input
Prior art date
Application number
KR1019990025359A
Other languages
English (en)
Other versions
KR20010004656A (ko
Inventor
배성호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990025359A priority Critical patent/KR100557538B1/ko
Publication of KR20010004656A publication Critical patent/KR20010004656A/ko
Application granted granted Critical
Publication of KR100557538B1 publication Critical patent/KR100557538B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 싱크로너스 디램의 레이아웃 면적을 줄일 수 있도록 한 싱크로너스 디램의 명령 디코딩 장치에 관한 것으로, 라스 버퍼와 카스 버퍼 및 라이트 인에일블 버퍼에 칩 선택 정보를 입력하여 버퍼에서 출력되는 신호가 칩 선택 정보를 함께 지니도록 함으로써 칩 선택 버퍼를 사용하지 않고서도 종래와 동일한 디코딩 동작을 수행할 수 있고 그로 인해 레이아웃 면적이 줄어들게 된다.

Description

싱크로너스 디램의 명령 디코딩 장치{Command decording device of a SDRAM}
도 1은 종래의 싱크로너스 디램의 명령 디코딩 방식을 설명하는 일예의 구성도,
도 2는 종래의 싱크로너스 디램의 명령 디코딩 방식을 설명하는 다른 예의 구성도,
도 3a 및 도 3b은 종래 명령 디코더내의 유니트의 내부구성회로예,
도 4는 본 발명의 실시예에 따른 싱크로너스 디램의 명령 디코딩 장치의 구성도,
도 5는 본 발명의 다른 실시예에 따른 싱크로너스 디램의 명령 디코딩 장치의 구성도,
도 6은 본 발명의 실시예에 채용되는 버퍼의 내부회로도,
도 7a 및 도 7b는 본 발명에 채용되는 명령 디코더내의 유니트의 내부구성회로예이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 칩 선택(cs) 패드 12 : 라스(ras) 패드
14 : 카스(cas) 16 : 라이트 인에이블(we) 패드
18, 20, 22 : 버퍼 24 : 명령 디코더
본 발명은 싱크로너스 디램의 명령 디코딩 장치에 관한 것으로, 보다 상세하게는 싱크로너스 디램에서 칩 선택신호를 버퍼링하는 버퍼를 이용하지 않고서도 명령 디코딩을 행할 수 있도록 한 싱크로너스 디램의 명령 디코딩 장치에 관한 ??서이다.
일반적으로, SDRAM에서 사용하는 명령 디코더는 도 1 또는 제 2에 도시된 바와 같은 신호 흐름에 따라 디코딩을 수행하게 된다.
상기 명령 디코더는 칩 선택신호(cs)와 라스신호(ras), 카스신호(cas) 및 라이트 인에이블신호(we)를 이용하여 디코딩을 수행하고, 상기 명령 디코더는 도 3a 또는 도 3b에 도시된 바와 같은 회로구성을 취한다.
도 3a 및 도 3b에서, a는 칩 선택(cs) 패드에서 그 패드에 접속된 버퍼로 인가되어 버퍼링된 칩 선택신호(cs)를 나타내고, b는 라스(ras) 패드에서 그 패드에 접속된 버퍼로 인가되어 버퍼링된 라스신호(ras)를 나타내면, c는 카스(cas) 패드에서 그 패드에 접속된 버퍼로 인가된 버퍼링된 카스신호(cas)를 나타내며, d는 라이트인에이블(we) 패드에서 그 패드에 접속된 버퍼로 인가되어 버퍼링된 라이트 인에이블신호(we)를 나타낸다.
상기 도 3a 및 도 3b에서는 칩 선택신호(cs)와 라스신호(ras), 카스신호( cas) 및 라이트 인에이블신호(we)를 이용하여 디코딩을 하지만, 상기 칩 선택신호(cs)는 디코딩을 하는데 필요한 신호라기 보다는 명령이 유효한지 아닌지를 결정하는 역할을 한다. 따라서, 상기 칩 선택신호(cs)가 하이레벨로 입력될 때는 라스신호(ras)와 카스신호(cas) 및 라이트 인에블신호(we)가 어떤 값이든지 상관없이 디코딩을 수행하지 않게 되고, 상기 칩 선택신호(cs)가 로우레벨로 입력될 때에는 라스신호(ras), 카스신호(cas), 라이트 인에이블신호(we)의 값을 가지고 디코딩을 한다.
이와 같이 상기 명령 디코더가 디코딩을 수행함에 있어서 실질적으로 라스신호, 카스신호, 라이트 인에이블신호를 이용한다고 볼 수 있으므로, 칩 선택신호를 명령 디코더로 인가하는 경로에 배치된 버퍼의 면적만큼 싱크로너스 디램의 레이아웃 면적이 불필요하게 커지게 되는 문제가 있다.
따라서 본 발명은 상기한 종래 사정을 감안하여 이루어진 것으로, 싱크로너스 디램의 레이아웃 면적을 줄일 수 있도록 한 싱크로너스 디램의 명령 디코딩 장치를 제공함에 목적이 있다.
상기한 목적을 달성하기 위해 본 발며의 바람직한 실시예에 따른 싱크로너스 디램의 명령 디코딩 장치는, 라스신호와 칩 선택신호를 입력받아 버퍼링하는 버퍼,
상기 칩 선택신호와 카스신호를 입력받아 버퍼링하는 버퍼,
상기 칩 선택신호와 라이트 인에이블신호를 입력받아 버퍼링하는 버퍼 및, 상기 각 버퍼로부터의 출력을 입력받아 디코딩하는 명령 디코더를 구비한다.
이하, 본 발명의 실시예에 대해 첨부된 도면을 참조하여 보다 상세히 설명한다.
도 4는 본 발명의 실시예에 따른 싱크로너스 디램의 명령 디코딩 장치의 구성도로서, 도 1에 도시된 구성과 거의 유사하고 차이점이라면 라스 패드(12)와 카스패드(14) 및 라이트 인에이블 패드(16)에 대해서만 버퍼(18, 20, 22)가 일대일로 접속되어 있고, 각 버퍼(18, 20, 22)에는 칩 선택 패드(10)로부터의 칩 선택신호(cs)가 인가된다는 점이 차이난다.
도 5는 본 발명의 다른 실시예에 따른 싱크로너스 디램의 명령 디코딩 장치의 구성도로서, 상술한 도 4에서와 같이 라스 패드(12)와 카스 패드(14) 및 라이트 인에이블 패드(16)에 대해서만 버퍼(18, 20, 22)가 일대일로 접속되어 있고, 각 버퍼(18, 20, 22)에는 칩 선택 패드(10)로부터의 칩 선택신호(cs)가 인가된다는 점이 도 2와의 차이점이다.
그에 따라, 상기 도 4 및 도 5에 도시된 상기 각 버퍼(18, 20, 22)에서 출력되는 신호는 칩 선택 정보도 함께 지닌 신호가 된다.
그리고, 상기 각 버퍼(18, 20, 22)는 도 6에 도시된 바와 같이, 입력되는 칩 선택신호(cs)의 레벨을 검출하는 검출소자(PMOS 트랜지스터(P1, P2), NMOS트랜지스터(N1)와, 상기 칩 선택신호(cs) 이외로 입력되는 신호(in; 버퍼(18)의 경우 라스 신호, 버퍼(20)의 경우 카스신호, 버퍼(22)의 경우 라이트 인에이블신호)를 기준신호(Vref)와 비교하여 증폭한 결과신호(노드 b의 신호) 및 상기 검출소자의 출력신호(노드 a의 신호)를 입력받아 디코딩하여 상기 명령 디코더(24)로 제공하는 디코 딩소자(NOR; 노어 게이트)를 추가로 구비한다.
상기 도 6에 의한 각 버퍼(18, 20, 22)에 따르면, 칩 선택신호(cs)가 하이레벨의 값을 가질 경우 노드 a의 전위는 로우레벨이 된다. 그에 따라 입력신호(in)의 값에 상관없이 출력신호(out)의 값은 항상 로우레벨이 된다.
이에 반해, 상기 칩 선택신호(cs)가 로우레벨의 값을 가질 경우 노드 a의 전위는 하이레벨이 되고, 노드 b의 전위는 입력신호(in)의 값과는 반대되는 레벨이 된다. 그 결과, 노어 게이트(NOR)에서 출력되는 출력신호(out)의 값은 입력신호(in)와는 반대되는 레벨의 값을 가지게 된다.
도 7은 본 발명에 채용되는 명령 디코더내의 유니트의 내부구성회로예로서, 도 7a 및 도 7b는 상술한 도 3a 및 도 3b에서 설명한 구성과 거의 동일하다. 도 7a 및 도 7b에서, a는 버퍼(18)의 출력신호이고, b는 버퍼(20)의 출력신호이며, c는 버퍼(22)의 출력신호이다.
이상 설명한 바와 같은 본 발명에 의하면, 라스 버퍼와 카스 버퍼 및 라이트 인에이블 버퍼에 칩 선택 정보를 입력하여 버퍼에서 출력되는 신호가 칩 선택 정보를 함께 지니도록 함으로써, 칩 선택 버퍼를 사용하지 않고서도 종래와 동일한 디코딩 동작을 수행할 수 있다. 그로 인해 레이아웃 면적이 줄어드는 이점이 있다.
한편 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있다.

Claims (6)

  1. 라스신호와 칩 선택신호를 입력받아 버퍼링하는 버퍼,
    상기 칩 선택신호와 카스신호를 입력받아 버퍼링하는 버퍼,
    상기 칩 선택신호와 라이트 인에이블신호를 입력받아 버퍼링하는 버퍼 및,
    상기 각 버퍼로부터의 출력을 입력받아 디코딩하는 명령 디코더를 구비하는 것을 특징으로 하는 싱크로너스 디램의 명령 디코딩 장치.
  2. 제 1항에 있어서,
    상기 각각의 버퍼는 상기 칩 선택신호의 전위가 하이레벨이면 입력신호의 레벨에 관계없이 로우레벨의 신호를 출력하고, 상기 칩 선택신호의 전위가 로우레벨이면 입력신호의 레벨에 반대되는 신호를 출력하는 것을 특징으로하는 싱크로너스 디램의 명령 디코딩 장치.
  3. 제 1항에 있어서,
    상기 각각의 버퍼에는 상기 입력되는 칩 선택신호의 레벨을 검출하는 검출소자와, 상기 칩 선택신호 이외로 입력되는 신호를 기준신호와 비교한 결과신호 및 상기 검출소자의 출력신호를 입력받아 디코딩하여 상기 명령 디코더로 제공하는 디코딩소자를 추가로 구비하는 것을 특징으로 하는 싱크로너스 디램의 명령 디코딩 장치.
  4. 제 3항에 있어서,
    상기 검출소자는 상호 병렬로 접속되고 일 단자가 공통으로 전원전압단자에 접속된 PMOS트랜지스터들과, 상기 칩 선택신호를 일 단자로 입력받고 다른 단자가 상기 PMOS트랜지스터들의 다른 단자에 공통으로 접속된 NMOS트랜지스터를 구비하는 것을 특징으로 하는 싱크로너스 디램의 명령 디코딩 장치.
  5. 제 4항에 있어서,
    상기 디코딩소자는 한 개의 2입력 노어 게이트인 것을 특징으로 하는 싱크로너스 디램의 명령 디코딩 장치.
  6. 제 1항에 있어서,
    상기 명령 디코더의 전단 또는 후단에 래치를 추가로 구비하는 것을 특징으로 하는 싱크로너스 디램의 명령 디코딩 장치.
KR1019990025359A 1999-06-29 1999-06-29 싱크로너스 디램의 명령 디코딩 장치 KR100557538B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025359A KR100557538B1 (ko) 1999-06-29 1999-06-29 싱크로너스 디램의 명령 디코딩 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025359A KR100557538B1 (ko) 1999-06-29 1999-06-29 싱크로너스 디램의 명령 디코딩 장치

Publications (2)

Publication Number Publication Date
KR20010004656A KR20010004656A (ko) 2001-01-15
KR100557538B1 true KR100557538B1 (ko) 2006-03-03

Family

ID=19597049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025359A KR100557538B1 (ko) 1999-06-29 1999-06-29 싱크로너스 디램의 명령 디코딩 장치

Country Status (1)

Country Link
KR (1) KR100557538B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924356B1 (ko) * 2008-06-05 2009-11-02 주식회사 하이닉스반도체 커맨드 디코더 및 커맨드 신호 생성회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980004998A (ko) * 1996-06-29 1998-03-30 김주용 싱크로너스 디램의 초기 프리차지 발생장치
KR19980050471A (ko) * 1996-12-20 1998-09-15 김광호 반도체 메모리장치의 로우 어드레스 신호제어회로
JPH1196760A (ja) * 1997-09-24 1999-04-09 Fujitsu Ltd 半導体記憶装置
KR20000065617A (ko) * 1999-04-07 2000-11-15 김영환 데이터 입력 버퍼 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980004998A (ko) * 1996-06-29 1998-03-30 김주용 싱크로너스 디램의 초기 프리차지 발생장치
KR19980050471A (ko) * 1996-12-20 1998-09-15 김광호 반도체 메모리장치의 로우 어드레스 신호제어회로
JPH1196760A (ja) * 1997-09-24 1999-04-09 Fujitsu Ltd 半導体記憶装置
KR20000065617A (ko) * 1999-04-07 2000-11-15 김영환 데이터 입력 버퍼 회로

Also Published As

Publication number Publication date
KR20010004656A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
KR930017022A (ko) 전압, 온도 및 처리 변화에 대해 보상하는 메모리
EP0302795A2 (en) Semiconductor memory circuit having a delay circuit
KR980011453A (ko) 출력버퍼회로
KR100557538B1 (ko) 싱크로너스 디램의 명령 디코딩 장치
US6795369B2 (en) Address buffer and semiconductor memory device using the same
KR950001862A (ko) 반도체 집적 회로 장치
US5940330A (en) Synchronous memory device having a plurality of clock input buffers
KR100897273B1 (ko) 반도체 집적 회로의 테스트 모드 설정 장치 및 방법
KR100337206B1 (ko) 모드 레지스터 세팅장치
KR100200766B1 (ko) 반도체 메모리장치의 칼럼디코더
KR100266644B1 (ko) 입력버퍼회로
KR960003402B1 (ko) 반도체 기억 장치
KR100271713B1 (ko) 반도체 메모리 소자의 파이프 카운터 장치
KR100303994B1 (ko) 이디오 디램의 스페셜 테스트 모드 진입 회로
KR0172767B1 (ko) 센스 증폭기의 센스 인에이블 신호 발생 회로
KR960012725A (ko) 반도체 메모리 장치의 출력 버퍼 회로용 제어 회로
KR100265604B1 (ko) 반도체 메모리 소자의 워드라인 구동장치
KR100244454B1 (ko) 번-인 모드 제어회로
KR0167691B1 (ko) 고전압 입출력 버퍼회로
KR100354873B1 (ko) 모드 레지스터 세팅 제어장치
KR950004557B1 (ko) 반도체 메모리 디바이스의 패드 스위칭 회로
KR950009852B1 (ko) 반도체 메모리 장치의 데이타 입력 버퍼
JP2005251315A (ja) メモリ装置
KR960002915Y1 (ko) 데이타 출력용 버퍼회로
KR100197569B1 (ko) 대기상태시 소비되는 전압을 줄인 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee