KR950001862A - 반도체 집적 회로 장치 - Google Patents
반도체 집적 회로 장치 Download PDFInfo
- Publication number
- KR950001862A KR950001862A KR1019940010874A KR19940010874A KR950001862A KR 950001862 A KR950001862 A KR 950001862A KR 1019940010874 A KR1019940010874 A KR 1019940010874A KR 19940010874 A KR19940010874 A KR 19940010874A KR 950001862 A KR950001862 A KR 950001862A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit device
- integrated circuit
- semiconductor integrated
- level
- potential
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 17
- 230000005669 field effect Effects 0.000 claims abstract 11
- 238000001514 detection method Methods 0.000 claims abstract 7
- 230000004913 activation Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims 2
- 238000000605 extraction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
- G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
반도체 집적 회로 장치는 고전위와 저전위 사이에서 변하는 통상의 신호와 시험 모드 설정 신호를 수신하는 외부 접속 단자(14)와 외부 접속 단자에 접속되어 이 외부 접속 단자를 통해 통상 신호를 수신하는 입력회로(15)와, 외부 접속 단자에 접속된 게이트, 부하 소자(20)를 통해 제 1 전압선에 접속된 드레인, 및 제 2 전압선에 접속된 소스를 갖는 n채널 전계 효과 트랜지스터(19)를 구비한다. 여기서 제 2 전압선의 전위는 상기 고전위와 거의 동일하고, 제 1 전압선의 전위는 고전위에 n채널 전계 효과 트랜지스터의 임계 전압을 합한 값보다 높거나 동일하다. 고전위에 상기 임계 전압을 합한 값보다 높거나 동일한 전위를 갖는 시험 모드 설정 신호는 n채널 전계 효과 트랜지스터에 인가된다. 반도체 집적 회로 장치의 시험을 시작하는데 사용되는 시험 모드 설정 신호 검출 신호는 n채널 전계 효과 트랜지스터이 드레인을 통해 출력된다. [선택도} 제 8 도
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 8 도는 본 발명의 제 1 실시예에 사용되는 시험 모드 설정신호 검출 회로 및 시험 기능 활성화 신호 발생 회로를 나타낸 회로도.
Claims (12)
- 고전위와 저전위 사이에서 변하는 통상의 신호와, 시험 모드 설정 신호를 수신하는 외부 접속 단자(14)와; 상기 외부 접속단자에 접속되어 이 외부 접속 단자르 통해 통상의 신호를 수신하는 입력 회로(15)와; 상기 외부 접속 단자에 접속된 게이트와, 부하 소자(20)를 통해 제 1 전압선에 접속된 드레인과, 제 2 전압선에 접속된 소스를 갖는 n채널 전계 효과 트랜지스터(19)을 구비하는데, 상기 제 2 전압선의 전위는 상기 고전위와 거의 동일하고, 상기 제 1 전압선의 전위는 상기 고전위에 상기 n채널 전계 효과 트랜지스터의 임계 전압을 합한 값보다 높거나 동일한 전위를 갖는 시험 모드 설정 신호가 상기 n채널 전계 효과 트랜지스터에 인가되고, 반도체 집적 회로 장치의 시험을 시작하는데 사용되는 시험 모드 설정 신호 거출 신호는 상기 n채널 전계 효과 트랜지스터의 드레인을 통해 출력되는 것을 특징으로 하는 반도체 집적 회로 장치.
- 제 1 항에 있어서, 상기 시험 모드 설정 신호 검출신호의 레벨을 상기 반도체 집적 회로장치의 내부외로의 논리 레벨을 가지고 상기 내부 회로에 인가되는 활성화 신호 레벨로 변환하는 레벨 변환 수단(22,36,37)을 추가로 구비하는 것을 특징으로 하는 반도체 집적 회로 장치.
- 제 2 항에 있어서, 상기 레벨 변환 수단(60,68)은 복수의 레벨 변환단을 포함하는 것을 특징으로 하는 반도체 회로 장치.
- 제 2 항에 있어서, 상기 시험 모드 설정 신호 검출 신호의 레벨을 상기 고전위와 저전위 사이에서 변환하는 활성화 신호의 레벨로 변환하는 레벨 변환 수단(22,36,37)을 추가로 구비하는 것을 특징으로 하는 반도체 집적 회로 장치.
- 제 1 항에 있어서, 상기 부하 소자는 CMOS인버터를 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
- 제 1 항에 있어서, 메모리 셀 어레이(24)와; 데이타 기록용 메모리 셀 어레이를 상기 메모리 셀 어레이로 액세스하여 그곳에서 데이타를 판독하는 액세스 수단(25-31)과; 기록 데이타를 상기 메모리 셀 어레이에 공급하고 판독 데이타를 상기 반도체 집적 회로 장치의 외부로 출력하는 입력/출력 수단(32,33)과; 상기 시험 모드 설정 신호 검출 신호에 응답하여 상기 반도체 집적 회로 장치를 시험하는 시험 수단(39,40)을 추가로 구비하는 것을 특징으로 하는 반도체 집적 회로 장치.
- 고전위와 저전위 사이에서 변하는 통상의 신호와, 시험 모드 설정 신호를 수신하는 외부 접속 단자(114)와; 상기 외부 접속 단자에 접속되어 이 외부 접속 단자를 통해 통상의 신호를 수신하는 입력회로(115)와; 상기 외부 접속 단자에 접속된 게이트와, 전류원(120)을 통해 제 2 전압선에 접속된 드레인과, 제 1 전압선에 접속된 소스를 갖는 p채널 전계 효과 트랜지스터(110)를 구비하는데, 상기 제 1 전압선의 전위는 상기 저전위와 거의 동일하고, 상기 제 2 전압선의 전위는 상기 저전위에 상기 p채널 전계 효과 트랜지스터의 임계 전압을 합한 값보다 낮거나 동일하며, 상기 저전위에 상기 임계 전압을 합한 값보다 나저나 동일한 전위를 갖는 시험 모드 설정 신호가 상기 p채널 전계 효과 트랜지스터에 드레인을 통해 출력되는 것을 특징으로 하는 반도체 집적 회로 장치.
- 제 7 항에 있어서, 상기 모드 설정 검출 신호 레벨을 상기 바도체 집적 회로 장치의 내부 회로의 논리 레벨을 가지고 상기 내부 회로에 인가되는 활성화 신호의 레벨로 변환하는 레벨 변환 수단을 추가로 구비하는 것을 것을 특징으로 하는 반도체 집적 회로 장치.
- 제 8 항에 있어서, 상기 레벨 변환 수단은 복수의 레벨 변환단(23,62,37)을 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
- 제7항에 있어서, 상기 시험 모드 설정 신호 검출 신호의 레벨을 상기 고전위와 저전위 사이에서 변환하는 활성화 신호의 레벨로 변환하는 레벨 변환 수단(22,36,37)을 추가로 구비하는 것을 특징으로 하는 반도체 집적 회로 장치.
- 제 7 항에 있어서, 상기 전류원(120)은 고전위로 설정된 게이트를 갖는 전계 효과 트랜지스터(130)를 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
- 제 7 항에 있어서, 메모리 셀 어레이(24)와; 데이타 기록용 메모리 셀 어레이를 상기 메모리 셀 어레이로 액세스하여 그곳에서 데이타를 판독하는 액세스 수단(25,31)과; 기록 데이타를 상기 메모리 셀 어레이에 공급하고 판독 데이타를 상기 반도체 집적 회로 장치의 외부로 출력하는 입력/출력 수단(32,33)과; 상기 시험 모드 설정 신호 검출 신호에 응답하여 상기 반도체 집적 회로 장치를 시험하는 시험 수단(39,40)을 추가로 구비하는 것을 특징으로 하는 반도체 집적 회로 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5146112A JPH0712902A (ja) | 1993-06-17 | 1993-06-17 | 半導体集積回路 |
JP93-146112 | 1993-06-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR950001862A true KR950001862A (ko) | 1995-01-04 |
Family
ID=15400429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940010874A KR950001862A (ko) | 1993-06-17 | 1994-05-19 | 반도체 집적 회로 장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5420869A (ko) |
EP (1) | EP0629951A1 (ko) |
JP (1) | JPH0712902A (ko) |
KR (1) | KR950001862A (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0138233B1 (ko) * | 1994-12-16 | 1998-06-15 | 김광호 | 마이크로 컨트롤러의 테스트회로 |
KR100192573B1 (ko) * | 1995-09-18 | 1999-06-15 | 윤종용 | 멀티 뱅크 구조의 반도체 메모리 장치 |
EP0788231B1 (en) * | 1996-01-31 | 2004-03-31 | SGS-THOMSON MICROELECTRONICS S.r.l. | High voltages detector circuit and integrated circuit using the same |
US5787096A (en) * | 1996-04-23 | 1998-07-28 | Micron Technology, Inc. | Circuit and method for testing an integrated circuit |
KR100412589B1 (ko) * | 1996-07-05 | 2004-04-06 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체 회로 시스템, 반도체 집적회로의 검사방법 및 그 검사계열의 생성방법 |
US5727001A (en) * | 1996-08-14 | 1998-03-10 | Micron Technology, Inc. | Circuit and method for testing an integrated circuit |
US5754559A (en) * | 1996-08-26 | 1998-05-19 | Micron Technology, Inc. | Method and apparatus for testing integrated circuits |
JP3211881B2 (ja) | 1998-06-11 | 2001-09-25 | 日本電気株式会社 | 半導体記憶装置 |
KR100286101B1 (ko) * | 1999-04-17 | 2001-03-15 | 윤종용 | 반도체 장치의 신호 발생회로 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4558232A (en) * | 1982-02-22 | 1985-12-10 | Simpson Richard D | Level detector circuit for microcomputer devices |
JPS62217714A (ja) * | 1986-03-19 | 1987-09-25 | Fujitsu Ltd | 高電圧検出回路 |
FR2613491B1 (fr) * | 1987-04-03 | 1989-07-21 | Thomson Csf | Dispositif de detection du niveau haut d'une tension en technologie mos |
JPH081760B2 (ja) * | 1987-11-17 | 1996-01-10 | 三菱電機株式会社 | 半導体記憶装置 |
JPH0770573B2 (ja) * | 1989-07-11 | 1995-07-31 | 富士通株式会社 | 半導体集積回路装置 |
US5170077A (en) * | 1990-09-14 | 1992-12-08 | Texas Instruments Incorporated | Voltage level detecting circuit |
-
1993
- 1993-06-17 JP JP5146112A patent/JPH0712902A/ja not_active Withdrawn
-
1994
- 1994-05-11 US US08/241,466 patent/US5420869A/en not_active Expired - Fee Related
- 1994-05-17 EP EP94107617A patent/EP0629951A1/en not_active Withdrawn
- 1994-05-19 KR KR1019940010874A patent/KR950001862A/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
EP0629951A1 (en) | 1994-12-21 |
JPH0712902A (ja) | 1995-01-17 |
US5420869A (en) | 1995-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920020507A (ko) | 반도체 집적 회로 장치 | |
KR20010030349A (ko) | 비트 라인 전압에 독립적으로 오프셋 전압을 발생시킬 수있는 반도체 메모리 장치 | |
KR100190080B1 (ko) | 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 회로 | |
KR880003330A (ko) | 내부회로의 동작모드를 스위치하기 위한 기능을 갖는 반도체집적회로 | |
US5459421A (en) | Dynamic-static master slave flip-flop circuit | |
US5367491A (en) | Apparatus for automatically initiating a stress mode of a semiconductor memory device | |
US5111136A (en) | Semiconductor circuit | |
KR920702533A (ko) | 초기화 셋팅 회로와 이것을 이용한 반도체 메모리 장치 | |
KR950001862A (ko) | 반도체 집적 회로 장치 | |
KR970063273A (ko) | 반도체 메모리의 번인 감지 회로 | |
KR980011453A (ko) | 출력버퍼회로 | |
KR920008769A (ko) | 비소멸성 반도체 기억 장치용 센스 증폭기 | |
KR950020704A (ko) | 반도체 메모리 장치 | |
US6717865B2 (en) | Voltage detection circuit and method for semiconductor memory devices | |
KR960025777A (ko) | 프리챠지 회로를 갖는 반도체 메모리 디바이스 | |
KR910006994A (ko) | 센스 앰프회로 | |
KR970069467A (ko) | 페이지 액세스 모드를 갖는 단일-칩 메모리 시스템 | |
KR870009398A (ko) | 반도체 기억장치 | |
KR930003150A (ko) | 데이터 보유 모드에서의 리프레시 단축회로를 갖춘 반도체 메모리 장치 | |
KR950015394A (ko) | 스태틱 랜덤 억세스 메모리 | |
KR870007511A (ko) | 데이타 판독회로 | |
KR940018975A (ko) | 반도체 메모리 | |
US6751139B2 (en) | Integrated circuit reset circuitry | |
KR930001422A (ko) | 스태틱 반도체 메모리 디바이스 | |
JPS6166295A (ja) | 半導体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |