JP3592929B2 - 自己破壊型半導体装置 - Google Patents
自己破壊型半導体装置 Download PDFInfo
- Publication number
- JP3592929B2 JP3592929B2 JP11052798A JP11052798A JP3592929B2 JP 3592929 B2 JP3592929 B2 JP 3592929B2 JP 11052798 A JP11052798 A JP 11052798A JP 11052798 A JP11052798 A JP 11052798A JP 3592929 B2 JP3592929 B2 JP 3592929B2
- Authority
- JP
- Japan
- Prior art keywords
- self
- destruction
- circuit
- semiconductor device
- destructive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Storage Device Security (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置に関するもので、機密性の高い重要な情報を記憶および処理する機能を傭えた半導体装置に係わり、特には半導体集積回路のメモリ内容の改ざんに対するセキュリティー技術に関するものである。
【0002】
【従来の技術】
半導体集積回路(Large-Scale Integrated Circuit,LSI)が形成されている半導体装置のその集積回路の機能、動作方法、回路方式、回路パタン、記憶データなどを解析するため、従来より、図7に示すように、半導体装置に設けられている外部接続用の電極パッド7に探査用電源を接続し、電気信号を供給してLSIテスターなどで端子の信号の入出力を測定する方法がある。
【0003】
また、それらの解析のため、半導体装置表面より光学顕微鏡などの形状認識装置を用いて、回路ブロック構成や、回路パタンそのものを観察し、さらに一歩進んで、外部接続用端子7に現れない集積回路内部の配線上で観測する方法がある。
したがって、現行のICカード13においては、ICモジュール11を開放・解剖し、ICチップ12内部の情報を読み出し、さらにメモリ内容を解析して改ざんすることが可能であり、セキュリテイーの観点から問題である。
【0004】
図7は、現行のICカード13におけるICモジュール11の構成例を示しており、同図において、(a)はICカード13に搭載された半導体集積回路における回路ブロック配置を示す平面図、(b)は断面図、(c)はICモジュール搭載例を示す断面図である。
【0005】
図7(c)に示すように、カード厚0.76mmのICカード13には、ホットメルト接着剤34により、ICモジュール11が搭載されている。
この場合、ICモジュール11は、接触型ICカードの電極に当たるコンタクトパターン35を形成したガラスエポキシ基板36に、ICチップ12がダイボンディングされ、金ワイヤー37によって、引き出し電極パッド7と各コンタクトパターン35とがワイヤーボンディングされた後、モールド樹脂38により封止された構造をしている。
【0006】
図7(a)に示すように、ICチップ12の上には、データメモリとして不揮発性メモリであるEEPROM(Electrically Erasable Programable Read Only Memory)14、およびその書込・消去のための電圧昇圧回路を始めとする周辺回路15、読み出し専用メモリであるROM16、演算や制御を行う中央演算処理部であるCPU(Central Processing Unit )17が配置されている。
【0007】
さらに、一時蓄え用のメモリとしてのランダムアクセスメモリであるRAM18、さらにセキュリティー認証用マイクロプロセッサMPU19、および外部接続用の端子への引き出し電極パッド7が配置されている。
そして、これら周辺には、データバスおよび電源供給用の電極配線(図示せず)が施されている。
【0008】
このようなICカード13に搭載されたEEPROM14やROM16および認証用MPU19には、通信の際に必要なプロトコル、認証用の番号コード、使用金額、残り度数などの種々の重要なデータが格納されている。
そのため、これらのコードやデータ類、さらには半導体装置を構成する回路ブロック、回路パタンなどの情報は、ICカードの偽造・改ざんを防止する観点から、第三者によって読み出されることを阻止する必要がある。
【0009】
しかしながら、上記図7に示すような半導体装置においては、上部からの観測によって回路構成ブロックを始め、EEPROM14やROM16および認証用MPU19の配置を見ることができ、その上、電子ビームを用いたプロービング測定により、メモリ素子の内容を容易に読み出したり、セキュリティー認証用MPU19をトリガー暴走させて誤動作させ、認証プロセスそのものをスキップさせたりすることが可能であった。
【0010】
そこで、従来、本体ケースの開放を検出するセンサー(光センサー、太陽電池など)と、このセンサー検出信号に応答してオン動作するスイッチング回路と、半導体集積回路に対して前記スイッチング回路を介して逆極性に接続された集積回路破壊用電池とを傭えた自己破壊型ICモジュールが提案された。
【0011】
上記構成によれば、原理的には、集積回路のメモリ内容を改ざんしようとして本体ケースを開けると、これがセンサーにより検出され、この検出信号によりスイッチング回路がオン動作する。
これに伴って、集積回路破壊用電池から集積回路に逆バイアスが印加され、集積回路が破壊されることになり、改ざんを不可能とするものとなっていた。
【0012】
【発明が解決しようとする課題】
しかしながら、このような従来の半導体装置では、光センサーや太陽電池などをセンサーとして用いた場合、これらセンサーが反応しない波長領域の光源しかない(写真現像の場合のような)暗室で開放の作業を行えば、センサーの機能を実質的に停止させることが可能であり、改ざんを確実に阻止できないという問題点があった。
【0013】
なお、解剖を検出するセンサーとしては、他にICモジュールを構成する容器内壁に微細な導電路を巻き線構造で設け、容器の破壊・貫入による断線を検出する形態も提案されているが、このようなセンサーでは常に電流を流し続ける必要があり、ICカードに搭載可能な薄型電池の容量密度では長時間動作させることが困難である。
【0014】
また、薄型の破壊用電力供給源をステープラー(ホッチキス)貫通などにより予め短絡させてしまえば、半導体集積回路部分の破壊無しに解剖を行うことが可能である。
しかも、CMOS回路技術で集積回路を構成した場合は、逆極性電圧を印加しても必ずしもICの破壊は起こらない。
【0015】
さらに、ICカードに搭載可能な薄型リチウム電池を用いた場合、リチウム電池の内部抵抗が非常に高いため、一時に大電流を流して集積回路を破壊しようとしても、電池の内部抵抗による電圧降下により必要電圧が得られないという問題もあった。
本発明はこのような課題を解決するためのものであり、半導体集積回路のメモリ内容への改ざん行為を確実に阻止できることを目的とする自己破壊型半導体装置を提供することを目的としている。
【0016】
【課題を解決するための手段】
このような目的を達成するために、本発明による半導体装置は、破壊回路により自己破壊を行うための電荷を蓄積しておく1つ以上の破壊用キャパシタを集積回路と同一半導体基板上に形成して、電力供給源から制御回路乃至素子を介して電荷を供給しておき、この電力供給源の電圧変化に応じて制御回路乃至素子を切替接続することにより破壊用キャパシタに蓄積した電荷を破壊回路に印加するようにしたものである。
また、電源供給源を、半導体集積回路の重要部分を光学的に遮蔽するように配置するようにしたものである。
【0017】
したがって、半導体集積回路のメモリ内容を改ざんしようとして、電力供給源を外そうとすると、これが検出されて破壊用キャパシタに蓄積された電荷が破壊回路に印加され、改ざんしようとする集積回路の一部配線ないし必須メモリデータが破壊され、改ざんが阻止される。
また、電力供給源により半導体集積回路の重要部分が光学的に遮蔽され、光学的観察を回避することができ、表面観察のため、遮蔽に用いられている電力供給源をICチップより取り外した場合は、半導体集積回路そのものが破壊されて、改ざんが阻止される。
【0018】
【発明の実施の形態】
次に、本発明について図面を参照して説明する。
図1は本発明の第1の実施の形態である自己破壊型半導体装置の回路ブロック構成図である。
半導体基板9上の集積回路1には、前述した図7に示すように、本来のICカード機能に必要なメモリ素子14,16、および制御用の中央演算処理素子17,19が形成されているが、ここでは省略している。
【0019】
本発明では、以上の構成に加えて、暗号コードや認証コードなど、特に重要な情報を記憶しているメモリ素子14には、破壊回路2として、別系統のメモリ情報を破壊する破壊回路、あるいは信号配線経路にヒューズ・アンチヒューズを設けた破壊回路が付加されており、さらに半導体基板9上には、破壊用キャパシタ3、制御用回路乃至素子4、および電圧変化検出回路5が形成されている。
【0020】
そして、電圧変化検出回路5により端子電圧が常時監視されている端子に、薄型の電力供給源6(現行のリチウム一次電池では、電圧3.6Vで厚さ0.1mm)が接続配置されている。
【0021】
以下では、この破壊回路2について、具体例を参考に説明する。
例えば、フラッシュEEPROM14をメモリ素子として利用している場合、そのメモリ情報を消去するには、12〜15Vの電圧が必要であり、そのような高電圧を発生させる消去用の昇圧回路がEEPROM14の周辺回路15として形成されている。
【0022】
したがって、破壊回路2としては、本来のIC機能で用いる消去用昇圧回路15(図7参照)に制御回路乃至素子4によりスイッチング接続することにより併用してもよいし、それとは別個に追加配置してもよい。
あるいは、薄型の電力供給源6を直列接続して数層重ねることにより、必要とする電圧を発生させ、この電力により破壊用キャパシタ3に電荷を蓄積するようにしてもよい。
【0023】
フラッシュEEPROMでは、2層ポリシリコンにより構成される制御ゲートからなるワード線に対して、パルス的に12〜15Vの電圧を印加すると、容量結合された浮遊ゲート電極へ基板から電子が注入され、全ビットが等しく「1」または「0」と書き換えられる。
こうして、メモリ情報を破壊することもできる。
【0024】
また、強誘電体メモリ素子が不揮発性メモリとして搭載されている場合、消去用の電圧は5V程度と低いので、2つ以上の直列接続された電力供給源6より、電荷を蓄積した大容量の破壊用キャパシタ3を直接接続するなど、より簡便に破壊回路2を構成することも可能である。
【0025】
いずれにせよ、本発明では、このような破壊回路2を駆動するための電力供給源6として、半導体基板9上に形成された大容量の破壊用キャパシタ3に蓄積された電荷を用いる。
このキャパシタ3には、通常動作状態において、制御回路乃至素子4を介して電力供給源6が接続されており、電力供給源6の出力電圧は、容量結合性の電圧変化検出回路5により、随時、監視されている。
【0026】
なお、破壊用キャパシタ3は、半導体基板9上に形成した熱酸化膜(Si02 )を絶縁膜として利用する構造にし、大容量のものとするのが望ましい。
というのは、熱酸化膜の場合、そのリーク電流が極めて少ないなどの特徴が利用でき、エネルギー密度の小さな薄型の電力供給源6によってキャパシタ3に大量の電荷を蓄積でき、しかもリークによるエネルギー消費が少なくできるからである。
【0027】
盗賊団が、ICチップ12の改ざんを目的として、電力供給源6を外しにかかった場合、容量結合性の電圧変化検出回路5によりその電圧変化が検出され、電圧変化検出回路5からの検出信号によりオン動作した制御回路乃至素子4を介して、破壊用キャパシタ3の電力が上記破壊回路2に印加される。
【0028】
そのため、改ざんしようとする集積回路1のメモリ情報が破壊される。
メモリ破壊のレベルは、電力供給源6の電圧に応じて、単にメモリ情報を消去するレベルから、集積回路内の信号配線路に内蔵したヒューズまたはアンチヒューズを切断することで、集積回路1そのものを破壊するというレベルまであり得る。
【0029】
図2は本発明の自己破壊型半導体装置の基本構成を示しており、(a)は平面図、(b)は断面図である。
半導体基板9上には、図2(a)に示されているように、従来のICカード機能用のデータメモリ部(EEPROMあるいは強誘電体メモリ素子などで構成)14、プログラムメモリ部(ROMなどで構成)16、それらの一時蓄え用のメモリ部(RAMなどで構成)18、およびそれらのデータ処理演算用の中央演算処理部(CPUなどで構成)17が形成されている。
【0030】
これに加え、破壊用キャパシタ3、制御回路乃至素子4、および電圧変化検出回路5が形成され、自己破壊型の集積回路8が構成されている。
このような自己破壊型の集積回路8が形成された半導体基板9は、ICカード13としての動作に必要な8つの電極パッド7に加え、電力供給源6と接続するための電極パッド10が新たに2つ(コンタクトペア)追加されている。
【0031】
ここで、薄型の電力供給源6は、図2(b)に示すように、正極集電体兼端子板21、正極22、固体電解質23、負極24、負極集電体兼端子板25の積層構造により形成され、周辺を封入口材26により熱溶着封止されている。
電力供給源の接続リード28と、電力供給源接続用電極パッド10は、バンプ27により接続されている。
【0032】
電力供給源6の搭載方法には、図2(a)に示すように、ICチップ12に並列に配置することも可能である。
また、表面側を電極基体により遮蔽するフェースダウンのフリップチップ実装をする場合には、裏面観察を阻止するために、図2(b)に示すように裏面側に接着フィルム20を介して搭載することもできる。
【0033】
さらに、図3に示すように、光学的な表面観察を阻止する目的であれば、接着フィルム20を介して、ICチップ12の素子形成側表面に搭載する方法もある。
同図において、(a)は平面図、(b)は断面図であり、図2と同等部分には同一符号を付してある。
【0034】
なお、現行のリチウム一次電池を電力供給源6として利用する場合、ICチップ12の厚さが0.05mm、電池厚さが0.1mmであるので、ICカード13の厚さ0.76mmを越えない条件のもとで、電力供給源6としてリチウムー次電池を5層重ね(3.6×5=18V)しても、合計0.55mm(=0.1mm×5+0.05mm)程度に納めることが可能である。
【0035】
次に、図4を参照して、本発明の第2の実施の形態について説明する。
搭載する薄型の電力供給源6の容量に限りがあることから、制御回路乃至素子4としては、できる限り消費電力の小さいものが望ましい。
通常、制御回路乃至素子4は、トランジスタを組み合わせて構成する半導体スイッチが一般的であるが、この場合、オフ時のサブスレッショルド電流リークによる電力消費を低減することが大きな課題である。
【0036】
本発明では、そのような低消費電力の制御回路乃至素子4として、可動部を有する微小機械素子の一種で、静電引力を利用して接点の開閉を行うマイクロメカニカルスイッチを用いることも可能である。
図4に、そのような静電引力で接点の開閉を行うマイクロメカニカルスイッチの一例を示す。同図において、(a)は断面図、(b)は平面図である。
【0037】
図4(a)に示すように、マイクロメカニカルスイッチには、可動吸引電極47は、支持梁48および接続用電極49aを通して設置されている。
固定吸引電極50に電圧を印加しない場合、可動接点電極51は支持梁48の弾性力(上向き)により、固定接点電極52b,52c側に押しつけられている。
【0038】
この結果、COMM入力端子53は、出力2端子54bと導通している。
なお、固定接点電極52b,52cは、接点電極支持部55により支持され、それぞれ接続用電極49b,49cを介してCOMM入力端子53および出力2端子54bに電気的に接続されている。
また、可動接点電極51は、絶縁膜57により支持梁48と電気的に絶縁されているとともに、機械的に支持梁48に固定されている。
【0039】
可動接点動作用電源端子56から固定吸引電極50に電圧を印加すると、固定吸引電極50と可動吸引電極47との間に働く静電引力により、支持梁48は下がる。
すると、可動接点電極51は固定接点電極52b,52c側から離れ、反対側の固定接点電極52a,52d側に押しつけられる。
この結果、可動接点電極51を介して、COMM入力端子53が出力1端子54aと導通する。
【0040】
固定吸引電極50への電圧印加を停止すると、支持梁48の弾性力により、可動接点電極51は上方に移動する。
この結果、再び可動接点電極51は、固定接点電極52b,52c側に押しつけられ、COMM入力端子53は出力2端子54bと導通する。
このようにして、マイクロメカニカルスイッチにより、電流経路の切換が行われる。
【0041】
次に、図5を参照して、本発明の第3の実施の形態について説明する。
本発明において、破壊回路2の構成は、ICチップ12の再利用を回避するのに重要である。
本発明では、破壊用キャパシタ3に蓄積された電力を用いて、ヒューズあるいはアンチヒューズを含んだ一部回路を破壊することにより、確実に集積回路の機能を破壊する。
【0042】
破壊すべき回路としては、図5に示すように、ICチップ12の動作において最も重要なROMブート回路の読み出し回路などが一例として考えられる。
図5(a)では、読み出し回路のアドレス信号のデコーダ入出力線部分、例えば信号線CA0,CA1,CA2、CA3、RA0,RA1,RA2、RA3の一部にアンチヒューズ39を設けて、破壊回路2を構成している。
【0043】
図5(b)に、各セル部分におけるセル構成の平面パタン図を示す。
行デコーダ40の入出力は、各セル100〜133を構成するセルトランジスタのゲート電極を構成しているポリシリコンのワード線を介して行われており、これに垂直に第1層Alによるビット線43(B0 ,B1 ,B2 ,B3 )が走っている。
ここでは、行デコーダ40のゲートGR1の信号入出力線RA1の部分に薄い酸化膜によるアンチヒューズ39(図中「×」印)を設けてある。
【0044】
図6はアンチヒューズの構造を示しており、(a)は平面パタン図、(b)はA−A’断面図である。
図6(b)に示すように、通常、P型のSi半導体基板上に素子分離絶縁膜(LOCOS)46により絶縁された状態で、ポリシリコンのワード線42が走る。
アンチヒューズ39は、素子分離絶縁膜46を一部形成せず、そこに薄いゲート酸化膜39aを形成した後、燐を高濃度に打ち込むことで、N+拡散層45を設け、これをグランドとする。
【0045】
このゲート酸化膜39aで絶縁されたN+拡散層45上を走るポリシリコンのワード線42に、電力供給源6からの電荷を蓄積した大容量の破壊用キャパシタ3から電圧を印加すると、ゲート酸化膜39aが絶縁破壊され、ワード線42が基板と短絡する。
この結果、このワード線42を用いる行デコーダ40によりアドレッシングされる全てのセル(セル101,111,121,131)が読み出し不能となり、ROMの読み出しが確実に阻止される。
【0046】
なお、ゲート酸化膜39aの膜厚として8nmを用いると、その絶縁溶融破壊には20MV/cmもの高電界が必要となる。
この場合、破壊に必要な電圧は16Vとなり、薄型のリチウムー次電池を電力供給源6として用いる場合は、3.6V×5段=18Vであるので、4〜5段程直列接続して配置し、この電力を大容量の破壊用キャパシタ3に蓄積することにより、十分な破壊用電力が得られる。
【0047】
あるいは、信号入出力線RA1として動作しているポリシリコンのワード線42の一部を細線化することにより、その部分をヒューズとすることもできる。
すなわち、その信号線に、電荷を蓄積した大容量の破壊用キャパシタ3より大電流を流し、ポリシリコン配線の細線化した部分を熱溶融により飛散させる。
こうして、信号入出力線RA1の途中に設けたヒューズ部分を断線させることで、ROMブート回路の読み出し回路を破壊させることもできる。
【0048】
【発明の効果】
以上説明したように、本発明は、破壊回路により自己破壊を行うための電荷を蓄積しておく破壊用キャパシタを集積回路と一体に設け、通常、これとは別体の電源供給源から接続端子および制御回路乃至素子を介して破壊用キャパシタに電荷を蓄積するものとし、集積回路のメモリ内容を改ざんする目的で電源供給源を外した場合は、その接続端子間電圧の変化に応じて、制御回路乃至素子を切換動作させることにより、破壊用キャパシタの電荷を破壊回路に供給するようにしたものである。
したがって、従来のように、光センサーを用いた場合と比較して、光センサーが動作しない暗室などで改ざん行為を行った場合でも、改ざん行為に不可欠な電源供給源の取り外しが検出され、破壊回路が確実に動作して、メモリ情報の一部破壊や一部信号配線の断線により改ざん行為を確実に阻止できる。
【0049】
また、電源供給源を半導体集積回路の重要部分を遮蔽するように配置したので、光学的観察を回避することができる。特に、表面観察のためには、遮蔽に用いている電力供給源をICチップより取り外す必要があるが、そのような行為は、これまで詳しく説明してきたように改ざんしようとする半導体集積回路そのものを破壊してしまうので、半導体集積回路のメモリ内容の改ざん行為を確実に防止できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による自己破壊型半導体装置の回路ブロック構成図である。
【図2】図1の配置構成例を示す平面図および断面図である。
【図3】図1の他の配置構成例を示す平面図および断面図である。
【図4】制御回路乃至素子の構成例を示す断面図および平面図である。
【図5】アンチヒューズ用いた破壊回路の構成例を示す説明図である。
【図6】アンチヒューズの構成例を示す説明図である。
【図7】一般的なICカードの構成例を示す説明図である。
【符号の説明】
1…半導体集積回路、2…破壊回路、3…破壊用キャパシタ、4…制御回路乃至素子、5…電圧変化検出回路、6…電力供給源、7…外部接続用電極、8…自己破壊機能を有する半導体集積回路、9…半導体基板、10…電力供給源接続用電極パッド、11…ICモジュール、12…ICチップ、13…ICカード(プラスチックケース)、14…データメモリ(EEPROMなど)、15…周辺回路、16…プログラムメモリ(ROMなど)、17…中央演算処理部(CPU)、18…ランダムアクセスメモリ(RAMなど)、19…認証用マイクロプロセッサ(MPU)、20…接着フィルム、21…正極集電体兼端子板、22…正極、23…固体電解質、24…負極、25…負極集電体兼端子板、26封止材、27…バンプ、28…接続リード、33…後段増幅回路、34…ホットメタル接着剤、35…コンタクトパターン、36…ガラスエポキシ基板、37…金ワイヤ、38…モールド樹脂、39…アンチヒューズ、39a…ゲート酸化膜、40…行デコーダ、41…列デコーダ、42…ワード線(ポリシリコン)、43…ビット線(Al)、44…拡散層、45…N+拡散層(アンチヒューズ)、46…素子分離絶縁膜(LOCOS)、101〜133…セル、47…可動吸引電極、48…支持梁、49a〜49c…接続用電極、50…固定吸引電極、51…可動接点電極、52a〜52d…固定接点電極、53…COMM入力端子、54a…出力1端子、54b…出力2端子、55…接点電極支持部、56…可動接点動作用電源端子、57…絶縁膜。
Claims (7)
- 半導体メモリ素子からなる記憶手段と、中央演算処理素子からなり記憶手段に記憶されるデータを処理する処理手段と同一半導体基板上に形成された半導体装置において、
半導体集積回路のメモリ情報の一部を破壊あるいは一部信号配線を断線させることにより自己破壊を行う破壊回路と、
この破壊回路により自己破壊を行うための電荷を蓄積しておく1つ以上の破壊用キャパシタと、
1つ以上の接続端子を介して接続されて前記破壊用キャパシタに電荷を蓄積する電力供給源と、
前記接続端子の電圧を容量素子を介して監視しその電圧低下に応じて検出信号を出力する電圧変化検出回路と、
この電圧変化検出回路からの検出信号に応じて前記破壊用キャパシタを切替接続するための制御回路乃至素子とを、それぞれ同一半導体基板上に形成し、
前記制御回路乃至素子は、通常状態において、前記電力供給源の電荷を前記破壊用キャパシタに蓄積し、前記電圧変化検出回路が前記電力供給源の電圧変化を検出した場合は、前記破壊用キャパシタの電荷を前記破壊回路に供給するよう切替動作することを特徴とする自己破壊型半導体装置。 - 請求項1記載の自己破壊型半導体装置において、
電力供給源は、半導体集積回路の重要部分を光学的に遮蔽するように配置することを特徴とする自己破壊型半導体装置。 - 請求項1記載の自己破壊型半導体装置において、
電源供給源は、正極集電体、正極、固体電解質、負極、負極集電体を積層して構成する薄型の電力供給源であることを特徴とする自己破壊型半導体装置。 - 請求項1記載の自己破壊型半導体装置において、
制御回路乃至素子としてマイクロメカニカルスイッチを用い、このマイクロメカニカルスイッチを同一半導体基板上に形成することにより実現することを特徴とする自己破壊型半導体装置。 - 請求項1記載の自己破壊型半導体装置において、
破壊回路は、半導体集積回路の一部信号配線経路にヒューズまたはアンチヒューズを設けることにより形成し、このヒューズまたはアンチヒューズに破壊用キャパシタに蓄積された電荷を印加することにより、一部信号配線経路を破壊することを特徴とする自己破壊型半導体装置。 - 請求項1記載の自己破壊型半導体装置において、
破壊回路は、破壊用キャパシタに蓄積された電荷を少なくとも1つのワード線に印加することにより、不揮発性メモリ素子に記憶された一部データビットを消去してメモリ内容を破壊することを特徴とする自己破壊型半導体装置。 - 請求項1記載の自己破壊型半導体装置において、
半導体集積回路は、ICカードに搭載するICチップであることを特徴とする自己破壊型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11052798A JP3592929B2 (ja) | 1998-04-21 | 1998-04-21 | 自己破壊型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11052798A JP3592929B2 (ja) | 1998-04-21 | 1998-04-21 | 自己破壊型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11306786A JPH11306786A (ja) | 1999-11-05 |
JP3592929B2 true JP3592929B2 (ja) | 2004-11-24 |
Family
ID=14538075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11052798A Expired - Fee Related JP3592929B2 (ja) | 1998-04-21 | 1998-04-21 | 自己破壊型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3592929B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10216932B2 (en) | 2015-10-19 | 2019-02-26 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and solid state drives including the same |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004021346A1 (de) * | 2004-04-30 | 2005-12-01 | Micronas Gmbh | Chip mit Versorgungseinrichtung |
KR100606157B1 (ko) * | 2004-07-26 | 2006-08-01 | 삼성전자주식회사 | 파워 레벨 감지 회로를 가지는 플레시 메모리 |
JP4734932B2 (ja) * | 2005-01-21 | 2011-07-27 | 富士ゼロックス株式会社 | 無線機能付メモリモジュール |
JP2007066008A (ja) * | 2005-08-31 | 2007-03-15 | Seiko Instruments Inc | 電子装置 |
US9318178B2 (en) | 2010-02-02 | 2016-04-19 | Hitachi, Ltd. | Semiconductor storage device and data processing method |
FR2968805B1 (fr) * | 2010-12-14 | 2013-09-27 | Oberthur Technologies | Carte a microcircuit protegee par un fusible |
JP5703985B2 (ja) * | 2011-06-13 | 2015-04-22 | 富士通セミコンダクター株式会社 | 半導体装置 |
CN108114966A (zh) * | 2017-08-07 | 2018-06-05 | 鸿秦(北京)科技有限公司 | 一种基于电能储能的芯片物理销毁方法和装置 |
CN112213969B (zh) * | 2020-06-01 | 2024-05-31 | 广州云利数码科技有限公司 | 基于军事化物联网的智能辅助执法管理辅助系统 |
CN113838809A (zh) * | 2021-09-22 | 2021-12-24 | 深圳先进技术研究院 | 一种可实现芯片自毁的芯片附属装置及其控制方法 |
-
1998
- 1998-04-21 JP JP11052798A patent/JP3592929B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10216932B2 (en) | 2015-10-19 | 2019-02-26 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and solid state drives including the same |
Also Published As
Publication number | Publication date |
---|---|
JPH11306786A (ja) | 1999-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3592929B2 (ja) | 自己破壊型半導体装置 | |
US4757359A (en) | Thin oxide fuse | |
KR20000062452A (ko) | 포스트-패키지 디램 리페어를 위한 안티퓨즈 회로 | |
US10886283B2 (en) | Compact antifuse element and fabrication process | |
US5986284A (en) | Semiconductor device | |
KR100708597B1 (ko) | 반도체 메모리 칩 모듈 | |
RU2213390C2 (ru) | Полупроводниковая интегральная схема с защитным покрытием поверхности | |
JP3641182B2 (ja) | 自己破壊型半導体装置 | |
JP3725695B2 (ja) | 自己破壊型半導体装置 | |
JP3641149B2 (ja) | 自己破壊型半導体装置 | |
JP3853737B2 (ja) | Fibセンサのための回路 | |
JP3420944B2 (ja) | 自己破壊型半導体装置 | |
JP3725696B2 (ja) | 自己破壊型半導体装置 | |
JP3529635B2 (ja) | 自己破壊型半導体装置 | |
JP3725698B2 (ja) | 自己破壊型半導体装置 | |
JP3725705B2 (ja) | 自己破壊型半導体装置 | |
JP2755781B2 (ja) | 半導体記憶装置およびその製造方法 | |
JP3677215B2 (ja) | Icカード | |
US6002609A (en) | Semiconductor device having a security circuit for preventing illegal access | |
JP3442994B2 (ja) | 半導体装置及びその製造方法 | |
EP0926737B1 (en) | A screened EEPROM cell | |
JPH11328036A (ja) | Icカード | |
US11367720B2 (en) | Method for protecting an integrated circuit module using an antifuse, and corresponding device | |
US20040027877A1 (en) | Method for setting the threshold voltage of a field-effect transistor, field-effect transistor and integrated circuit | |
JP3563593B2 (ja) | Icカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040826 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |