KR100708597B1 - 반도체 메모리 칩 모듈 - Google Patents

반도체 메모리 칩 모듈 Download PDF

Info

Publication number
KR100708597B1
KR100708597B1 KR1020017016453A KR20017016453A KR100708597B1 KR 100708597 B1 KR100708597 B1 KR 100708597B1 KR 1020017016453 A KR1020017016453 A KR 1020017016453A KR 20017016453 A KR20017016453 A KR 20017016453A KR 100708597 B1 KR100708597 B1 KR 100708597B1
Authority
KR
South Korea
Prior art keywords
chip
memory
memory chip
semiconductor memory
chip module
Prior art date
Application number
KR1020017016453A
Other languages
English (en)
Other versions
KR20020021137A (ko
Inventor
토마스 그라슬
Original Assignee
지세케 앤드 데브리엔트 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지세케 앤드 데브리엔트 게엠베하 filed Critical 지세케 앤드 데브리엔트 게엠베하
Publication of KR20020021137A publication Critical patent/KR20020021137A/ko
Application granted granted Critical
Publication of KR100708597B1 publication Critical patent/KR100708597B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Credit Cards Or The Like (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 칩 카드 용 반도체 메모리 칩 모듈에 관한 것으로, 비휘발성 메모리 칩(EEPROM)(4)과 휘발성 메모리 칩(SRAM)(6)이 서로 적층되어 있고 그리고 수직형 중간 칩 접속부(16)에 의해 서로 직접 결합되어 있다. 급속 억세스를 갖는 휘발성 메모리는 프로그램을 신속하게 처리할 수 있게끔 한다. 비휘발성 메모리에는 데이타가 영구적으로 저장될 수 있고 그리고 안전하게 재로딩될 수 있다. 디코더 회로를 갖는 칩(8)이 다른 레벨로 포함될 수 있고, 버퍼 캐패시터(20)도 칩에 집적되어서 동작 중 일정한 공급전압으로 재충전 되어진다.
메모리 칩, 버퍼 캐패시터, 디코더 회로

Description

반도체 메모리 칩 모듈{Semiconductor Memory Chip Module}
본 발명은 다수의 서로 다른 형식으로된 메모리 칩들을 가지는 반도체 메모리 칩 모듈에 관해, 보다 상세하게는 서로 다른 제조기술로 실행된 다수의 메모리 칩들을 가지는 반도체 메모리 칩 모듈에 관한 것이다. 특히, 본 발명은 스마트카드에 적절한 반도체 메모리 칩 모듈에 그리고 그와 같은 칩 모듈이 장착된 스마트 카드에 관한 것이다.
현재 사용되고 있는 반도체 메모리는 저마다의 제조기술, 작동매개변수, 캐패시턴스 등에 따라 서로 다른 형식으로 정해진다. 반도체 메모리는 예를 들면 휘발성 메모리와 비휘발성 메모리로 분할될 수 있다.
스마트카드 및 스마트카드 터미널에 있어, 내용이 지워질 수 있고 그리고 겹쳐 쓰여질 수 있는 비휘발성 메모리를 사용하는 것이 편리하다. 그와 같은 목적으로 전형적으로 사용되는 반도체 메모리가 EEPROMs이다.
그와 같은 EEPROMs, 이를테면, 지워질 수 있고 전자 프로그램 판독형 메모리는 지우고 그리고 다시 쓸 수 있는 어떤 회로복잡성을 필요로 하며 또는 휘발성 메모리, 예컨대 DRAM 또는 SRAM에 비해 상대적으로 긴 억세스시간을 요한다. 그와같은 반도체 메모리가 소프트웨어 프로그램의 실행중에 사용된다면, 프로그램에 대해 서는 오로지 저속 실행만이 가능하다. 아울러, EEPROM은 전형적으로 10,000 내지 100,000 범위의 지우기 및 쓰기 동작의 제한된 수치만을 허용한다.
만약, 비휘발성 메모리, 예컨대, EEPROM의 존재가 요구되고 그렇지만 급속-액세스 메모리가 프로그램 실행을 위해 요구된다면, 하나의 아이디어는 EEPROM에 부가하여 프로그램실행에 사용되는 휘발성 메모리로서 예컨대 SRAM를 제공하는 것이다. 만약 결과치가 프로그램의 실행 후 얼마동안 저장될 것이라면, 요구된 데이타는 EEPROM에 재로딩될 수 있다.
서로 다른 형식의 반도체 메모리, 즉, 본 출원에 있어 비휘발성 메모리(EEPROMs)와 급속휘발성 메모리(SRAMs)는 서로 다른 제조기술을 기초로 한다. 만약 그와같은 2개의 서로 다른 형식의 반도체 메모리가 나란히 사용된다면, 2 메모리를 동작가능하게 상호접속 시키는데 상당한 노력이 요구된다.
상대적으로 이들 2 메모리 사이에는 긴 도전경로가 필요하다. 이것은 이용되는 칩 영역에 있어 상대적으로 큰 부분을 차지한다.
독일 특허 공보 DE 196 26 337 A1은 데이타를 저장하기 위해 휘발성 및 비휘발성 메모리를 구비한 칩의 동시사용을 기술하고 있다. 유럽특허공보 EP 0 328 062 A2 는 동시에 스마트 카드에서의 사용으로부터 시작하여 독립청구항들의 서문에 기재된 바와 같은 특징을 가진다. 그러나, 상기 어느 특허공보도 칩에 대한 기하학적 구조 또는 배열에 대한 것을 보여주지 않는다.
미국 특허 공보 US 5,840,417는 전자칩의 수직 배열 및 접촉에 대해 기술하고 있고, US 5,229, 647은 같은 형식의 메모리 칩에 대한 수직 배열 및 접촉에 대 해 기술하고 있다. 그러나 상기 어느 특허 공보도 서로 다른 형식의 메모리 칩의 사용으로부터 야기되는 문제점들을 다루지 않고 있다.
본 발명은 상기 언급한 단점들 즉, 많은 제조노고 및 긴 도전경로 없이 2 형식의 메모리 칩의 잇점을 허용하는 반도체 메모리 칩 모듈을 제공하는 과제를 기초로 한다.
이 과제는 특허청구범위 제1항의 특징 구성에 의해 해결된다. 본 발명에 의하면, 서로 다른 형식의 메모리 칩을 가지는 반도체 메모리 칩 모듈은 메모리 칩들이 일측의 칩이 다른 레벨로 있는 타측 칩 위에 배치되어 수직접속상태로 접속되는 형식으로 형성된다.
대표적인 구현예에 있어, 제1 메모리 칩의 메모리 셀들이 제2 메모리 칩의 메모리셀에 고정 할당되고, 상호 할당된 메모리 셀들은 수직 접속부에 의해 직접 접속되어 진다.
또한 대표적인 구현예에 있어, 제1 형식의 메모리 칩은 비휘발성 메모리, 특별하게는 EEPROM이고, 제2 형식의 휘발성 메모리는 예컨대, SRAM이다.
본 발명은 서로 다른 형식의 메모리 칩, 상세하게는 서로 다른 제조기술에 의해 제조된 메모리 칩을 가지는 반도체 메모리 칩 모듈의 제조에 관한 것이다. 본 발명에 의하면, 칩은 전형적인 제조방법에 의해 분리적으로 제조될 수 있다. 마무리 된 칩은 각 케이스에 있어 비교적 작은 칩영역을 요한다. 마무리 된 칩은 그 다음 적층되어지고, 칩들 사이의 접속은, 예컨대, 매우 작은 부수적인 칩 영역을 요 하면서 수직형 접속으로 되어진다. 칩 적층은 그 다음 자체포함 유닛(self-contained Unit), 상세하게는 모듈로 패키지되어져서 스마트카드에 설치될 수 있게 된다.
본 발명의 가장 단순한 구현예에서는, 2 칩 레벨이 제공될 수 있다. 각각의 반도체 메모리가 작동 메모리 셀들뿐만 아니라 디코더로서 언급되는 구동회로를 포함하고, 상기 디코더는 특별한 반도체 칩과 함께 형성될 수 있다. 그러나, 본 발명의 바람직한 구현예에 있어, 칩 모듈의 모든 메모리 칩을 위한 디코더 회로와 더불어 또하나의 칩이 또 하나의 레벨로 제공된다.
따라서 또하나의 칩에 있는 디코더 회로에 의해 칩점유영역은 수평방향으로 증가되지 않는다. 디코더 회로를 갖춘 칩은 또한 수직형 칩에 의해 제1 또는 제2 형식의 메모리 칩에 상호접속 상태로 접속되고, 그에 따라 칩은 디코더 회로를 갖춘 칩 바로 밑에 위치한다.
메모리 칩들을 스마트 카드 및 스마트 카드 터미널과 접속 상태로 이용하는 특별한 특징은 소위 파워 분석 공격(power analysis attacks)으로부터의 보호이다. 그와같은 공격에 있어, 특별한 센서의 도움으로 가상적인 의도로 회로상의 전류와 전압상태를 분석하기 위한 시도가 행해져서 보호된 데이타를 추측할 수 있도록 한다. 만약 항상 하나 또는 몇개 중 하나로 가정되는 전압 및 전류 레벨, 내부 회로 상태와 무관한 한정된 레벨들이 모든 접속부에 대해 보장된다면, 그와 같은 공격도 불가능하다.
일정하게 재충전된 캐패시터, 소위 버퍼 캐패시터가 이용되어지고 이것은 칩 에 대해 회로 상태를 추측가능할 수 있게 어떠한 레벨 변화도 외측으로 인식되지 않는 범위로 공급 전압을 원활하게 한다.
본 발명의 대표적인 구현예에 있어, 집적형 캐패시터의 형태로 된 에너지 버퍼가 칩 모듈의 다수 레벨들 중 적어도 한 레벨로 형성되어진다. 상기 버퍼 캐패시터는 전체 칩 레벨을 차지할 수 있다. 그러나 바람직한 다층 디자인에 있어서는 이것은 부분적인 칩 영역에만 단지 한정되고 나머지 영역은 메모리 셀, 디코더 회로 또는 논리 회로에 이용될 수 있도록 한다. 상기 버퍼 캐패시터는 휘발성 메모리의 도움으로 수행된 프로그램의 처리 말기에 프로그램의 최종 결과 및 비휘발성 메모리에서의 또다른 데이타를 저장하는데 사용될 수 있다. 예컨대 외부 교란 세력에 의해 야기된 프로그램 정지의 경우, 프로그램을 재출발시키는 데 필요한 데이타가 버퍼 캐패시터의 도움으로 비휘발성 메모리에 영구적으로 저장될 수 있다.
그럼, 본 발명의 실시예를 첨부 도면을 참고로 하여 상세히 설명하기로 한다.
도1은 본 발명의 제1 구현예에 따른 반도체 메모리 칩 모듈의 개략적인 수직 단면도를 보여주고; 그리고
도2는 본 발명의 제2 구현예의 도1에 유사한 도면을 보여준다.
도1은 본 발명의 제1 구현예에 따른 반도체 메모리 칩 모듈(2)을 보여준다. 칩 모듈(2)은 3개의 적층 칩, 즉 비휘발성 메모리 칩으로서 EEPROM으로 형성된 하부 칩(4), 휘발성 메모리 칩으로서 SRAM으로 형성된 중간칩(6), 및 2 형식의 디코 더 회로(10 및 12)을 갖는 상부 칩(8)을 포함한다.
메모리 칩(4)은 미리 정해진 수량의 메모리 셀(C4을 포함한다. 수직방향으로 함께 정렬된 메모리 칩(6)은 상응 수의 휘발성 메모리 셀(C6)을 포함한다.
메모리 칩(4및 6)의 메모리 셀(C4 및 C6)은 도1의 수직선으로 지시된 바와 같이 수직 방향으로 정렬되어 있다. 상호 수직방향으로 할당된 메모리 셀(C4 및 C6)사이에는 차후 도2에 도시한 예로서 상세하게 설명되어질 소위 수직 칩 접속부를 통해 직접 전기 접속이 이루어진다.
상부 칩(8)의 상부 레벨에 내포된 디코더 회로(10 및 12)는 메모리 칩(4 및 6)을 위한 서로 상이한 어드레싱 능력을 가능하게 한다. 본 구현예에 있어, 디코더 회로(10) (도1에는 단지 하나만 도시되어 있음)는 하부 메모리 칩(4)에 있는 메모리 셀(C4)을 구동시키는 역할을 하는 한편 다른 디코더 회로(12)는 중간 메모리 칩(6)에 있는 메모리셀(C6)을 구동시키는 역할을 한다.
그러나, 변형예에 있어서는 디코더 회로(10 및 12)가 각 케이스에 있어 양측 메모리 칩(4 및 6)을 위해 사용될 수도 있다.
도2는 도1에 도시한 칩 모듈의 기초부에 구조를 이루는 반도체 메모리 칩 모듈(2')의 제2 구현예를 보여준다.
제1 구현예에서와 같이, 하부 칩(4)은 EEPROM으로서 형성되고, 그 다음 레벨 위에는 SRAM으로서 형성된 칩(6)이다. 상호 수직 정렬된 메모리 셀(C4 및 C6)은 수직 칩 상호접속부(16)에 의해 전기적으로 직접 연결된다.
유사한 수직형 칩 접속부가 메모리 칩(6)과 칩(8)을 서로 연결시키며, 이것 은 디코더 회로(상세하게 도시하지 않았음)와 부가적으로 버퍼 캐패시터(20)를 내포하고 있다. 버퍼 캐패시터(20)도 마찬가지로 수직형 칩 접속부(22a)에 의해 하부에 위치한 메모리 칩(6)과 그리고 칩 접속부(22b)에 의해 상부에 위치한 또하나의 칩(16)과 직접 연결되고, 아울러 부호 24 로서 지시된 접속부에 의해 칩(8)에 포함된 디코더 회로와 연결된다. 도시되지 않은 관통 접속부도 역시 버터 캐피시터(20)와 하부 메모리 칩(4)을 연결시킨다.
도2에 도시한 구현예의 반도체 메모리 칩 모듈(2')은 에너지 버퍼로서 작용하는 버퍼 캐패시터(20)뿐만 아니라 최상부 레벨로 있는 칩(16)을 포함하며, 상기 칩은 다른 모든칩(4, 6 및 8)을 위해 이용되는 기능을 하는 논리 회로를 포함하고 있다.
도2에 따른 구현예에 있어, 버퍼 캐패시터(20)는 다수의 엇바뀌는 도전층과 유전층으로부터 제조된다. 버퍼 캐패시터(20)를 공급전압 레벨로 일정하게 유지하기 위해 피더(feeder)(도시하지 않았음)가 이용된다. 그의 용량은 예컨대 칩 모듈(2')의 서비스 정지의 경우 데이타를 메모리 칩(6)의 SRAM으로부터 메모리칩(4)의 EEPROM의 대응 메모리 셀에 까지 쓰여질 수 있게 한다.
도1 및 도2에 도시한 칩 모듈의 발명 및 구현예들은 특히 스마트 카드 또는 스마트 카드 터미널에 이용되는데 적절하지만, 이것에만 한정되는 것이 아니다. 본 발명의 또 다른 변형예로서, 메모리 칩의 오더가 변경될 수도 있다. 예로서 도1 에서 각종 칩(4,6 및8)은 그들의 오더를 변경시킬 수 있다. 동시에 이들은 도2에 따른 배열로 유지된다. 버퍼 캐패시터(20)는 또한 전체 칩 레벨 위에 연장될 수도 있 다. 도1의 상부 칩(8)에 부호 10 및 12로 도시한 디코더 회로도 아울러 다른 칩 레벨 위에 분포될 수도 있다.
도1 및 도2에 도시한 반도체 메모리 칩 모듈의 예들은 별개의 제조방법으로 제조된 칩(4, 6, 8 및 16)을 내포하고 있다. 별개적으로 제조된 칩들은 결합(bonding)에 의해 적층되고 수직으로 상호 접속된다. 이 경우 결합은 개개의 칩들 또는 이들 칩들을 포함하는 웨이퍼들을 연결시키는 것을 말한다. 이 목적을 위해, 칩 또는 웨이퍼는, 이를 테면, 제조 후 감소된 두께로 얇게 될 수 있다. 개별적인 칩 또는 웨이퍼의 실질적인 전기접속은 상술한 바와 같이 수직형 칩 접속에 의해 실행된다. 수직형 칩 접속은 개별적인 칩 또는 웨이퍼의 제조 중 금속화 과정에 상응하는 금속화과정에 의해 제조된다. 이는 고접속밀도를 가능하게 하는데, 이는 이를 테면 개별적인 메모리 셀들이, 상술한 바와 같이 이를 테면 상이한 칩상에 상이한 레벨로 전기적으로 접속되어질 수 있게끔 한다. 이것은 아울러 내부 수직형 칩 접속부들이 외측으로부터 접근이 불가능하고 따라서 분석목적으로 접촉할 수도 없기 때문에 보안능력이 상당히 증대되는 결과를 가져온다.
이렇게 얻어진 총체적인 배열은 포장형으로 되어지고 그런 다음 예컨대 스마트 카드에 장착시키는데 이용되어진다. 외부 안내형 접속 리드를 포함하는 케이싱에 대해서는 통상적인 것이기 때문에 이에 대한 설명은 생략한다.
스마트 카드에 반도체 메모리 칩 모듈이 장착되었을때, 본 발명에 따른 상기 칩 모듈은 영구적으로 저장된 데이타가 하부 칩(4)에, 즉 비휘발성 메모리 EEPROM에 위치되어지는 방도로 놓여진다. 프로그램의 실행시, 요구된 데이타는 중간 칩, 즉 휘발성 메모리(SRAM)에 재로딩 된다. 중간 칩(6)은 그 다음 캐시 메모리(cache memory)와 같이 작용한다. 최종 데이타 및 예컨대 서비스 정지의 경우에 보호되어지는 데이타는 그 다음 버퍼 캐패시터에 저장된 에너지를 이용하여 중간 메모리 칩(6)으로부터 하부 메모리칩(4)에 재로딩된다.

Claims (9)

  1. 제1 형식의 메모리 칩(4), 제2 형식의 메모리 칩(6), 및 상기 제1 및 제2 메모리 칩(4 및 6) 사이에 수직형 전기 접속부(14, 16)를 가지는 반도체 메모리 칩 모듈에 있어서, 상기 메모리 칩(4, 6)이 서로 다른 레벨로 상하로 배치되고 수직형 칩 접속부(14, 16)에 의해 서로 연결된 것을 특징으로 하는 반도체 메모리 칩 모듈.
  2. 제 1 항에 있어서, 제1 메모리 칩(4)의 메모리 셀(C4)이 제2 메모리 칩(6)의 메모리 셀(C6)에 확고하게 할당되고, 그리고 상호 할당된 메모리 셀(C4, C6)은 전기적으로 직접 접속되어진 것을 특징으로 하는 반도체 메모리 칩 모듈.
  3. 제 1 항에 있어서, 제1 형식의 메모리는 EEPROM의 비휘발성 메모리에 상응하고, 그리고 제2 형식의 메모리는 SRAM의 휘발성 메모리에 상응하는 것을 특징으로 하는 반도체 메모리 칩 모듈.
  4. 제 1 항에 있어서, 적어도 하나의 다른 칩(8, 16)이 다른 레벨로 제공된 것을 특징으로 하는 반도체 메모리 칩 모듈.
  5. 제 4 항에 있어서, 상기 다른 칩은 메모리 칩(4, 6)을 위한 디코더 회로(10, 12)를 포함하는 것을 특징으로 하는 반도체 메모리 칩 모듈.
  6. 제 1항에 있어서, 에너지 버퍼가 상기 레벨 중 적어도 한 레벨로 형성된 것을 특징으로 하는 반도체 메모리 칩 모듈.
  7. 제 6 항에 있어서, 에너지 버퍼가 집적형 버퍼 캐패시터(20)으로서 형성된 것을 특징으로 하는 반도체 메모리 칩 모듈.
  8. 제 1항에 있어서, 모듈이 스마트 카드를 위해 형성된 것을 특징으로 하는 반도체 메모리 칩 모듈.
  9. 제 1 항 내지 제 8 항의 어느 항에 따른 반도체 메모리 칩 모듈을 가지는 스마트 카드.
KR1020017016453A 1999-06-23 2000-06-19 반도체 메모리 칩 모듈 KR100708597B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19928733A DE19928733A1 (de) 1999-06-23 1999-06-23 Halbleiterspeicher-Chipmodul
DE19928733.3 1999-06-23

Publications (2)

Publication Number Publication Date
KR20020021137A KR20020021137A (ko) 2002-03-18
KR100708597B1 true KR100708597B1 (ko) 2007-08-10

Family

ID=7912247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017016453A KR100708597B1 (ko) 1999-06-23 2000-06-19 반도체 메모리 칩 모듈

Country Status (12)

Country Link
US (1) US6721196B1 (ko)
EP (1) EP1198797B1 (ko)
JP (1) JP2003503834A (ko)
KR (1) KR100708597B1 (ko)
CN (1) CN1203486C (ko)
AT (1) ATE239296T1 (ko)
AU (1) AU5683500A (ko)
BR (1) BR0011868A (ko)
CA (1) CA2377175C (ko)
DE (2) DE19928733A1 (ko)
ES (1) ES2193968T3 (ko)
WO (1) WO2001001418A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10139414A1 (de) * 2001-08-17 2003-02-27 Giesecke & Devrient Gmbh Halbleiterschaltungsanordnung mit biometrischem Sensor und Auswerteeinheit
KR100528464B1 (ko) * 2003-02-06 2005-11-15 삼성전자주식회사 스마트카드의 보안장치
DE10317147A1 (de) * 2003-04-14 2004-10-28 Nec Electronics (Europe) Gmbh Sicheres Speichersystem mit Flash-Speichern und Cache-Speicher
KR100689589B1 (ko) * 2004-12-30 2007-03-02 매그나칩 반도체 유한회사 반도체 소자 및 그 제조 방법
US7581678B2 (en) 2005-02-22 2009-09-01 Tyfone, Inc. Electronic transaction card
US7557597B2 (en) * 2005-06-03 2009-07-07 International Business Machines Corporation Stacked chip security
US7991158B2 (en) * 2006-12-13 2011-08-02 Tyfone, Inc. Secure messaging
US20080244208A1 (en) * 2007-03-30 2008-10-02 Narendra Siva G Memory card hidden command protocol
US9741027B2 (en) * 2007-12-14 2017-08-22 Tyfone, Inc. Memory card based contactless devices
US7961101B2 (en) 2008-08-08 2011-06-14 Tyfone, Inc. Small RFID card with integrated inductive element
US8451122B2 (en) 2008-08-08 2013-05-28 Tyfone, Inc. Smartcard performance enhancement circuits and systems
US20100033310A1 (en) * 2008-08-08 2010-02-11 Narendra Siva G Power negotation for small rfid card
US8231061B2 (en) * 2009-02-24 2012-07-31 Tyfone, Inc Contactless device with miniaturized antenna
CN103633091B (zh) * 2012-08-22 2016-03-30 成都海存艾匹科技有限公司 含有集成中间电路芯片的三维存储器
TWI579856B (zh) 2014-09-12 2017-04-21 東芝股份有限公司 Semiconductor device
WO2019152877A1 (en) * 2018-02-04 2019-08-08 Hsu Fu Chang Methods and apparatus for memory cells that combine static ram and non-volatile memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0328062A2 (en) * 1988-02-08 1989-08-16 Pitney Bowes, Inc. Fault tolerant smart card
JPH0328062A (ja) * 1989-06-23 1991-02-06 Jidosha Kiki Co Ltd 液圧倍力装置
KR100328062B1 (ko) * 1997-12-13 2002-06-29 이구택 일산화탄소농도에따른극저탄소강의정련방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH025455A (ja) 1988-06-24 1990-01-10 Hitachi Ltd チップオンチップの半導体装置
JP2591324B2 (ja) * 1990-10-29 1997-03-19 日本電気株式会社 半導体記憶集積回路
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
JP2622038B2 (ja) * 1991-06-03 1997-06-18 シャープ株式会社 半導体装置及びその製造方法
JPH0548000A (ja) * 1991-08-13 1993-02-26 Fujitsu Ltd 半導体装置
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
DE4219031C2 (de) 1992-06-10 1994-11-10 Siemens Ag Multi-Chip-Modul mit Kondensator, der auf dem Träger aus Silizium (monokristalines Substrat) realisiert ist
JP2605968B2 (ja) 1993-04-06 1997-04-30 日本電気株式会社 半導体集積回路およびその形成方法
WO1994024704A1 (en) 1993-04-12 1994-10-27 Bolger Justin C Area bonding conductive adhesive preforms
US5514907A (en) * 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
DE19511775C1 (de) * 1995-03-30 1996-10-17 Siemens Ag Trägermodul, insb. zum Einbau in einen kartenförmigen Datenträger, mit Schutz gegen die Untersuchung geheimer Bestandteile
WO1997002543A1 (de) 1995-07-05 1997-01-23 International Business Machines Corporation Verarbeitung langer nachrichten in einer prozessorkarte
US5973396A (en) * 1996-02-16 1999-10-26 Micron Technology, Inc. Surface mount IC using silicon vias in an area array format or same size as die array
JP4011695B2 (ja) * 1996-12-02 2007-11-21 株式会社東芝 マルチチップ半導体装置用チップおよびその形成方法
US6037661A (en) * 1996-12-20 2000-03-14 International Business Machines Multichip module
US5915167A (en) * 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0328062A2 (en) * 1988-02-08 1989-08-16 Pitney Bowes, Inc. Fault tolerant smart card
JPH0328062A (ja) * 1989-06-23 1991-02-06 Jidosha Kiki Co Ltd 液圧倍力装置
KR100328062B1 (ko) * 1997-12-13 2002-06-29 이구택 일산화탄소농도에따른극저탄소강의정련방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
0328062

Also Published As

Publication number Publication date
KR20020021137A (ko) 2002-03-18
CN1203486C (zh) 2005-05-25
BR0011868A (pt) 2002-04-09
US6721196B1 (en) 2004-04-13
CA2377175A1 (en) 2001-01-04
EP1198797B1 (de) 2003-05-02
WO2001001418A1 (de) 2001-01-04
CA2377175C (en) 2007-01-09
CN1358315A (zh) 2002-07-10
ATE239296T1 (de) 2003-05-15
ES2193968T3 (es) 2003-11-16
DE19928733A1 (de) 2001-01-04
JP2003503834A (ja) 2003-01-28
DE50001991D1 (de) 2003-06-05
EP1198797A1 (de) 2002-04-24
AU5683500A (en) 2001-01-31

Similar Documents

Publication Publication Date Title
KR100708597B1 (ko) 반도체 메모리 칩 모듈
KR100506105B1 (ko) 적층형 반도체 장치
US6366487B1 (en) Plurality of integrated circuit chips
CN101354907B (zh) 减小上电峰值电流的多芯片封装
US6624506B2 (en) Multichip semiconductor device and memory card
KR100589569B1 (ko) 반도체 메모리 장치
US6297989B1 (en) Applications for non-volatile memory cells
US20060164876A1 (en) Multi-transistor memory cells
CN101390168B (zh) 存储器装置及其操作方法
JP2007066922A (ja) 半導体集積回路装置
WO2014110686A1 (en) Reclaimable semiconductor device package and associated systems and methods
US20080137399A1 (en) Single Chip Having Magnetoresistive Memory
CN108962301A (zh) 一种存储装置
US6744127B2 (en) Semiconductor chip, memory module and method for testing the semiconductor chip
KR101906409B1 (ko) 메모리 시스템
US20230083158A1 (en) Semiconductor device
US20010048631A1 (en) Semiconductor memory device having segment type word line structure
CN113964126A (zh) 半导体器件和包括该半导体器件的半导体封装件
CN110061002B (zh) 一种存储器件
CN103325789B (zh) 非易失性半导体存储器的uv编程系统和方法
US20240224542A1 (en) Programmable hybrid memory and capacitive device in a dram process
WO2024144849A1 (en) Programmable hybrid memory and capacitive devices in dram process
CN219372993U (zh) 一种存储单元结构
JP2000123141A (ja) メモリカード
KR20220011558A (ko) 반도체 소자, 및 그 반도체 소자를 구비한 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee