JP2007066922A - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP2007066922A
JP2007066922A JP2003398469A JP2003398469A JP2007066922A JP 2007066922 A JP2007066922 A JP 2007066922A JP 2003398469 A JP2003398469 A JP 2003398469A JP 2003398469 A JP2003398469 A JP 2003398469A JP 2007066922 A JP2007066922 A JP 2007066922A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
integrated circuit
circuit device
electrostatic protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003398469A
Other languages
English (en)
Inventor
Manabu Tsunosaki
学 角崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003398469A priority Critical patent/JP2007066922A/ja
Priority to PCT/JP2004/015055 priority patent/WO2005053025A1/ja
Priority to TW093132382A priority patent/TW200524096A/zh
Priority to US10/994,243 priority patent/US7420281B2/en
Publication of JP2007066922A publication Critical patent/JP2007066922A/ja
Priority to US12/167,157 priority patent/US20080290493A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 ２以上の半導体チップの高密度に実装することにより、スタックド構造のパッケージを大幅に小型化する。
【解決手段】 半導体集積回路装置１は、プリント配線基板２に半導体チップ３〜６がそれぞれ積層されたスタックド構造となっている。最下部に搭載されている半導体チップ３には、インタフェース回路７が設けられている。このインタフェース回路７は、バッファ、および静電保護回路などからなる。半導体チップ３〜６に入出力される信号は、すべて半導体チップ３のインタフェース回路７を介して入出力されることになる。これにより、半導体チップ４〜６にインタフェース回路が不要となり、半導体集積回路装置１を小型化することができる。
【選択図】 図１

Description

本発明は、半導体集積回路装置の小型化技術に関し、特に、２以上の半導体チップを積層したスタックド構造に適用して有効な技術に関するものである。
近年、電子システムの小型化、高性能化に伴い、半導体集積回路装置の小型化、および高密度化の要求が高まっている。半導体チップサイズとほぼ同じ程度の大きさのパッケージを、より高密度化する技術として、たとえば、２つ、またはそれ以上の半導体チップを積層した、いわゆるスタックドＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構造の半導体集積回路装置が広く知られている。
この半導体集積回路装置は、２段、またはそれ以上に積層された半導体チップがプリント配線基板の中央部に搭載されており、下段の半導体チップは上段の半導体チップよりも大きい形状となっている。
また、下段の半導体チップと上段の半導体チップとを接着する際には、該下段の半導体チップ表面に、ペースト状、あるいはフィルム状の接着材を塗布し、上段の半導体チップを重ね合わせて接着している。
さらに、上段、下段の半導体チップの周辺部近傍には、ボンディングパッドがそれぞれ形成されており、それらボンディングパッドと該プリント配線基板に形成された電極とがボンディングワイヤによって接続された構成となっている。
たとえば、フラッシュメモリやＳＲＡＭなどの半導体メモリからなる半導体チップが積層されたスタックドＣＳＰ構造のメモリモジュールにおいては、外部接続端子数を低減するために、アドレス端子やデータ入出力端子（Ｉ／Ｏ端子）などの外部接続端子が共用となっている。
また、半導体集積回路装置の小型化技術としては、ＥＳＤ保護回路およびデカップリング・コンデンサ、ドライバ、レシーバなどの他のバッファ回路を、コア集積回路チップとは別のサポートチップに形成し、１つのパッケージに搭載しているものがある（たとえば、特許文献１参照）。
特開平１０−４１４５８号公報
ところが、上記のようなスタックド構造の半導体集積回路装置では、次のような問題点があることが本発明者により見い出された。
すなわち、前述したようにアドレス端子やデータ入出力端子などが共用となっているが、外部接続されたモジュールなどとのインタフェース機能は、各々の半導体チップが有しているので、チップレイアウトの面積効率が悪くなってしまうという問題がある。
それにより、半導体集積回路装置の小型化が困難となる恐れがあるだけでなく、コスト面でも不利となってしまうという問題がある。
本発明の目的は、２以上の半導体チップを高密度に実装することにより、スタックド構造のパッケージを大幅に小型化することのできる半導体集積回路装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、第１の半導体チップと１以上の第２の半導体チップとが積層された半導体集積回路装置であって、該第１の半導体チップは、外部接続端子と接続される第１の静電保護回路を有し、該第２の半導体チップは、第１の静電保護回路よりも静電保護能力の小さい第２の静電保護回路を有し、第１の静電保護回路を介して外部信号が入出力されるものである。
また、本願のその他の発明の概要を簡単に示す。
本発明は、第１の静電保護回路が形成された静電保護用半導体チップと１以上の第２の半導体チップとを有した半導体集積回路装置であって、該第２の半導体チップは、該第１の静電保護回路よりも静電保護能力の小さい第２の静電保護回路を有し、第１の静電保護回路を介して外部信号が入出力されるものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
（１）半導体集積回路装置の小型化を実現することができる。
（２）半導体集積回路装置の消費電力を低減することができる。
（３）上記（１）、（２）により、電子システムの小型化、および低消費電力化が可能となる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は、本発明の実施の形態１による半導体集積回路装置の上面図、図２は、図１の半導体集積回路装置の断面図、図３は、図１の半導体集積回路装置に設けられたインタフェース回路の構成を示す説明図、図４は、図３のインタフェース回路に設けられた静電保護回路、および入力バッファの一例を示す回路図、図５は、図３のインタフェース回路に設けられた出力バッファの一例を示す回路図である。
本実施の形態１において、半導体集積回路装置１は、表面実装形ＣＳＰの一種であるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）から構成されている。半導体集積回路装置１は、図１、および図２に示すように、たとえば、ＢＴ（ビスマレイミド系樹脂）材などからなるプリント配線基板２が設けられている。このプリント配線基板２の裏面には、アレイ状に並べられた接続用電極が形成されている。
プリント配線基板２の主面中央部には、半導体チップ３〜６がそれぞれ積層されており、いわゆるスタックド構造となっている。最下部に搭載されている半導体チップ（第１の半導体チップ）３は、絶縁樹脂などの接着材を介してプリント配線基板２に接着されている。
この半導体チップ３上には、半導体チップ（第２の半導体チップ）４が絶縁樹脂などの接着材を介して積層されている。半導体チップ４の上には、半導体チップ（第２の半導体チップ）５が積層されており、該半導体チップ５の上部には、半導体チップ（第２の半導体チップ）６が積層されており、同じく絶縁樹脂などの接着材を介してそれぞれ接着固定されている。
半導体チップ３〜６は、たとえば、不揮発性メモリなどの半導体メモリからなる。最下部に搭載されている半導体チップ３には、メモリ部、およびインタフェース回路７が設けられている。
メモリ部は、不揮発性メモリの読み出し、書き込み、消去などの動作を制御する制御回路、およびアクセス対象となるワード線を選択するためのデコーダ回路、ビット線電位を増幅して不揮発性メモリセルから読み出したデータを決定するセンスアンプなどを含むメモリアレイなどから構成される。インタフェース回路７は、外部との入出力を行い、データを外部と入出力する際に一時的に格納するバッファなどから構成されている。
また、半導体チップ４〜６には、メモリ部がそれぞれ設けられており、インタフェース機能部は有していない構成となっており、これら半導体チップ４〜６は同じ大きさ（面積）からなり、半導体チップ３よりも小さくなっている。
プリント配線基板２の主面において、半導体チップの対向するある１辺の周辺部近傍には、ボンディング電極２ａが形成されている。ボンディング電極２ａと接続用電極とは、プリント配線基板の配線層に形成された配線パターンＨＰなどによって電気的に接続されている。プリント配線基板２裏面の接続用電極には、球形のはんだからなるはんだバンプ２ｂがそれぞれ形成されている。
半導体チップ３の主面におけるある１辺の外周部近傍には、ボンディング電極２ａに近接するように外部接続電極３ａが形成されており、これら外部接続電極３ａの内側には、内部接続電極３ｂが形成されている。
この内部接続電極３ｂは、たとえば、長方形状からなり、外部接続電極３ａよりも大きな面積を有している。そして、これら内部接続電極３ｂは、半導体チップ３のメモリ部に接続されている。内部接続電極３ｂは、半導体チップ４〜６のそれぞれの接続電極４ａ，５ａ，６ａと複数本のボンディングワイヤで接続するために、１のボンディングワイヤのみを接続する外部接続電極３ａに比べて大きな面積を有している。よって、１の半導体チップ４のみを半導体チップ３の上部に有する場合は外部接続電極３ａと同じ面積であってもよい。この点は本明細書において共通である。
半導体チップ４の主面におけるある１辺の外周部近傍には、電極（接続電極）４ａが形成されている。これら電極４ａは、半導体チップ４のメモリ部にそれぞれ接続されている。半導体チップ４は、半導体チップ３の中央部に搭載されており、内部接続電極３ｂに近接するようになっている。
また、半導体チップ５の主面におけるある１辺の外周部近傍には、電極（接続電極）５ａが形成されており、該電極５ａは、半導体チップ５のメモリ部にそれぞれ接続されている。この半導体チップ５は、半導体チップ４の中央部ではなく、電極５ａが該半導体チップ４から露出するようにオフセットして搭載されており、電極（接続電極）６ａと電極５ａとが近接するようになっている。
半導体チップ６の主面におけるある１辺の外周部近傍には、電極６ａが形成されている。電極６ａは、半導体チップ６のメモリ部にそれぞれ接続されている。この半導体チップ６も、同様に、半導体チップ５から電極６ａが露出するようにオフセットして搭載されており、電極６ａと電極５ａとが近接するようになっている。すなわち、半導体チップ４乃至６は、内部接続電極３ｂと接続可能な程度に、それぞれの電極４ａ乃至６ａを露出させるように位置をずらして搭載される。
半導体チップ５、６は、下層との共通投影面をはみだすひさし状の空間を持っている。半導体チップ３はインタフェース回路７を持っているので、その面積の一部がひさし状の空間の下を利用して配置されている。半導体チップ３は半導体チップ４、５、６より面積が大きいが、このような積層方法によって、実装効率が向上する。
半導体チップ３の外部接続電極３ａには、プリント配線基板２のボンディング電極２ａがボンディングワイヤ８を介してそれぞれ接続されている。外部接続電極３ａと内部接続電極３ｂとは、前述した半導体チップ３に設けられたインタフェース回路７を介して接続されている。また、内部接続電極３ｂと電極４ａ〜６ａとは、ボンディングワイヤ９〜１１によってそれぞれ接続されている。
よって、半導体チップ３だけでなく、半導体チップ４〜６のメモリ部に入出力される信号は、すべて半導体チップ３のインタフェース回路７を介して入出力されることになる。
ここで、半導体チップ３に設けられたインタフェース回路７の構成について説明する。
図３は、半導体チップ３における外部接続電極３ａ、内部接続電極３ｂ、ならびにインタフェース回路７の構成を示す説明図である。
なお、図３においては、右側に外部接続電極３ａ、左側に内部接続電極３ｂ、中央部にインタフェース回路７をそれぞれ示しているが、該半導体チップ３における外部接続電極３ａ、内部接続電極３ｂ、およびインタフェース回路７のレイアウトを限定するものではない。
図３の外部接続電極３ａにおいては、上方から下方にかけて、外部アドレスバスに接続される外部接続電極３ａ1 、制御信号が入力される外部接続電極３ａ2 、外部データバスに接続される外部接続電極３ａ3 、および外部電源線に接続される外部接続電極３ａ4 をそれぞれ示している。
また、図３の内部接続電極３ｂにおいては、上方から下方にかけて、内部アドレスバスに接続される内部接続電極３ｂ1 、制御信号が入力される内部接続電極３ｂ2 、内部データバスに接続される内部接続電極３ｂ3 、および内部電源線に接続される内部接続電極３ｂ４をそれぞれ示している。
インタフェース回路７は、静電保護回路（第１の静電保護回路）１２、入力バッファ１３、入出力バッファ１４、デコーダ１５、および電源降圧回路１６などから構成されている。
外部接続電極３ａ1 ，３ａ2 は、静電保護回路１２、および入力バッファ１３を介して内部接続電極３ｂ1 ，３ｂ2 にそれぞれ接続されている。
また、外部接続電極３ａ1 ，３ａ2 の一部は、静電保護回路１２と入力バッファ１３とが接続された後、デコーダ１５を介して内部接続電極３ｂ1 ，３ｂ2 にそれぞれ接続されており、アドレス信号と制御信号との一部がデコーダ１５に入力される。
デコーダ１５は、入力されたアドレス信号と制御信号とをデコードし、半導体チップ３〜６における各メモリ部の動作／非動作を選択するチップ選択信号を生成して出力する。書き込み状態の時、外部データバスを介して入力される信号は、入出力バッファ１４を介して内部データバスに接続される内部接続電極３ｂ3 に出力される。この入出力バッファ１４における入出力の切り替えは、外部入力される制御信号の一部に基づいて行われる。
電源降圧回路１６は、外部接続電極３ａ4 を介して外部電源線から供給される電力から、電圧レベルを変換して内部電源電圧を生成する。電源降圧回路１６が生成した内部電源電圧は、内部接続電極３ｂ４を介して各々の半導体チップ３〜６に供給される。この内部電源電圧は、複数種類の電圧であってもよく、電源降圧回路１６に加え、チャージポンプなどによって電圧を昇圧する回路を含んでもよい。
また、インタフェース回路７においては、この他にも、アドレス信号やデータの信号を暗号化／復号化する回路を含むようにしてもよい。これによって、半導体集積回路装置１のセキュリティを大幅に向上することができる。
図４は、外部接続電極３ａ1 と内部接続電極３ｂ1 との間に接続された静電保護回路１２、および入力バッファ１３の回路構成を示した説明図である。
静電保護回路１２は、放電電流が半導体チップ３〜６の内部回路に到達しないよう、あるいは、該放電電流を制限する回路であり、サイリスタ１７、抵抗１８、クランプＭＯＳトランジスタ１９から構成されている。入力バッファ１３は、抵抗２０、および否定論理積回路２１から構成されている。
外部接続電極３ａ1 には、抵抗１８の一方の接続部が接続されている。この抵抗１８の一方の接続部と基準電位ＶＳＳとの間には、サイリスタ１７が接続されている、抵抗１８の他方の接続部には、入力バッファ１３の抵抗２０の一方の接続部が接続されている。
また、抵抗１８の他方の接続部と基準電位ＶＳＳとの間には、クランプＭＯＳトランジスタ１９が接続されている。抵抗２０の他方の接続部には、否定論理積回路２１の一方の入力部が接続されており、該否定論理積回路２１の他方の接続部には、半導体チップ３の内部回路から出力されるライトイネーブル信号などの制御信号が入力されるように接続されている。そして、否定論理積回路２１の出力部が、入力バッファ１３の出力部となる。
静電保護回路１２は、高耐圧回路であるので、高圧による静電保護回路１２それ自体の破壊を防止するため、チップコアの内部回路に比べて各素子のレイアウト寸法が大きく取られている。
一方、半導体チップ４〜６においては、半導体チップ３に設けられたインタフェース回路７を介して信号が入出力されるので、放電の発生について管理された製造工程などの状況下で発生する必要最低限の放電に対しての強度が保てればよく、たとえば、ダイオードと抵抗とからなる比較的簡素な静電保護回路（第２の静電保護回路）を有するだけとなっている。
そのため、比較的大きな面積を占める静電保護回路１２が不要な半導体チップ４〜６のレイアウト面積を小さくすることが可能となり、コストを大幅に低減することができる。
さらに、入出力バッファ１４（図３）の回路構成について説明する。
入出力バッファ１４は、入力バッファ１３（図４）と出力バッファ２１とより構成されている。図５は、出力バッファ２１の構成を示す説明図である。出力バッファ２１は、インバータ２２、論理積回路２３，２４、およびデータ出力用のトランジスタ２５，２６から構成されている。
インバータ２２の入力部、および論理積回路２３の一方の入力部には、内部接続電極３ｂ3 がそれぞれ接続されている。インバータ２２の出力部には、論理積回路２４の一方の入力部が接続されている。
論理積回路２２，２４の他方の入力部には、半導体チップ３の内部回路から出力される出力選択信号がそれぞれ入力されるように接続されている。論理積回路２２の出力部には、トランジスタ２５のゲートが接続されており、論理積回路２３の出力部には、トランジスタ２６のゲートが接続されている。
トランジスタ２５，２６は、たとえば、ＮチャネルＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）からなり、電源電圧ＶＣＣと基準電位ＶＳＳとの間に直列接続された構成からなり、トランジスタ２５，２６の接続部が、外部接続電極３ａ3 に接続されている。
半導体チップ３〜６のいずれかから出力された信号は、内部接続電極３ｂ3 を介して、出力バッファ２１に送られる。この出力バッファ２１において、論理積回路２２，２４の他方の入力部に入力される出力選択信号により、その信号を出力するか、あるいは高インピーダンス状態にするかが選択される。
トランジスタ２５，２６は、半導体集積回路装置１に外部接続される他のデバイスを駆動するのに充分なソース／ドレイン間電流を確保するため、ゲート幅が大きく、かつ静電破壊に対する耐圧も同時に駆動するためにゲート長が長くなっている。
したがって、これらトランジスタ２５，２６は大きなレイアウト面積を要することになるが、インタフェース回路７を半導体チップ３〜６によって共有することにより、半導体チップ４〜６のチップサイズを大幅に小さくすることができる。
それにより、本実施の形態によれば、半導体チップ３に設けたインタフェース回路７を共用することにより、インタフェース回路７に必要な大面積のトランジスタなどの数を少なくすることができ、半導体集積回路装置１の低コスト化を実現するとともに、該半導体集積回路装置１の消費電力を小さくすることができる。
また、本実施の形態１においては、半導体チップ３の外部接続電極３ａが、該半導体チップ３の主面のある１辺の外周部近傍にのみ設けられた構成としたが、これら外部接続電極３ａの配置は２辺以上であってもよく、たとえば、半導体集積回路装置１ａは、図６に示すように、半導体チップ３の４つの辺の周辺部に該外部接続電極３ａをレイアウトするようにしてもよい。この場合、プリント配線基板２のボンディング電極２ａも該プリント配線基板２の４つの辺の周辺部にレイアウトされることになり、ボンディング電極２ａと外部接続電極３ａとはボンディングワイヤ８を介してそれぞれ接続されることになる。
これにより、よりレイアウトの自由度を高くすることができ、半導体チップ３の小型化を実現することができる。
（実施の形態２）
図７は、本発明の実施の形態２による半導体集積回路装置の上面図、図８は、図７の半導体集積回路装置の断面図である。
本実施の形態２において、半導体集積回路装置１ｂは、図７、および図８に示すように、スタックド構造のＢＧＡからなる。半導体集積回路装置１ｂは、前記実施の形態１（図１、図２）と同様に、プリント配線基板２、はんだバンプ２ｂ、半導体チップ３〜６、ならびにボンディングワイヤ８ａ、ボンディングワイヤ９〜１１などから構成されており、異なる点は、該半導体チップ３に設けられているインタフェース回路７のレイアウトである。
インタフェース回路７は、半導体チップ３に設けられている外部接続電極３ａ、内部接続電極３ｂの周辺側ではなく、該外部接続電極３ａが配置されている辺に対向する辺側に形成されている。
プリント配線基板２の裏面には、アレイ状に並べられた接続用電極が形成されている。プリント配線基板２の主面中央部には、半導体チップ３〜６がそれぞれ積層されている。
プリント配線基板２の主面左側の周辺部近傍には、ボンディング電極２ａが形成されている。ボンディング電極２ａと接続用電極とは、プリント配線基板の配線層に形成された配線パターンＨＰなどによって電気的に接続されている。プリント配線基板２裏面の接続用電極には、球形のはんだからなるはんだバンプ２ｂがそれぞれ形成されている。
半導体チップ３の主面左側の外周部近傍には、ボンディング電極２ａに近接するように電極３ａが形成されており、これら外部接続電極３ａの内側には、インタフェース回路７が形成されている。
半導体チップ３の主面右側の外周部近傍には、たとえば、長方形状からなり、外部接続電極３ａよりも大きな面積を有した内部接続電極３ｂが形成されている。そして、これら内部接続電極３ｂは、半導体チップ３のメモリ部に接続されている。
また、半導体チップ４〜６の主面右側の外周部近傍には、前記実施の形態１と同様に電極４ａ〜６ａがそれぞれ形成されており、これら半導体チップ４〜６は、オフセットしてそれぞれ搭載されている。
半導体チップ３の外部接続電極３ａには、プリント配線基板２のボンディング電極２ａがボンディングワイヤ８ａを介してそれぞれ接続されている。外部接続電極３ａと内部接続電極３ｂとは、インタフェース回路７、および半導体チップ３の内部配線を介してそれぞれ接続されている。また、内部接続電極３ｂと電極４ａ〜６ａとは、ボンディングワイヤ９〜１１によってそれぞれ接続されている。
それにより、本実施の形態２では、半導体チップ３における外部接続電極３ａに接続される配線と内部接続配線３ｂに接続される配線とが分散して形成されることになるので、該半導体チップ３の面積効率を向上させることができる。
（実施の形態３）
図９は、本発明の実施の形態３による半導体集積回路装置の断面図である。
本実施の形態３において、半導体集積回路装置１ｃは、インタフェース回路が形成された半導体チップ（静電保護用半導体チップ）２７が新たに設けられ、半導体チップ３1 ，４〜６はメモリ部のみを有している点が前記実施の形態１と異なるところであり、それ以外は前記実施の形態１と同様の構成となっている。
半導体集積回路装置１ｃは、図９に示すように、プリント配線基板２の裏面にアレイ状に並べられた接続用電極が形成されている。プリント配線基板２の主面中央部には、半導体チップ３1 ，４〜６がそれぞれ積層されており、半導体チップ６の上にはインタフェース回路７（図３）が形成された半導体チップ２７が新たに積層されている。
プリント配線基板２の主面右側の周辺部近傍には、ボンディング電極２ａが形成されている。ボンディング電極２ａと接続用電極とは、プリント配線基板の配線層に形成された配線パターンＨＰなどによって電気的に接続されている。プリント配線基板２裏面の接続用電極には、球形のはんだからなるはんだバンプ２ｂがそれぞれ形成されている。
半導体チップ２７の主面左側の外周部近傍には、外部接続電極２７ａが形成されており、該外部接続電極２７ａの右側には、内部電極２７ｂが設けられている。この内部接続電極２７ｂは、たとえば、長方形状からなり、外部接続電極３ａよりも大きな面積を有している。そして、これら内部接続電極２７ｂは、半導体チップ３1 ，４〜６のメモリ部にそれぞれ接続されている。
また、半導体チップ（第２の半導体チップ）３1 の主面右側の外周部近傍には、電極（接続電極）２８が形成されている。半導体チップ４〜６の主面右側の外周部近傍には、電極４ａ〜６ａがそれぞれ形成されている。
半導体チップ２７の外部電極２７ａには、プリント配線基板２のボンディング電極２ａがボンディングワイヤ２９を介してそれぞれ接続されている。外部電極２７ａと内部電極２７ｂとは、半導体チップ２７のインタフェース回路７を介して接続されている。
半導体チップ２７の内部電極２７ｂと半導体チップ３1 ，４〜６の電極２８，３ａ〜６ａとは、ボンディングワイヤ３０〜３３によってそれぞれ接続されている。
それにより、本実施の形態３においては、インタフェース機能を有した半導体チップ２７を別チップとして設けることにより、半導体チップ３1 ，４〜６のチップサイズをより小さくすることができ、半導体集積回路装置１ｃを小型化することができる。
また、半導体集積回路装置１ｃを用いてマルチメディアカードなどを構成する際には、半導体チップ２７をコントロール用チップ（メモリコントローラ）としてもよい。
また、本実施の形態３では、半導体チップ２７を最上層に配置した構成としたが、たとえば、図１０に示すように、該半導体チップ２７を最下層の半導体チップ３1 と並べて配置するようにしてもよい。
この場合、半導体チップ３1 の電極２８は、左側の周辺部に配置し、該電極２８と半導体チップ２７の内部電極２７ｂとは、プリント配線基板２に形成されたボンディング電極電極３４、および配線パターンＨＰ１、ならびにボンディングワイヤ３５を介して接続される。
このように、半導体チップ２７を最下層に配置することによって、たとえば、半導体チップ２７にアドレス信号やデータの信号を暗号化／復号化する回路（セキュリティ手段）が含まれている場合、半導体集積回路装置１ｃのセキュリティを大幅に向上させることができる。
これは、リバースエンジニアリング時に半導体チップ２７が剥がしにくくなったり、破壊してしまったりするためである。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態１〜３において、半導体集積回路装置に搭載される半導体チップのメモリ部の入出力バスは、必ずしも２のべき乗である必要はない。
たとえば、図１１に示すように、１Ｍワード×５ビット構成のメモリ部とインタフェース回路７とを有する半導体チップ（第１の半導体チップ）３６と１Ｍワード×３ビット構成のメモリ部を有する半導体チップ（第２の半導体チップ）３７とを組み合わせることによって、外部インタフェースからみると、１Ｍ×８ビット構成のメモリとして用いることができるように構成してもよい。
これにより、メモリの実装形態を実装空間に応じて多様化することができ、形状の限られたモジュールやメモリカードなどの空間に実装することが可能となり、記憶容量をより大きくすることができる。
また、前記実施の形態１〜３において、半導体集積回路装置に搭載される半導体チップのメモリ部におけるアドレス空間は２のべき乗である必要はない。
たとえば、図１２に示すように、５Ｍワード×８ビット構成のメモリ部とインタフェース回路７とを有する半導体チップ（第１の半導体チップ）３８と３Ｍワード×８ビット構成のメモリ部を有する半導体チップ（第２の半導体チップ）３９とを組み合わせるようにしてもよい。
この場合、インタフェース回路７にデコーダ回路を設け、該デコーダ回路により８Ｍワードアドレスをデコードし、５Ｍワードアドレスと３Ｍワードアドレスとに分配することによって、外部インタフェースからみると、８Ｍ×８ビット構成のメモリとして用いることができるように構成してもよい。
これにより、メモリの実装形態を実装空間に応じて多様化することができ、形状の限られたモジュールやメモリカードなどの空間に実装することが可能となり、記憶容量をより大きくすることができる。
また、アドレス空間を分配するデコーダ回路に、分配のルールを暗号化する回路などを追加することによって、データの漏洩などを保護する機能を付加することができ、半導体集積回路装置のセキュリティを向上させることができる。
さらに、前記実施の形態１〜３においては、たとえば、クロック信号から各々の半導体チップに対するアドレスを発生させるカウンタ回路を設けるようにしてもよい。
図１３は、２つの半導体チップ４０，４１から構成された半導体集積回路装置の構成例を示した図である。半導体チップ（第１の半導体チップ）４０は、メモリ部とインタフェース回路７とからなり、半導体チップ（第２の半導体チップ）４１は、メモリ部のみから構成されている。この場合、カウンタ回路４２は、半導体チップ４０のインタフェース回路７に設けられている。
それにより、ランダムアクセスメモリを用いることにより、シリアルアクセスが可能なメモリを構成することができ、少ない外部接続端子でありながら、大容量なメモリ（半導体集積回路装置）を構成することが可能となる。
本発明の半導体集積回路装置における半導体チップの実装技術は、スタックド構造の半導体チップの高密度実装技術に適している。
本発明の実施の形態１による半導体集積回路装置の上面図である。 図１の半導体集積回路装置の断面図である。 図１の半導体集積回路装置に設けられたインタフェース回路の構成を示す説明図である。 図３のインタフェース回路に設けられた静電保護回路、および入力バッファの一例を示す回路図である。 図３のインタフェース回路に設けられた出力バッファの一例を示す回路図である。 本発明の他の実施の形態による半導体集積回路装置の上面図である。 本発明の実施の形態２による半導体集積回路装置の上面図である。 図７の半導体集積回路装置の断面図である。 本発明の実施の形態３による半導体集積回路装置の断面図である。 本発明の他の実施の形態による半導体集積回路装置の断面図である。 本発明の他の実施の形態による半導体集積回路装置のメモリ部におけるビット構成の一例を示した説明図である。 本発明の他の実施の形態による半導体集積回路装置のメモリ部におけるワードアドレス構成の一例を示した説明図である。 本発明の他の実施の形態による半導体集積回路装置に設けられたインタフェース回路の他の例を示す説明図である。
符号の説明
１ 半導体集積回路装置
１ａ 半導体集積回路装置
１ｂ 半導体集積回路装置
１ｃ 半導体集積回路装置
２ プリント配線基板
２ａ ボンディング電極
３ 半導体チップ（第１の半導体チップ）
３1 半導体チップ（第２の半導体チップ）
３ａ 外部接続電極
３ａ1 外部接続電極
３ａ2 外部接続電極
３ａ3 外部接続電極
３ａ4 外部接続電極
３ｂ 内部接続電極
３ｂ1 内部接続電極
３ｂ2 内部接続電極
３ｂ3 内部接続電極
４ 半導体チップ（第２の半導体チップ）
４ａ 電極（接続電極）
５ 半導体チップ（第２の半導体チップ）
５ａ 電極（接続電極）
６ 半導体チップ（第２の半導体チップ）
６ａ 電極（接続電極）
７ インタフェース回路
８ ボンディングワイヤ
８ａ ボンディングワイヤ
９〜１１ ボンディングワイヤ
１２ 静電保護回路（第１の静電保護回路）
１３ 入力バッファ
１４ 入出力バッファ
１５ デコーダ
１６ 電源降圧回路
１７ サイリスタ
１８ 抵抗
１９ トランジスタ
２０ 抵抗
２１ 否定論理積回路
２２ インバータ
２３，２４ 論理積回路
２５，２６ トランジスタ
２７ 半導体チップ（静電保護用半導体チップ）
２７ａ 外部接続電極
２７ｂ 内部電極
２８ 電極（接続電極）
２９〜３３ ボンディングワイヤ
３４ ボンディング電極
３５ ボンディングワイヤ
３６ 半導体チップ（第１の半導体チップ）
３７ 半導体チップ（第２の半導体チップ）
３８ 半導体チップ（第１の半導体チップ）
３９ 半導体チップ（第２の半導体チップ）
４０ 半導体チップ（第１の半導体チップ）
４１ 半導体チップ（第２の半導体チップ）
４２ カウンタ回路
ＨＰ，ＨＰ１ 配線パターン

Claims (14)

  1. 第１の半導体チップと１以上の第２の半導体チップとが積層された半導体集積回路装置であって、
    前記第１の半導体チップは、外部接続端子と接続される第１の静電保護回路を有し、
    前記第２の半導体チップは、前記第１の静電保護回路よりも静電保護能力の小さい第２の静電保護回路を有し、前記第１の静電保護回路を介して外部信号が入出力されることを特徴とする半導体集積回路装置。
  2. 請求項１記載の半導体集積回路装置であって、
    前記第１の半導体チップは、
    外部接続端子が接続される外部接続電極と、
    内部回路と接続され内部接続電極とを備え、
    外部接続電極と内部接続電極とは、前記静電保護回路を介して接続されており、
    前記第２の半導体チップは、内部回路と接続された接続電極を備え、前記接続電極は、ボンディングワイヤを介して前記内部接続電極に接続されていることを特徴とする半導体集積回路装置。
  3. 請求項１または２記載の半導体集積回路装置であって、
    前記第１の半導体チップは、メモリコントローラよりなり、
    前記第２の半導体チップは、前記メモリコントローラによって制御される半導体メモリよりなることを特徴とする半導体集積回路装置。
  4. 請求項１または２記載の半導体集積回路装置であって、
    前記第１、および第２の半導体チップは、半導体メモリよりなることを特徴とする半導体集積回路装置。
  5. 請求項３または４記載の半導体集積回路装置であって、
    前記第１の半導体チップは、外部入力されるクロック信号から、前記第１、および第２の半導体チップに対するアドレス信号を生成するカウンタ回路を含むことを特徴とする半導体集積回路装置。
  6. 請求項１〜５のいずれか１項に記載の半導体集積回路装置であって、
    前記第１の半導体チップは、外部入出力される信号を暗号化／復号化するセキュリティ手段を含むことを特徴とする半導体集積回路装置。
  7. 第１の静電保護回路が形成された静電保護用半導体チップと１以上の第２の半導体チップとを有した半導体集積回路装置であって、
    前記第２の半導体チップは、前記第１の静電保護回路よりも静電保護能力の小さい第２の静電保護回路を有し、前記第１の静電保護回路を介して外部信号が入出力されることを特徴とする半導体集積回路装置。
  8. 請求項７記載の半導体集積回路装置であって、
    前記静電保護用半導体チップは、
    外部接続端子が接続される外部接続電極と、前記第２の半導体チップの内部回路と接続され内部接続電極とを備え、
    外部接続電極と内部接続電極とは、前記静電保護回路を介して接続されており、
    前記第２の半導体チップは、内部回路と接続された接続電極を備え、前記接続電極は、ボンディングワイヤを介して前記内部接続電極に接続されていることを特徴とする半導体集積回路装置。
  9. 請求項７または８記載の半導体集積回路装置において、
    前記静電保護用半導体チップは、メモリコントローラを含み、
    前記第２の半導体チップは、前記メモリコントローラによって制御される半導体メモリよりなることを特徴とする半導体集積回路装置。
  10. 請求項９記載の半導体集積回路装置において、
    前記静電保護用半導体チップは、外部入力されるクロック信号から、前記第１、および第２の半導体チップに対するアドレス信号を生成するカウンタ回路を含むことを特徴とする半導体集積回路装置。
  11. 請求項７〜１０のいずれか１項に記載の半導体集積回路装置において、
    前記静電保護用半導体チップは、前記第２の半導体チップの最上層に搭載されることを特徴とする半導体集積回路装置。
  12. 請求項７〜１１のいずれか１項に記載の半導体集積回路装置において、
    前記静電保護用半導体チップは、プリント配線基板上に搭載された最下層の前記第２の半導体チップに隣接して、前記プリント配線基板上に搭載されていることを特徴とする半導体集積回路装置。
  13. 請求項７〜１２のいずれか１項に記載の半導体集積回路装置であって、
    前記静電保護用半導体チップは、外部入出力される信号を暗号化／復号化するセキュリティ手段を含むことを特徴とする半導体集積回路装置。
  14. 請求項１〜１０のいずれか１項に記載の半導体集積回路装置であって、
    前記第１の静電保護回路よりも静電保護能力の小さい第２の静電保護回路を有し、ボンディングパッドが１辺に沿って配置される２つ以上の第２の半導体チップを、ボンディングパッドを上面から見て露出されるように斜めに積層することで、第２のチップによって作られる、上層の第２のチップの下に下層の第２のチップがないひさし状の空間下部に、外部接続端子と接続される第１の静電保護回路を有する第１の半導体チップの少なくとも一部分が配置される積層モジュール構成を特徴とする半導体集積回路装置。
JP2003398469A 2003-11-28 2003-11-28 半導体集積回路装置 Pending JP2007066922A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003398469A JP2007066922A (ja) 2003-11-28 2003-11-28 半導体集積回路装置
PCT/JP2004/015055 WO2005053025A1 (ja) 2003-11-28 2004-10-13 半導体集積回路装置
TW093132382A TW200524096A (en) 2003-11-28 2004-10-26 Semiconductor integrated circuit device
US10/994,243 US7420281B2 (en) 2003-11-28 2004-11-23 Stacked chip semiconductor device
US12/167,157 US20080290493A1 (en) 2003-11-28 2008-07-02 Stacked chip semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003398469A JP2007066922A (ja) 2003-11-28 2003-11-28 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JP2007066922A true JP2007066922A (ja) 2007-03-15

Family

ID=34616575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003398469A Pending JP2007066922A (ja) 2003-11-28 2003-11-28 半導体集積回路装置

Country Status (4)

Country Link
US (2) US7420281B2 (ja)
JP (1) JP2007066922A (ja)
TW (1) TW200524096A (ja)
WO (1) WO2005053025A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008293089A (ja) * 2007-05-22 2008-12-04 Panasonic Corp メモリカードおよびメモリカードの製造方法
WO2009147753A1 (en) * 2008-06-04 2009-12-10 Kabushiki Kaisha Toshiba Semiconductor device
JP2010073951A (ja) * 2008-09-19 2010-04-02 Renesas Technology Corp 半導体装置
US7989960B2 (en) 2008-02-08 2011-08-02 Renesas Electronics Corporation Semiconductor device

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003010825A1 (en) * 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
JP2007066922A (ja) * 2003-11-28 2007-03-15 Renesas Technology Corp 半導体集積回路装置
EP1617473A1 (en) 2004-07-13 2006-01-18 Koninklijke Philips Electronics N.V. Electronic device comprising an ESD device
GB2416917A (en) * 2004-07-30 2006-02-08 Univ Kent Canterbury Multiple chip semiconductor device
US7535105B2 (en) * 2005-08-02 2009-05-19 International Business Machines Corporation Inter-chip ESD protection structure for high speed and high frequency devices
US7663211B2 (en) * 2006-05-19 2010-02-16 Fairchild Semiconductor Corporation Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
US7880309B2 (en) * 2007-07-30 2011-02-01 Qimonda Ag Arrangement of stacked integrated circuit dice having a direct electrical connection
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
JP4498403B2 (ja) * 2007-09-28 2010-07-07 株式会社東芝 半導体装置と半導体記憶装置
KR100886717B1 (ko) * 2007-10-16 2009-03-04 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법
US8004071B2 (en) * 2007-12-27 2011-08-23 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2009205613A (ja) * 2008-02-29 2009-09-10 Toshiba Corp 半導体記憶装置
CN101999167B (zh) 2008-03-12 2013-07-17 伊文萨思公司 支撑安装的电互连管芯组件
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
KR100933810B1 (ko) * 2008-07-09 2009-12-24 주식회사 하이닉스반도체 반도체 소자
JP2010129958A (ja) * 2008-12-01 2010-06-10 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
US8476749B2 (en) * 2009-07-22 2013-07-02 Oracle America, Inc. High-bandwidth ramp-stack chip package
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI424544B (zh) * 2011-03-31 2014-01-21 Novatek Microelectronics Corp 積體電路裝置
US9082632B2 (en) 2012-05-10 2015-07-14 Oracle International Corporation Ramp-stack chip package with variable chip spacing
CN102945823B (zh) * 2012-10-24 2015-05-27 上海新储集成电路有限公司 一种减小堆叠芯片上互连输入输出管脚面积的方法
KR102041500B1 (ko) * 2013-03-08 2019-11-06 삼성전자 주식회사 반도체 패키지
US9087846B2 (en) 2013-03-13 2015-07-21 Apple Inc. Systems and methods for high-speed, low-profile memory packages and pinout designs
KR102077608B1 (ko) * 2013-09-26 2020-02-17 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 스택 패키지
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US10381327B2 (en) * 2016-10-06 2019-08-13 Sandisk Technologies Llc Non-volatile memory system with wide I/O memory die
US10580757B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Face-to-face mounted IC dies with orthogonal top interconnect layers
KR102393946B1 (ko) * 2016-10-07 2022-05-03 엑셀시스 코포레이션 직접-접합된 네이티브 상호접속부 및 능동 베이스 다이
US9899347B1 (en) 2017-03-09 2018-02-20 Sandisk Technologies Llc Wire bonded wide I/O semiconductor device
KR102337647B1 (ko) 2017-05-17 2021-12-08 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN112310070A (zh) * 2020-10-27 2021-02-02 伟芯科技(绍兴)有限公司 多硅片集成电路器件及其设计方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629456A (ja) * 1992-07-11 1994-02-04 Hitachi Ltd 半導体装置
US5771150A (en) * 1996-01-03 1998-06-23 Micron Technology, Inc. Capacitor constructions
US6198136B1 (en) 1996-03-19 2001-03-06 International Business Machines Corporation Support chips for buffer circuits
US6509632B1 (en) * 1998-01-30 2003-01-21 Micron Technology, Inc. Method of fabricating a redundant pinout configuration for signal enhancement in an IC package
US6586266B1 (en) * 1999-03-01 2003-07-01 Megic Corporation High performance sub-system design and assembly
JP2001053243A (ja) * 1999-08-06 2001-02-23 Hitachi Ltd 半導体記憶装置とメモリモジュール
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6621155B1 (en) * 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
JP2001185676A (ja) * 1999-12-24 2001-07-06 Sharp Corp 半導体装置
JP3832170B2 (ja) * 2000-01-06 2006-10-11 セイコーエプソン株式会社 マルチベアチップ実装体
JP3813788B2 (ja) * 2000-04-14 2006-08-23 株式会社ルネサステクノロジ 半導体装置及びその製造方法
WO2002082540A1 (fr) * 2001-03-30 2002-10-17 Fujitsu Limited Dispositif a semi-conducteurs, son procede de fabrication et substrat semi-conducteur connexe
JP2002353396A (ja) * 2001-05-25 2002-12-06 Sharp Corp 半導体集積回路装置
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
JP4633971B2 (ja) * 2001-07-11 2011-02-16 ルネサスエレクトロニクス株式会社 半導体装置
US6996692B2 (en) * 2002-04-17 2006-02-07 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for providing security for the same
JP2007066922A (ja) * 2003-11-28 2007-03-15 Renesas Technology Corp 半導体集積回路装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008293089A (ja) * 2007-05-22 2008-12-04 Panasonic Corp メモリカードおよびメモリカードの製造方法
US7989960B2 (en) 2008-02-08 2011-08-02 Renesas Electronics Corporation Semiconductor device
US8319352B2 (en) 2008-02-08 2012-11-27 Renesas Electronics Corporation Semiconductor device
US8754534B2 (en) 2008-02-08 2014-06-17 Renesas Electronics Corporation Semiconductor device
US9377825B2 (en) 2008-02-08 2016-06-28 Renesas Electronics Corporation Semiconductor device
WO2009147753A1 (en) * 2008-06-04 2009-12-10 Kabushiki Kaisha Toshiba Semiconductor device
TWI419299B (zh) * 2008-06-04 2013-12-11 Toshiba Kk 半導體裝置
US8611154B2 (en) 2008-06-04 2013-12-17 Kabushiki Kaisha Toshiba Semiconductor device
US9324653B2 (en) * 2008-06-04 2016-04-26 Kabushiki Kaisha Toshiba Semiconductor device
JP2010073951A (ja) * 2008-09-19 2010-04-02 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
US20080290493A1 (en) 2008-11-27
US7420281B2 (en) 2008-09-02
US20050116331A1 (en) 2005-06-02
TW200524096A (en) 2005-07-16
WO2005053025A1 (ja) 2005-06-09

Similar Documents

Publication Publication Date Title
JP2007066922A (ja) 半導体集積回路装置
US10460771B2 (en) Semiconductor chip module and semiconductor package including the same
US6239495B1 (en) Multichip semiconductor device and memory card
US6740981B2 (en) Semiconductor device including memory unit and semiconductor module including memory units
US8637998B2 (en) Semiconductor chip and semiconductor device
US7804176B2 (en) Semiconductor device
US7907434B2 (en) Semiconductor apparatus having a large-size bus connection
US20050253236A1 (en) Semiconductor device capable of being connected to external terminals by wire bonding in stacked assembly
JP2001307057A (ja) マルチチップ半導体装置及びメモリカード
US10297571B2 (en) Semiconductor package
JP2002251884A (ja) 半導体記憶装置及びそのシステム装置
US7675803B2 (en) Memory circuit system having semiconductor devices and a memory
JP2004221215A (ja) 半導体装置
JP2007096071A (ja) 半導体メモリカード
JP5143413B2 (ja) 半導体集積回路
TW201715693A (zh) 具有再分配線的半導體裝置
US7960823B2 (en) Semiconductor device with different sized ESD protection elements
TW201832234A (zh) 半導體記憶裝置
JP4930970B2 (ja) マルチチップモジュール
US7495329B2 (en) Semiconductor memory card
JP4754201B2 (ja) 半導体装置
US20060259647A1 (en) Logic and memory device integration
JP2004260206A (ja) マルチチップ半導体装置及びメモリカード
JP2006156814A (ja) マルチチップパッケージ半導体装置
TW202201721A (zh) 半導體記憶裝置