JP2010129958A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2010129958A
JP2010129958A JP2008306228A JP2008306228A JP2010129958A JP 2010129958 A JP2010129958 A JP 2010129958A JP 2008306228 A JP2008306228 A JP 2008306228A JP 2008306228 A JP2008306228 A JP 2008306228A JP 2010129958 A JP2010129958 A JP 2010129958A
Authority
JP
Japan
Prior art keywords
discharge protection
electrostatic discharge
semiconductor
semiconductor device
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008306228A
Other languages
English (en)
Inventor
Takayuki Saiki
隆行 齊木
Shinya Sato
慎也 佐藤
浩之 ▲高▼宮
Hiroyuki Takamiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008306228A priority Critical patent/JP2010129958A/ja
Priority to US12/627,652 priority patent/US8338890B2/en
Publication of JP2010129958A publication Critical patent/JP2010129958A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

【課題】面積効率やレイアウト設計の自由度を向上させた半導体装置及び半導体装置の製造方法を提供すること。
【解決手段】複数の外部端子ＶＤＤ、ＶＳＳ、Ｐｉｎ１、Ｐｉｎ２を有し、複数の半導体基板１０、２０、３０を積層して含む半導体装置であって、半導体基板のうち少なくとも１つを貫通し、半導体装置のいずれかの外部端子と電気的に接続する貫通電極５１、５２、５３、５４と、いずれか１つの半導体基板に設けた複数の静電放電保護回路４１、４２、４３とを含み、貫通電極５１、５２、５３、５４は、複数の静電放電保護回路４１、４２、４３のいずれかと電気的に接続され、複数の静電放電保護回路４１、４２、４３は、貫通電極５１、５２、５３、５４のいずれかと電気的に接続されている静電放電保護回路４１、４２、４３が設けられる半導体基板は、最下層又は最上層に積層された半導体基板であってもよい。
【選択図】図１

Description

本発明は、半導体装置及び半導体装置の製造方法等に関する。
電子機器の小型化により、電子機器内部に実装される半導体装置等の電子部品の実装スペースが制限されつつある。このため、半導体装置等の電子部品の小型化が求められている。
半導体装置を小型化する方法として、半導体基板（半導体チップ）を積層して半導体装置を構成する方法が提案されている。この方法は、同様の機能を有する半導体チップ同士又は異なる機能を有する半導体チップ同士を積層し、各半導体チップ間を配線接続することにより、半導体チップの高密度実装を図る方法である。
そして、各半導体チップ間を配線接続するための方法として、半導体チップに貫通電極（半導体チップを貫通した配線電極）を設け、これにより各半導体チップ間を配線接続する方法が提案されている。
特開２００７−４９１０３号公報
貫通電極が半導体装置の外部端子と電気的に接続している場合、外部端子を介して入力された静電気により、半導体チップ上の回路素子が静電破壊される可能性がある。そのため、静電気により入力される電荷の放電経路となる静電放電（ＥＳＤ; Electro-Static Discharge）保護回路を設けることが通常である。
しかし、静電放電保護回路に使用される素子（例えばトランジスタやダイオード）は、微細化することが難しく、他の回路素子に比べて大きいことが多い。そのため、静電放電保護回路を設けると、半導体チップの面積効率を下げるとともに、半導体チップのレイアウト設計（配置・配線設計）の自由度を損なう可能性もある。
本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様によれば、面積効率やレイアウト設計の自由度を向上させた半導体装置及び半導体装置の製造方法を提供できる。
（１）本発明に係る半導体装置は、
複数の外部端子を有し、複数の半導体基板を積層して含む半導体装置であって、
前記半導体基板のうち少なくとも１つを貫通し、前記半導体装置のいずれかの外部端子と電気的に接続する貫通電極と、
いずれか１つの前記半導体基板に設けた複数の静電放電保護回路とを含み、
前記貫通電極は、前記複数の静電放電保護回路のいずれかと電気的に接続され、
前記複数の静電放電保護回路は、前記貫通電極と電気的に接続されていることを特徴とする。
本発明によれば、いずれか１つの半導体基板に静電放電保護回路を集約することができる。これにより、他の半導体基板においては静電放電保護回路が必須ではなくなるので、面積効率が向上し、回路素子の配置・配線の自由度が向上する。
（２）この半導体装置は、
前記貫通電極を複数含み、
前記複数の静電放電保護回路は、前記複数の貫通電極のいずれかと電気的に接続されていてもよい。
（３）この半導体装置は、
前記複数の静電放電保護回路が設けられている前記半導体基板は、最下層又は最上層に積層された半導体基板であってもよい。
（４）この半導体装置は、
前記複数の静電放電保護回路が設けられている前記半導体基板は、最も微細化されていない製造プロセスで製造されていてもよい。
（５）この半導体装置は、
前記複数の静電放電保護回路が設けられていない少なくとも１つの半導体基板に、少なくとも１つの前記貫通電極と電気的に接続し、前記静電放電保護回路よりも静電放電保護機能の低い簡易静電放電保護回路が設けられていてもよい。
（６）本発明に係る半導体装置の製造方法は、
複数の外部端子を有し、複数の半導体基板を積層して含む半導体装置の製造方法であって、
いずれか１つの前記半導体基板に複数の静電放電保護回路を設け、前記半導体基板のうち少なくとも１つを貫通し、前記半導体装置のいずれかの外部端子及び前記複数の静電放電保護回路のいずれかと電気的に接続する貫通電極を設けるとともに、前記複数の静電放電保護回路を前記貫通電極と電気的に接続することを特徴とする。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の内容を自由に組み合わせたものを含むものとする。
図１は、本実施の形態に係る半導体装置の内部構造を説明するための模式図である。なお、本実施の形態に係る半導体装置は、図１に示す他に、外部端子ＶＤＤ、ＶＳＳ、Ｐｉｎ１、Ｐｉｎ２を含んでいる。
本実施の形態に係る半導体装置１は、複数の半導体基板を積層して含む。図１に示す例では、半導体基板１０、２０、３０を積層した構成を示している。
半導体基板１０は、半導体層１１と配線層１２を含んで構成されている。半導体層１１は、トランジスタ等の回路素子が形成される層であり、例えばＳｉ等を含んだ半導体で構成される。配線層１２は、半導体層１１に形成された回路素子や、貫通電極（詳細は後述）を、相互に電気的に接続するための配線が形成される層である。配線には、例えばＡｌやＣｕ等の金属が用いられる。
同様に、半導体基板２０は、半導体層２１と配線層２２を含んで構成され、半導体基板３０は、半導体層３１と配線層３２を含んで構成されている。
半導体基板１０は、半導体層１１に内部回路１３を有している。また、半導体基板２０は、半導体層２１に内部回路２３を有している。
半導体基板３０は、半導体層３１に静電放電保護回路４１、４２、４３を有している。静電放電保護回路４１、４２、４３は、図示しない外部端子から入力された静電気による電荷の放電経路となる回路であり、内部回路１３、２３を静電破壊から保護するために設けられている。
本実施の形態に係る半導体装置は、貫通電極５１、５２、５３、５４を含む。貫通電極５１、５２、５３、５４は、半導体基板１０、２０、３０のうち少なくとも１つを貫通し、図示しない外部端子と電気的に接続する。
貫通電極５１は、半導体基板２０、３０を貫通し、外部端子ＶＤＤと電気的に接続する。貫通電極５２は、半導体基板２０、３０を貫通し、外部端子ＶＳＳと電気的に接続する。貫通電極５３は、半導体基板２０、３０を貫通し、外部端子Ｐｉｎ１と電気的に接続する。貫通電極５４は、半導体基板３０を貫通し、外部端子Ｐｉｎ２と電気的に接続する。
貫通電極は、半導体基板を積層した後に形成してもよい。また、図２に示す貫通電極の構成の一例を説明するための模式図のように、貫通電極は、半導体基板ごとに５０ａ、５０ｂ、５０ｃのように分離して形成し、半導体基板を積層することにより電気的に接続されるように構成してもよい。
なお、半導体基板１０の配線層１２と半導体基板２０の半導体層２１とは、接着剤８１で接着されていてもよい。また、半導体基板２０の配線層２２と半導体基板３０の半導体層３１とは、接着剤８２で接着されていてもよい。
図３は、本実施の形態に係る半導体装置の回路図である。外部端子ＶＤＤは、正電位に接続される電源端子として機能し、外部端子ＶＳＳは接地電位に接続される接地端子として機能する。また、外部端子Ｐｉｎ１は内部回路１３の入力端子又は出力端子として機能し、外部端子Ｐｉｎ２は内部回路２３の入力端子又は出力端子として機能する。
外部端子ＶＤＤと電気的に接続する貫通電極５１は、配線層１２で内部回路１３と、配線層２２で内部回路２３と、配線層３２で静電放電保護回路４１と、それぞれ電気的に接続されている。
外部端子ＶＳＳと電気的に接続する貫通電極５２は、配線層１２で内部回路１３と、配線層２２で内部回路２３と、配線層３２で静電放電保護回路４１、４２、４３と、それぞれ電気的に接続されている。
外部端子Ｐｉｎ１と電気的に接続する貫通電極５３は、配線層１２で内部回路１３と、配線層３２で静電放電保護回路４２と、それぞれ電気的に接続されている。
外部端子Ｐｉｎ２と電気的に接続する貫通電極５４は、配線層２２で内部回路２３と、配線層３２で静電放電保護回路４３と、それぞれ電気的に接続されている。
図４（Ａ）及び図４（Ｂ）は、本実施の形態に係る静電放電保護回路の一例を説明するための模式図である。図４（Ａ）及び図４（Ｂ）に示す静電放電保護回路は、ｇｇＮＭＯＳ（grounded-gate NMOS）で構成されている。図４（Ａ）はｇｇＮＭＯＳの平面図、図４（Ｂ）は図４（Ａ）のａ〜ａ’におけるｇｇＮＭＯＳの断面図である。
図４（Ａ）及び図４（Ｂ）に示すｇｇＮＭＯＳは、Ｐ−ｗｅｌｌ１０１内のＰ拡散領域１０２で囲まれた領域内に、ソースとなるＮ拡散領域１０３、１０４と、ドレインとなるＮ拡散領域１０５が形成されている。
Ｎ拡散領域１０３とＮ拡散領域１０５をまたぐようにシリコン酸化膜が形成され、その上にゲートとなるポリシリコン層１０６が形成されている。また、Ｎ拡散領域１０４とＮ拡散領域１０５をまたぐようにシリコン酸化膜が形成され、その上にゲートとなるポリシリコン層１０７が形成されている。
Ｐ−ｗｅｌｌ１０２、ソースとなるＮ拡散領域１０３及び１０４、ゲートとなるポリシリコン層１０６及び１０７は、接地電位に接続されている。また、ドレインとなるＮ拡散領域１０５は、貫通電極と接続される。
本実施の形態に係る半導体装置によれば、いずれか１つの半導体基板に静電放電保護回路を集約することができる。これにより、他の半導体基板においては静電放電保護回路が必須ではなくなるので、面積効率が向上し、回路素子の配置・配線の自由度が向上する。
また、複数の静電放電保護回路が設けられている半導体基板は、最も微細化されていない製造プロセスで製造されていてもよい。静電放電保護回路を集約した半導体基板を、微細化の進んでいない製造プロセスのような製造コストの安い製造プロセスで製造することにより、半導体装置の製造コストを抑制することができる。
図５（Ａ）及び図５（Ｂ）は、本実施の形態に係る半導体装置の断面構造を説明するための模式図である。図５（Ａ）は、パッケージ基板６０上に、図１を用いて説明した半導体基板１０、２０、３０を積層した構成をフェースアップで設置し、モールド樹脂６１でモールドした構成の一例である。図５（Ｂ）は、パッケージ基板６０上に、図１を用いて説明した半導体基板１０、２０、３０を積層した構成をフェースダウンで設置し、モールド樹脂６１でモールドした構成の一例である。
図５（Ａ）に示す例において、パッケージ基板６０には、外部端子ＶＤＤ、ＶＳＳ、Ｐｉｎ１、Ｐｉｎ２が設けられており、パッケージ基板６０内部の配線とボンディングワイヤーを介して貫通電極５１と外部端子ＶＤＤ、貫通電極５２と外部端子ＶＳＳ、貫通電極５３と外部端子Ｐｉｎ１、貫通電極５４と外部端子Ｐｉｎ２とがそれぞれ電気的に接続されている。
このような構成の場合には、外部端子から貫通電極を介した内部回路までの電気的な経路は、最上層に積層された半導体基板３０を通ることになる。したがって、最上層に積層された半導体基板３０に静電放電保護回路を設けることにより、１つの半導体基板に静電放電保護回路を集約することができる。
図５（Ｂ）に示す例において、パッケージ基板６０には、外部端子ＶＤＤ、ＶＳＳ、Ｐｉｎ１、Ｐｉｎ２が設けられており、パッケージ基板６０内部の配線を介して貫通電極５１と外部端子ＶＤＤ、貫通電極５２と外部端子ＶＳＳ、貫通電極５３と外部端子Ｐｉｎ１、貫通電極５４と外部端子Ｐｉｎ２とがそれぞれ電気的に接続されている。
このような構成の場合には、外部端子から貫通電極を介した内部回路までの電気的な経路は、最下層に積層された半導体基板３０を通ることになる。したがって、最下層に積層された半導体基板３０に静電放電保護回路を設けることにより、１つの半導体基板に静電放電保護回路を集約することができる。
〔変形例〕
上述の実施の形態で説明した半導体装置の構成に加えて、静電放電保護回路が設けられていない少なくとも１つの半導体基板に、少なくとも１つの貫通電極と電気的に接続し、静電放電保護回路よりも静電放電保護機能の低い簡易静電放電保護回路を設けてもよい。
図６は、変形例に係る半導体装置の内部構造を説明するための模式図である。図６に示す例では、半導体基板１０に簡易静電放電保護回路を設けた場合を示している。
図７は、半導体基板１０に簡易静電放電保護回路を設けた場合の半導体基板２０の回路図である。
簡易静電放電保護回路７１は、外部端子ＶＤＤと電気的に接続する貫通電極５１及び外部端子ＶＳＳと電気的に接続する貫通電極５２と、配線層１２でそれぞれ電気的に接続されている。
簡易静電放電保護回路７２は、外部端子ＶＳＳと電気的に接続する貫通電極５２及び外部端子Ｐｉｎ１と電気的に接続する貫通電極５３と、配線層１２でそれぞれ電気的に接続されている。
簡易静電放電保護回路７３は、外部端子ＶＤＤと電気的に接続する貫通電極５１及び外部端子Ｐｉｎ１と電気的に接続する貫通電極５３と、配線層１２でそれぞれ電気的に接続されている。
図４（Ｃ）及び図４（Ｄ）は、本実施の形態に係る静電放電保護回路の一例を説明するための模式図である。図４（Ｃ）及び図４（Ｄ）に示す静電放電保護回路は、ダイオードで構成されている。図４（Ｃ）はダイオードの平面図、図４（Ｄ）は図４（Ａ）のｂ〜ｂ’におけるダイオードの断面図である。
図４（Ｃ）及び図４（Ｄ）に示すダイオードは、Ｐ−ｗｅｌｌ２０１内のアノードとなるＰ拡散領域２０２と、Ｐ拡散領域２０２で囲まれた領域内にカソードとなるＮ拡散領域２０３が形成されている。
例えば、簡易静電放電保護回路７１、７２のように、一方が外部端子ＶＳＳと電気的に接続される場合には、Ｐ拡散領域２０２が外部端子ＶＳＳと電気的に接続され、Ｎ拡散領域２０３が他方の貫通電極と電気的に接続される。
例えば、簡易静電放電保護回路７３のように、一方が外部端子ＶＤＤと電気的に接続される場合には、Ｎ拡散領域２０３を外部端子ＶＤＤと電気的に接続され、Ｐ拡散領域２０２が他方の貫通電極と電気的に接続される。
このように構成された簡易静電放電保護回路は、図４（Ａ）及び図４（Ｂ）に示した静電放電保護回路よりも静電放電保護機能は低くてもよい。簡易静電放電保護回路７１、７２、７３は、半導体基板１０、２０の製造工程中や試験工程中の静電気による静電破壊を防止できればよく、半導体装置として完成した後は、半導体基板３０に設けられた静電放電保護回路４１、４２、４３が主要な役割を果たすからである。
したがって、簡易静電放電保護回路７１、７２、７３は、静電放電保護回路４１、４２、４３よりも小さい面積で形成することができる。そのため、全ての半導体基板に静電放電保護回路を設ける場合に比べて、面積効率が向上し、回路素子の配置・配線の自由度が向上する。
なお、本発明は本実施の形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
例えば、本実施の形態においては、外部端子ＶＤＤ、ＶＳＳ、Ｐｉｎ１、Ｐｉｎ２を含む例について説明したが、他の入力端子や出力端子、制御端子等の外部端子を含んでもよい。
本実施の形態に係る半導体装置の内部構造を説明するための模式図。 貫通電極の構成の一例を説明するための模式図。 本実施の形態に係る半導体装置の回路図。 図４（Ａ）及び図４（Ｂ）は、本実施の形態に係る静電放電保護回路の一例を説明するための模式図、図４（Ｃ）及び図４（Ｄ）は、本実施の形態に係る簡易静電放電保護回路の一例を説明するための模式図。 図５（Ａ）及び図５（Ｂ）は、本実施の形態に係る半導体装置の断面構造を説明するための模式図。 変形例に係る半導体装置の内部構造を説明するための模式図。 簡易保護回路を設けた場合の半導体基板１０の回路図。
符号の説明
１０ 半導体基板、１１ 半導体層、１２ 配線層、１３ 内部回路、２０ 半導体基板、２１ 半導体層、２２ 配線層、２３ 内部回路、３０ 半導体基板、３１ 半導体層、３２ 配線層、４１〜４３ 静電放電保護回路、５１〜５４ 貫通電極、６０ パッケージ基板、６１ モールド樹脂、７１〜７３ 簡易静電放電保護回路、８１，８２ 接着材、１０１ Ｐ−ｗｅｌｌ、１０２ Ｐ拡散領域、１０３，１０４ Ｎ拡散領域（ソース）、１０５ Ｎ拡散領域（ドレイン）、１０６，１０７ ポリシリコン層（ゲート）、２０１ Ｐ−ｗｅｌｌ、２０２ Ｐ拡散領域（アノード）、２０３ Ｎ拡散領域（カソード）、ＶＤＤ，ＶＳＳ，Ｐｉｎ１，Ｐｉｎ２ 外部端子

Claims (6)

  1. 複数の外部端子を有し、複数の半導体基板を積層して含む半導体装置であって、
    前記半導体基板のうち少なくとも１つを貫通し、前記半導体装置のいずれかの外部端子と電気的に接続する貫通電極と、
    いずれか１つの前記半導体基板に設けた複数の静電放電保護回路とを含み、
    前記貫通電極は、前記複数の静電放電保護回路のいずれかと電気的に接続され、
    前記複数の静電放電保護回路は、前記貫通電極と電気的に接続されていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記貫通電極を複数含み、
    前記複数の静電放電保護回路は、前記複数の貫通電極のいずれかと電気的に接続されていることを特徴とする半導体装置。
  3. 請求項１及び２のいずれかに記載の半導体装置において、
    前記複数の静電放電保護回路が設けられている前記半導体基板は、最下層又は最上層に積層された半導体基板であることを特徴とする半導体装置。
  4. 請求項１乃至３のいずれかに記載の半導体装置において、
    前記複数の静電放電保護回路が設けられている前記半導体基板は、最も微細化されていない製造プロセスで製造されていることを特徴とする半導体装置。
  5. 請求項１乃至４のいずれかに記載の半導体装置において、
    前記複数の静電放電保護回路が設けられていない少なくとも１つの半導体基板に、少なくとも１つの前記貫通電極と電気的に接続し、前記静電放電保護回路よりも静電放電保護機能の低い簡易静電放電保護回路が設けられていることを特徴とする半導体装置。
  6. 複数の外部端子を有し、複数の半導体基板を積層して含む半導体装置の製造方法であって、
    いずれか１つの前記半導体基板に複数の静電放電保護回路を設け、前記半導体基板のうち少なくとも１つを貫通し、前記半導体装置のいずれかの外部端子及び前記複数の静電放電保護回路のいずれかと電気的に接続する貫通電極を設けるとともに、前記複数の静電放電保護回路を前記貫通電極と電気的に接続することを特徴とする半導体装置の製造方法。
JP2008306228A 2008-12-01 2008-12-01 半導体装置及び半導体装置の製造方法 Withdrawn JP2010129958A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008306228A JP2010129958A (ja) 2008-12-01 2008-12-01 半導体装置及び半導体装置の製造方法
US12/627,652 US8338890B2 (en) 2008-12-01 2009-11-30 Semiconductor device and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008306228A JP2010129958A (ja) 2008-12-01 2008-12-01 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010129958A true JP2010129958A (ja) 2010-06-10

Family

ID=42222025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008306228A Withdrawn JP2010129958A (ja) 2008-12-01 2008-12-01 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8338890B2 (ja)
JP (1) JP2010129958A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225701A (ja) * 2009-03-19 2010-10-07 Toshiba Corp 三次元積層型半導体集積回路及びその製造方法
WO2012121255A1 (ja) * 2011-03-09 2012-09-13 ルネサスエレクトロニクス株式会社 半導体装置
KR20150064117A (ko) * 2012-10-05 2015-06-10 퀄컴 인코포레이티드 적층된 멀티-칩 집적 회로들을 위한 정전 보호
JP2017152648A (ja) * 2016-02-26 2017-08-31 東芝メモリ株式会社 半導体装置
WO2023166674A1 (ja) * 2022-03-03 2023-09-07 株式会社ソシオネクスト 半導体集積回路装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101179268B1 (ko) * 2010-08-05 2012-09-03 에스케이하이닉스 주식회사 관통 비아들을 통한 칩선택이 가능한 반도체 패키지
US9627337B2 (en) 2011-03-31 2017-04-18 Novatek Microelectronics Corp. Integrated circuit device
TWI424544B (zh) * 2011-03-31 2014-01-21 Novatek Microelectronics Corp 積體電路裝置
CN104576580B (zh) * 2011-04-12 2017-10-03 联咏科技股份有限公司 集成电路装置
CN102738102B (zh) * 2011-04-12 2015-01-07 联咏科技股份有限公司 集成电路装置
US10128215B1 (en) 2016-02-16 2018-11-13 Darryl G. Walker Package including a plurality of stacked semiconductor devices having area efficient ESD protection
JP2019220621A (ja) 2018-06-21 2019-12-26 キオクシア株式会社 半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250643A (ja) * 1995-02-22 1996-09-27 Internatl Business Mach Corp <Ibm> チップ間静電放電防止マルチチップ半導体構造およびその製造方法
JPH10163411A (ja) * 1996-11-29 1998-06-19 Nec Corp Ｌｓｉモジュールとその製造方法
JPH10321742A (ja) * 1997-05-22 1998-12-04 Sharp Corp 半導体集積回路装置
WO2005053025A1 (ja) * 2003-11-28 2005-06-09 Renesas Technology Corp. 半導体集積回路装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731945A (en) 1995-02-22 1998-03-24 International Business Machines Corporation Multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes
TW432669B (en) 1997-04-25 2001-05-01 Sharp Kk Semiconductor integrated circuit device capable of achieving reductions in chip area and consumption power
JP4353861B2 (ja) * 2004-06-30 2009-10-28 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2007049103A (ja) 2005-08-05 2007-02-22 Zycube:Kk 半導体チップおよびその製造方法、ならびに半導体装置
JP2007294746A (ja) * 2006-04-26 2007-11-08 Matsushita Electric Ind Co Ltd 半導体パッケージ及び半導体パッケージの製造方法
US8253230B2 (en) * 2008-05-15 2012-08-28 Micron Technology, Inc. Disabling electrical connections using pass-through 3D interconnects and associated systems and methods
JP2010080801A (ja) * 2008-09-29 2010-04-08 Hitachi Ltd 半導体装置
US8344512B2 (en) * 2009-08-20 2013-01-01 International Business Machines Corporation Three-dimensional silicon interposer for low voltage low power systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250643A (ja) * 1995-02-22 1996-09-27 Internatl Business Mach Corp <Ibm> チップ間静電放電防止マルチチップ半導体構造およびその製造方法
JPH10163411A (ja) * 1996-11-29 1998-06-19 Nec Corp Ｌｓｉモジュールとその製造方法
JPH10321742A (ja) * 1997-05-22 1998-12-04 Sharp Corp 半導体集積回路装置
WO2005053025A1 (ja) * 2003-11-28 2005-06-09 Renesas Technology Corp. 半導体集積回路装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225701A (ja) * 2009-03-19 2010-10-07 Toshiba Corp 三次元積層型半導体集積回路及びその製造方法
WO2012121255A1 (ja) * 2011-03-09 2012-09-13 ルネサスエレクトロニクス株式会社 半導体装置
JP5583266B2 (ja) * 2011-03-09 2014-09-03 ルネサスエレクトロニクス株式会社 半導体装置
US9263399B2 (en) 2011-03-09 2016-02-16 Renesas Electronics Corporation Semiconductor device with electro-static discharge protection device above semiconductor device area
US9530769B2 (en) 2011-03-09 2016-12-27 Renesas Electronics Corporation Semiconductor device with electro-static discharge protection device above semiconductor device area
KR20150064117A (ko) * 2012-10-05 2015-06-10 퀄컴 인코포레이티드 적층된 멀티-칩 집적 회로들을 위한 정전 보호
JP2015532534A (ja) * 2012-10-05 2015-11-09 クアルコム，インコーポレイテッド スタック型マルチチップ集積回路の静電気保護
KR101671367B1 (ko) 2012-10-05 2016-11-01 퀄컴 인코포레이티드 멀티-칩 모듈 및 이를 제조하는 방법
JP2017152648A (ja) * 2016-02-26 2017-08-31 東芝メモリ株式会社 半導体装置
WO2023166674A1 (ja) * 2022-03-03 2023-09-07 株式会社ソシオネクスト 半導体集積回路装置

Also Published As

Publication number Publication date
US8338890B2 (en) 2012-12-25
US20100133701A1 (en) 2010-06-03

Similar Documents

Publication Publication Date Title
JP2010129958A (ja) 半導体装置及び半導体装置の製造方法
US8053898B2 (en) Connection for off-chip electrostatic discharge protection
US8247841B2 (en) Semiconductor device and method for manufacturing semiconductor device
US9412708B2 (en) Enhanced ESD protection of integrated circuit in 3DIC package
US8456020B2 (en) Semiconductor package and method of manufacturing the same
JP2004063761A (ja) 半導体装置
US9478525B2 (en) Semiconductor device
JP2006196709A (ja) 半導体装置およびその製造方法
WO2014065278A1 (ja) 半導体素子の製造方法
US6838775B2 (en) Semiconductor device comprising ESD protection circuit for protecting circuit from being destructed by electrostatic discharge
JP5358089B2 (ja) 半導体装置
JP4405524B2 (ja) 半導体装置
KR101123804B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
JP6144969B2 (ja) 半導体装置
KR101341619B1 (ko) 반도체 패키지 및 그의 제조 방법
JP2010206021A (ja) 電子部品実装構造体、およびその製造方法
JP2007250916A (ja) 半導体装置およびその製造方法
US9721928B1 (en) Integrated circuit package having two substrates
JP2008187076A (ja) 回路装置およびその製造方法
JP2008218818A (ja) 半導体装置
JP2007134552A (ja) 半導体装置
JP2010141174A (ja) 半導体装置及び半導体装置の製造方法
JP2016063002A (ja) 半導体装置およびその製造方法
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
JP4536808B2 (ja) 半導体装置およびインターポーザチップ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110511

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110708