JP2000123141A

JP2000123141A - メモリカード

Info

Publication number: JP2000123141A
Application number: JP10289244A
Authority: JP
Inventors: Susumu Imai; 奨今井; Koji Daikyo; 康次大饗
Original assignee: Hitachi Maxell Ltd
Current assignee: Maxell Holdings Ltd
Priority date: 1998-10-12
Filing date: 1998-10-12
Publication date: 2000-04-28

Abstract

(57)【要約】【課題】メモリカードをホストのコンピュータのソケッ
トに挿入した場合にカード認識をより確実に行うことが
できる信頼性の高いメモリカードを提供することにあ
る。【解決手段】メモリパッケージあるいは半導体メモリパ
ッケージが多段に積層されたメモリモジュールが基板に
実装されたメモリカードにおいて、メモリモジュールの
基板側に隣接する最下段のメモリパッケージあるいは半
導体メモリパッケージが不揮発性のメモリであり、この
メモリにメモリカードの属性情報が格納されているもの
である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、メモリカードに
関し、詳しくは、不揮発性メモリチップを多段に積層し
たメモリモジュールを基板に搭載して構成されるメモリ
カードにおいて、メモリカードをホストのコンピュータ
のソケットに挿入した場合にカード認識についての信頼
性を向上させることができるようなメモリカードに関す
る。

【０００２】

【従来の技術】フラッシュＥＥＰＲＯＭ等の不揮発性メ
モリチップを搭載したメモリカードは、ノートブック型
パーソナルコンピュータの外部記憶媒体として、近年、
急速に普及してきている。特に、ＰＣＭＣＩＡ(Persona
l Computer Memory Card lnternational Association)
−ＡＴＡ仕様に準拠したメモリカードは、互換性の点で
優れており、既に大きな市場を形成している。また、最
近ではデジタルカメラの外部記憶媒体として、切手サイ
ズ程度の小型メモリカードも急速に普及しつつある。こ
うした不揮発性メモリチップを搭載したメモリカードで
は、データはフラッシュＥＥＰＲＯＭ等の不揮発性メモ
リチップが内部に格納されている。この不揮発性メモリ
チップ自体の容量が大きくなるにつれ、メモリカードと
しての容量も増してきている。一方、近年注目されてい
る技術として、多段積層型のメモリモジュールによる実
装技術がある。これは、メモリチップを多段に積層する
ことによって、メモリモジュールを形成し、大容量化を
図るものである。例えぱ、特開平４−２６９５９７号公
報においては、メモリＬＳＩチップの電極に導体リード
の一端部を接合するとともに、メモリＬＳＩチップの中
間部を絶縁フィルムで連結して、ブリント配線板にメモ
リＬＳＩチップを積層するＩＣメモリカードの技術が開
示されている。

【０００３】

【発明が解決しようとする課題】しかしながら、多段積
層のメモリモジュールについての前記の従来の技術で
は、メモリカードとして高い信頼性を確保するという観
点からは、いまだ十分とはいえない。それは、メモリカ
ードをホストのコンピュータのソケットに挿入した場合
にカード認識が確実になされることがメモリカードでは
必要であって、この点での考慮が不十分なものであるか
らである。前記の特開平４−２６９５９７号公報には、
上記のカード認識を考慮した技術までの記述はない。こ
の発明の目的は、このような従来技術の問題点を解決す
ることであり、メモリカードをホストのコンピュータの
ソケットに挿入した場合にカード認識をより確実に行う
ことができる信頼性の高いメモリカードを提供すること
にある。

【０００４】

【課題を解決するための手段】かかる日的を達成するた
めに、この発明の構成は、メモリチップあるいは半導体
メモリパッケージが多段に積層されたメモリモジュール
が基板に実装されたメモリカードにおいて、メモリモジ
ュールの基板側に隣接する最下段のメモリチップあるい
は半導体メモリパッケージが不揮発性のメモリであり、
このメモリにメモリカードの属性情報が格納されている
ものである。

【０００５】

【発明の実施の形態】このように、メモリモジュールを
構成するメモリのうち、基板までの距離が短い最下段の
不揮発性メモリチップに、カード認識用の属性情報が書
かれ、上段にはさらにリード端子を持つメモリモジュー
ルが配置されることになるので、上段のメモリモジュー
ルがシールド効果の作用をなしかつ下段のメモリモジュ
ールは、配線が短いのでノイズ等の外乱の影響を最小限
に抑えることができる。なお、不揮発性メモリチップと
しては、フラッシュＥＥＰＲＯＭメモリチップを用いる
ことが好ましい。また、複数のメモリモジュールを基板
の同一面に実装する場合には、複数のメモリモジュール
の１つの実装高さを他のいずれかのメモリモジュールよ
りも低くして属性情報をこの高さの低いメモリモジュー
ルの最下段のメモリに記憶するようにするとよい。これ
によりシェルに外部から応力が加わった場合でも外部応
力に対して破壊され難いメモリカードを実現できる。こ
れにより、カード認識に支障を及ぼす危険性を低減する
ことができる。以上の結果、メモリカードをホストのコ
ンピュータのソケットに挿入した場合にカード認識をよ
り確実に行うことができる信頼性の高いメモリカードを
実現することができる。

【０００６】

【実施例】（実施例１）図１は、この発明のメモリカー
ドを適用した一実施例のメモリカードの構成図である。
図１に示すように、メモリカード１は、保護ケースとし
てのシェル（図示せず）内部にコネクタ部６を有する基
板５が設けられ、この基板５に半導体メモリパッケージ
が３段に積層されたメモリモジュール２を搭載した構成
となっている。説明の都合上、外側ケースは取り除いて
ある。メモリモジュール２は、不揮発性メモリチップが
樹脂封止されたフラットパッケージ（以下メモリパッケ
ージ）３ａ、３ｂ、３ｃの順に下側から積み上げられて
配置され、それぞれのアウターリード４ａ、４ｂ、４ｃ
は、上段側のアウターリードが下段側のアウターリード
よりも外側に配置される構成を採って、基板５の対応す
る端子に接続されている。なお、ここでのメモリパッケ
ージ３ａ、３ｂ、３ｃは、それぞれＴＣＰ（TapeCarrie
r Package）で製造されたものである。

【０００７】この関係でアウターリード４ａ、４ｂ、４
ｃは、下側が短く、順次その長さが長くなっている。そ
の結果としてメモリモジュールを構成するメモリパッケ
ージのうち、基板までの距離が最下段のメモリパッケー
ジが最短になる。なお、メモリパッケージ３ａ、３ｂ、
３ｃとしては、フラッシュＥＥＰＲＯＭチップを用いる
ことが好ましい。基板５には、配線が印刷されている
が、その配線は省略してある。ところで、メモリモジュ
ール２に外部から衝撃が加わらないように、通常、図ｌ
のメモリカード全体を先のシェルで囲んだり、メモリモ
ジュール２の上からさらに保護用の樹脂で覆う構成を採
る。また、コネクタ部６は、ＰＣＭＣＩＡ仕様では、通
常、多数の孔が２段に配列されて孔の内部に雌型のコネ
クタ端子が設けられた構成を採る。

【０００８】ここで、最下段のメモリパッケージ３ａ
は、メモリモジュール１を構成するメモリパッケージ３
ａ、３ｂ、３ｃのうち、基板５までのリードによる配線
距離が最短になる。そこで、このメモリパッケージ３ａ
の内部に、ホストがカード認識を行うためのカード属性
情報７が格納されているカード属性情報領域（以下ＣＩ
Ｓ領域）がある。このＣＩＳ領域は、アトリビュートメ
モリ空間内に配置される。アトリビュートメモリ空間
は、アトリビュートメモリ空間セレクトの入力信号「-R
EG」により選択され、アクセスされる記憶領域である。
カード属性情報７は、カードの能力と仕様について記述
した情報であって、インターフェイスの種類、メモリカ
ードの各種パラメータ、製造メーカー識別コード、タイ
ミング情報などからなる。このカード属性情報７を格納
するＣＩＳ領域は、仕様により０番地からはじまるよう
に定義付けられているが、この点を除いては連続する番
地である必要はなく、そのメモリ空間は、自由に割り当
てることが可能である。

【０００９】カード属性情報７のうちメモリカードの各
種パラメータとしては、ウェイト、レディ／ビジーに関
する設定、ライトプロテクト、動作電圧の設定、Ｉ／Ｏ
ポートとメモリのマッピングの使用に関する設定、割り
込みレベル、同一のカードを識別する独自の識別情報、
デバイスの種類、デバイスの速度等が挙げられる。ま
た、タイミング情報は、ウェイト、レディ／ビジーなど
のタイミングに関するものである。このような構成によ
り、メモリパッケージ３ａの中のカード属性情報７は、
アウターリード４ａ、４ｂ、４ｃの中では基板５までの
長さが最短であるアウターリード４ａを介して、基板５
の配線と接続される。アウターリード４ａの長さは、ア
ウターリード４ｂ及ぴ４ｃに比較して短いため、ノイズ
等の外乱の影響を最小限に抑えることが可能となる。し
かも、外側にあるメモリパッケージとそのアウターリー
ドとがノイズの飛び込みをシールドする役割を担う。な
お、図１では、３段積層となっているが、３段積層に限
定されるものではなく、複数個のメモリパッケージを積
層するタイプのメモリモジュールを利用するメモリカー
ドにおいては、この発明の技術を適用できる。多段積層
にあたっては、ＴＣＰのような技術を用いたり、あるい
はリードを特殊な形状とすることで可能となる。

【００１０】次に、カード属性情報７を用いたカード認
識処理について説明する。図２に、カード認識に関する
処理の流れを示す。ホストであるコンピュータに、図１
のメモリカード１が挿入されると、コネクタ部６を介し
て、カード属性情報７が読み出され、カード認識が行わ
れる。これは、メモリカード１が挿入されるとホストで
あるコンピュータ内部にあるコントローラがカード１の
挿入を検出してカード認識処理をスタートさせ、カード
の読出開始アドレスとしてメモリパッケージ３ａの中の
カード属性情報７の先頭物理アドレスを所定の内部レジ
スタにセットして割り当てる（ステップ１０１）。その
後、この読出開始アドレスに基づいてカード属性情報７
を読み出し（ステップ１０２）、コンピュータ内部にあ
るカード属性情報用のデータレジスタに格納する（ステ
ップ１０３）。このことでカード認識処理が完了する。
ここでは、図１の構成から理解できるように、カード属
性情報７の読出開始アドレスが、メモリパッケージ３ａ
の中の物理アドレスに割り当てられる際にその物理アド
レスが最下段のメモリパッケージ３ａの物理アドレスと
なっているので、ノイズ等の外乱による影響を最小限に
することができ、カード属性情報７を正確に読み出すこ
とができるので、確実なカード認識が可能となる。

【００１１】（実施例２）次に、図３は、この発明によ
る、図１とは異なるメモリカードの実施例の構成図であ
って、図４は、これのシェル（ケース）に収納されたと
きの断面図である。なお、図３では、表面側しか示され
ていないが、図４に示すように、裏面側にもメモリパッ
ケージが実装されている。なお、この例では、図１のコ
ネクタ部６と同様なコネクタ部が別途設けれることにな
るが、図ではそれを示していない。メモリカード１１
は、メモリモジュール１２、１３、１４を基板１８の一
方の面（表面）に搭載し、基板１８の他方の面（裏面）
には図４に示すように、メモリモジュール１５、１６、
そして内部中央にコントローラ１７を搭載し、シェル１
９で囲み、収納した構成となっている。図示しない別の
箇所にメモリカード１１のコネクタ部が位置し、ホスト
であるコンピュータにそのコネクタ部を介して挿入さ
れ、メモリモジュール１２、１３、１４、１５、１６内
にあるメモリパッケージに対して、コントローラ１７を
介してデータの読み書きを行う。なお、コントローラ１
７には、カードが挿入されたことを端子の接触あるいは
外部からの電源供給等により検出する回路が集積内蔵さ
れている。

【００１２】この実施例では、断面図において示すよう
に、メモリモジュール１２が内側中央に位置していて、
このメモリモジュール最上面と基板１８との距離が他の
メモリモジュールの厚みより小さい。このメモリモジュ
ール１２の最下段のメモリパッケージ２０ａの内部にＣ
ＩＳ領域が設けられていて、これにカード属性情報７が
格納されている。ここで、メモリモジュール１２は、２
個のメモリパッケージからなるのに対し、メモリモジュ
ール１３，１４は３個のメモリパッケージからなる。こ
のように、メモリモジュール１２を構成するメモリパッ
ケージの数が、メモリモジュール１３，１４を構成する
メモリパッケージの数より少なくなっているので、メモ
リモジュール１２の最上面と基板１８との距離が、他の
メモリモジュール１３，１４の厚みより小なり、その実
装高さが他のメモリパッケージよりも低くなる。なお、
同様に、裏面側のコントローラ１７もシェル１９の面か
らみて他の半導体素子面よりも一段低く配置されてい
る。また、この場合、低い実装高さのメモリモジュール
あるいはコントローラは、他のいずれか１つのメモリモ
ジュールよりも低ければよい。

【００１３】このような構成のメモリモジュール１２の
メモリパッケージ２０ａにＣＩＳ領域を採り、そこにカ
ード属性情報７を記憶することにより、例えば、シェル
１８に外部から応力が加わった場合でも、メモリモジュ
ール１２にシェル１９の内壁が接触する前に、メモリモ
ジュール１３，１４にシェル１９の内壁が接触する。こ
のため、メモリモジュール１２うちのメモリパッケージ
２０ａに格納されているカード属性情報７が破壊される
危険性が大幅に減少し、カード認識に支障を及ぼすよう
な事態をほとんど回避できる。この外部から応力が加わ
った場合の破壊される危険性の減少（耐破壊性）につい
ては、上面が他の素子よりも一段低く実装されているコ
ントローラ１７についても同様に適用される。ここで、
メモリモジュール１２の中のメモリパッケージ２０ａ、
２０ｂのうち、２０ａにカード属性情報７が格納される
理由は、図１の実施例と同様に、メモリパッケージ２０
ａの方がメモリパッケージ２０ｂより下側にあって、接
続されるアウターリードの長さが短く、ノイズ等の外乱
による影響を最小限にすることができるからである。

【００１４】また、この実施例におけるカード属性情報
７を用いたカード認識は、次の部分を除き、図２の処理
と基木的に同じである。すなわち、図１の実施例では、
ホストであるコンピュータ内部にあるコントローラが、
カードの読出開始アドレスとして、メモリパッケージ２
０ａの中のカード属性情報７の先頭物理アドレスを読出
アドレスとして割り当てたが、この例では、メモリカー
ド１１うちのコントローラ１７がメモリカード１１のコ
ンピュータへの挿入を内部の検出回路により検出して読
出開始の物理アドレスの割り当ててカード属性情報７を
読み出してコンピュータ側にそのデータを転送する。こ
のように、カード属性情報７の開始アドレスが、メモリ
パッケージ２０ａの中の物理アドレスに割り当てられる
ため、ノイズ等の外乱による影響を最小限にすることが
でき、確実なカード認識が可能となる。この例では、さ
らに、メモリカード１１の内部に設けたコントローラ１
７によってカード属性情報７をメモリパッケージ２０ａ
に書きこむことができる。すなわちホストコンピュータ
がカード認識を行うために用いるカード属性情報７の開
始アドレスをコントローラ１７によってメモリパッケー
ジ２０ａに割り当てることができる。そこで、多段積層
する前に、カード属性情報７をメモリパッケージ２０ａ
に記憶しておく必要がなくなり、メモリカードの製造が
容易となる。このようにコントローラ１７によって書き
込まれたカード属性情報７は、実施例１と同様の処理に
よって読み出されカード認識処理に用いられる。

【００１５】（実施例３）図５は、この発明による、図
３とは異なるメモリカードの実施例の構成図であって、
図６は、これのシェル（ケース）に収納されたときの断
面図を示す。メモリカード３１は、メモリモジュール３
２、３３、３４を基板３８の一方の面に搭載し、基板３
８の他方の面にはメモリモジュール３５、３６、コント
ローラ３７を搭載し、シェル３９で囲む構成となってい
る。図示しない箇所にメモリカード３１のコネクタ部が
位置し、ホストであるコンピュータに挿入可能である。
メモリモジュール３２、３３、３４、３５、３６内にあ
るメモリチップに、コントローラ３７を介して、データ
の読み書きを行う。コントローラ３７は、コントローラ
１７と同様の機能をもっている。

【００１６】この例の特徴は、メモリモジュール３２、
３３、３４、３５、３６がそれぞれ図３，図４のメモリ
モジュール１２、１３、１４、１５、１６に対応し、コ
ントローラ３７がコントローラ１７に対応しているが、
メモリモジュール３２の積層段数が２段ではなく、他の
メモリモジュールと同じ３段になっていることである。
しかし、メモリモジュール３２は、図示されるように、
このメモリモジュール最上面と基板３８との距離が他の
メモリモジュールの厚みより小なっている。これの最下
段のメモリパッケージ４０ａの内部にＣＩＳ領域が設け
られていて、これにカード属性情報７が格納されてい
る。これは、前記の図３の実施例と同様に、メモリモジ
ュール３２の最上面と基板３８との距離を他のメモリモ
ジュール３３，３４の厚みより小さくするために、基板
３８に凹部４０を設け、ここにメモリモジュール３２を
はめ込む構成を採っている。このことによって、メモリ
モジュール３２の最上面と基板３８との距離を他のメモ
リモジュ一ル３３，３４よりも小さくできる。その結
果、メモリモジュール３２の実装高さが他のメモリパッ
ケージよりも低くなる。このような構成をとったことに
より、図３の実施例と同様に、外部からシェルを押す等
の外力が加わっても高信頼性を保つことが可能となる。
この実施例は、図３の実施例のように、メモリモジュー
ルを構成するメモリパッケージの数を減らす必要がない
ため、大容量化に適している。

【００１７】以上説明してきたが、実施例では、半導体
メモリパッケージを積層したメモリモジュールの基板の
実装例を挙げているが、この発明は、半導体メモリパッ
ケージを積層した形態等の他の形態の半導体モジュール
でもよい。なお、半導体メモリパッケージは、複数のメ
モリ素子の各端子がそれぞれ対応するリードに共通に接
続された複数のメモリ素子と複数のリードとを一体とし
て封止樹脂により封止する構成を採るものである。実施
例では、積層されたメモリのすべてを不揮発性メモリと
しているが、属性情報を記憶する最下段のメモリだけが
不揮発性メモリであればよい。以上説明してきたが、実
施例では、半導体パッケージを積層した半導体モジュー
ルの基板実装例を挙げているが、この発明は、メモリチ
ップをそのまま積層した形態等の他の形態の半導体モジ
ュールでもよく、また、半導体パッケージそのものを積
層したものであってもよい。半導体パッケージは、メモ
リチップ１つをパッケージしたものであってもよく、こ
れはフラットパッケージ、テープキャリアパッケージ、
ピングリッドアレイ等各種のパッケージであってもよ
い。さらに、半導体モジュールや半導体パッケージに換
えて半導体素子（チップ）そのものが積層されてもよ
く、それがシステムＬＳＩそのものであってもよい。

【００１８】

【発明の効果】以上説明したように、この発明において
は、メモリモジュールを構成するメモリのうち、基板ま
での距離が短い最下段の不揮発性メモリパッケージに、
カード認識用の属性情報が書かれ、上段にはさらにリー
ド端子を持つメモリモジュールが配置されているため、
上段のメモリモジュールがシールド効果の作用をなしか
つ配線が短いのでノイズ等の外乱の影響を最小限に抑え
ることが可能となる。その結果、メモリカードをホスト
のコンピュータのソケットに挿入した場合にカード認識
をより確実に行うことができる信頼性の高いメモリカー
ドを実現することができる。

【図面の簡単な説明】

【図１】図１は、この発明のメモリカードを適用した一
実施例（実施例１）のメモリカードの構成図である。

【図２】図２は、図１の実施例（実施例１）におけるメ
モリカードのカード認識処理のフローチャートである。

【図３】図３は、他の実施例（実施例２）のメモリカー
ドの構成図である。

【図４】図４は、図３に示す実施例（実施例２）のシェ
ルを含めた構成の断面図である。

【図５】図５は、さらに他の実施例（実施例３）のメモ
リカードの構成図である。

【図６】図６は、図５に示す実施例（実施例３）のシェ
ルを含めた構成の断面図である。

【符号の説明】

１，１１，３１…メモリカード、２，１２，１３，１４，１５，１６，３２，３３，３
４，３５，３６…メモリモジュール、３ａ，３ｂ，３ｃ，２０ａ，２０ｂ，４０ａ，４０ｂ，
４０ｃ…不揮発性メモリチップ、４ａ，４ｂ，４ｃ…アウターリード、５，１８…基板、６…コネクタ部、７…カード属性情報、１７，３７…コントローラ、１９，３９…シェル。

Claims

【特許請求の範囲】

【請求項１】メモリチップあるいは半導体メモリパッケ
ージが多段に積層されたメモリモジュールが基板に実装
されたメモリカードにおいて、前記メモリモジュールの
基板側に隣接する最下段の前記メモリチップあるいは前
記半導体メモリパッケージが不揮発性のメモリであり、
このメモリに前記メモリカードの属性情報が格納されて
いるメモリカード。
【請求項２】さらにコントローラを有し、このコントロ
ーラは、前記メモリカードが挿入されたときに前記属性
情報を読み出す請求項１記載のメモリカード。
【請求項３】さらに、前記メモリカードは、上段側のア
ウターリードが下段側のアウターリードより外側に配置
された複数の前記メモリモジュールが前記基板の同一面
に実装され、シェルで覆われたものであり、複数の前記
メモリモジュールの１つの実装高さは、他のいずれかの
前記メモリモジュールよりも低いものであって、前記属
性情報は、この高さの低いメモリモジュールの前記最下
段のメモリに記憶される請求項２記載のメモリカード。
【請求項４】実装高さの低い前記メモリモジュールは、
内側に配置された前記メモリモジュールが割り当てら
れ、前記コントローラの最上面の高さも前記基板の自己
と同じ面に実装されたいずれかの前記メモリモジュール
よりも低いものである請求項３記載のメモリカード。
【請求項５】実装高さの低い前記メモリモジュールは、
前記前記基板に凹部を設けはめ込むことにより実装され
ている請求項３記載のメモリカード。
【請求項６】前記不揮発性メモリチップは、フラッシュ
ＥＥＰＲＯＭメモリチップである請求項１から５項のう
ちのいずれか１項に記載のメモリカード。