JP2796119B2

JP2796119B2 - 半導体デバイスおよびメモリモジュールデバイス

Info

Publication number: JP2796119B2
Application number: JP1087638A
Authority: JP
Inventors: 紳一相川; 修金内; 史人森山
Original assignee: Hitachi Ltd; Hitachi Tohbu Semiconductor Ltd
Current assignee: Hitachi Ltd; Renesas Eastern Japan Semiconductor Inc
Priority date: 1989-04-05
Filing date: 1989-04-05
Publication date: 1998-09-10
Anticipated expiration: 2013-09-10
Also published as: JPH02265266A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は半導体デバイスのパッケージ構造およびこの
半導体デバイスを少なくとも一つ以上組み込んでなるモ
ジュール、特に配線基板の表裏面にそれぞれ一つ以上の
メモリICチップを固定するとともに前記メモリICチップ
をレジンでパッケージした半導体デバイスを、基材に実
装してパッケージしたメモリカード，メモリモジュー
ル，メモリボード等のメモリモジュールデバイスに関す
る。

〔従来の技術〕

近年、各種情報の記憶読みだし用カードの一つとし
て、マイクロコンピュータチップやメモリIC（集積回
路）チップ等の半導体デバイスを組み込んだメモリカー
ドが使用されている。

メモリカードについては、たとえば、日経マグロウヒ
ル社発行「日経マグロウデバイス」1986年７月号、昭和
61年７月１日発行、P51,P52および同1988年３月号、昭
和63年３月１日発行、P63〜P65に記載されている。これ
らの文献には、以下のようなことが記載されている。

（１）メモリカードはICカードがISO（国際標準化機
関）準拠の寸法（約85×55×0.76mm³）となっているの
に対し、その厚さ寸法に規格がない。このため、メーカ
ーあるいは品種毎にその厚さも変わることが多い。

（２）メモリカードに取り付けられる半導体素子（チッ
プ）のパッケージ形態は、チップの歩留り，リペアのし
易さによって種々選択され、以下の構造が採用されてい
る。

（ａ）SRAM（Static Random Access Memory）等から
なる半導体素子そのもの、すなわちベアチップを直接カ
ード（カード基材）に固定する構造〔COB（Chip on Boa
rd）構造〕。

（ｂ）LSI（大規模集積回路）やSOP（Small Outline
Package）等チップをレジンでパッケージした標準仕様
のパッケージ品（半導体デバイス）を搭載する構造。

（ｃ）パッケージの厚さを1mmと薄くした特別仕様の
パッケージ品を搭載する構造。

（ｄ）TAB（Tape Automated Bonding）構造のパッケ
ージ品を搭載する構造。

なお、前記文献には「ベア・チップだとLSI単体を十
分検査できない。そのため、カードとしての歩留まり
は,LSIの個数が増えると急激に悪くなる。たとえば、LS
Iの歩留まりを95％としたとき,16個ベア・チップを搭載
するとカードでは約40％しか良品がとれない。」旨の記
載もある。

〔発明が解決しようとする課題〕

メモリカードは、配線基板からなるカード（以下カー
ド基材と称する。）にマイクロコンピュータチップ，メ
モリICチップ，電池等を組み込んだ構造となっている。
また、前記カード基材の一端にはコネクタが取り付けら
れている。さらに、前記カード基材の表裏面はステンレ
ス板で保護されている。

一方、メモリカードにおける記憶容量の増大化は重要
なテーマであり、定められたスペース内により多くのLS
Iを組み込む技術が種々開発されている。ベアチップを
カード基材に直接取り付ける構造は集積化向上の点では
優れているが、前記文献にも記載されているように、リ
ペア性の点でやや問題がある。

他方、従来構造のパッケージ品を搭載する構造はリペ
ア性の点では優れているが、パッケージによる無駄なス
ペースが生じ、記憶容量の向上が図り難い。

また、これは公知されたものではないが、本出願人は
SOPを二段重ねる構造あるいはカード基材の両面にパッ
ケージ品を配する構造とすることによって記憶容量の向
上を図る技術を検討して見た。しかし、これらの構造で
はカード全体が厚くなる嫌いがあることが分かった。ま
た、後者の構造ではカード基材裏面での配線の引き回し
に工夫が必要となるとともに、容量が変動して特性が変
化する不安があるということも分かった。

本発明の目的は集積度の高い半導体デバイスを提供す
ることにある。

本発明の他の目的は集積度が高い小型かつ薄型の半導
体デバイスを提供することにある。

本発明の他の目的は記憶容量の大きなメモリカード等
のメモリモジュールデバイスを提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面からあきらかになる
であろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記のとおりである。

すなわち、本発明のメモリカードは、メモリ用の半導
体デバイスを半田による面実装状態で搭載した構造とな
っている。前記半導体デバイスは配線基板の表裏面に、
それぞれ半導体素子が固定され、固定された半導体素子
の少なくとも一部の同一機能を有する電極端子が、前記
配線基板の表裏面で重なるように配設された配線層が配
線基板に設けられており、少なくとも前記配線基板の周
縁の一部に設けられた電極端子に表裏面対称形状の面実
装用リードが取り付けられ、少なくとも前記半導体素子
を被うように前記配線基板の表裏面に絶縁性レジンのパ
ッケージが設けられている。

〔作用〕

上記した手段によれば、本発明のメモリカードは、メ
モリ用の半導体デバイスを半田による面実装状態で搭載
した構造となっていることから、前記半田を溶かすこと
によって半導体デバイスの交換が容易に行えることから
リペア作業が容易である。また、このメモリカードに実
装された半導体デバイスは配線基板の表裏面にそれぞれ
メモリICチップが固定された構造となっていることか
ら、スペース効率が大幅に向上するとともに、集積度も
大幅に高くなる。したがって、この半導体デバイスのカ
ード基材への実装によってメモリカードに記憶容量の増
大あるいは必要ならばメモリカードの小型化が達成でき
る。また、本発明の半導体デバイスは配線基板の表裏面
にメモリICチップを固定するとともに、それぞれレジン
パッケージで被う構造となっていることから、半導体デ
バイスの厚さも比較的薄くすることができるため、この
半導体デバイスを組み込んだメモリカードの薄型化も可
能となる。

〔実施例〕

以下図面を参照して本発明の一実施例について説明す
る。

第１図は本発明の一実施例による半導体デバイスの平
面図、第２図は同じく断面図、第３図は同じく本発明に
よるメモリカードの概要を示す平面図、第４図は同じく
メモリカードにおける半導体デバイスの実装状態を示す
断面図、第５図は同じくカード基材の表面の配線層パタ
ーンを示す平面図、第６図は同じくカード基材の裏面の
配線層パターンをカード基材の表面から透視して見た透
視平面図、第７図は同じくカード基材の表面におけるレ
ジストパターンを示す平面図、第８図は同じくカード基
材の表面におけるICチップの固定状態およびワイヤボン
ディング状態を示す平面図、第９図は同じくカード基材
の裏面におけるICチップの固定状態およびワイヤボンデ
ィング状態をカード基材の表面から透視して見た透視平
面図、第10図は同じくパッケージされた配線基板を示す
平面図である。

この実施例の半導体デバイス１は、第１図および第２
図に示されるように、表裏面にそれぞれ所定のパターン
の配線層2,3を有する配線基板４と、この配線基板４の
表裏面に設けられた絶縁性のレジスト層５上に絶縁性の
接合材６を介して固定されたICチップ７と、これらICチ
ップ７の電極と所定の配線層2,3を電気的に接続するワ
イヤ８と、前記配線基板４の表裏面に部分的に設けられ
かつICチップ７やワイヤ８を被うレジンからなるパッケ
ージ９と、このパッケージ９から露出した前記配線基板
４の両側に取り付けられた面実装型のリード10とからな
っている。前記ICチップ７は256K−SRAMを構成するメモ
リICチップ７を構成している。

前記半導体デバイス１の外形寸法は幅が約15mm,長さ
が約22mm,厚さが約2mmとなっている。また、前記リード
10のピッチはハーフピッチと称される1.27mmとなってい
る。また、第２図に示されるように、前記リード10はＷ
字状に近似した断面形状となり、前記配線基板４の縁に
挿し込まれかつ半田等で固定されている。そして、取付
状態では前記リード10は前記配線基板４に対して表裏で
対称となっている。また、これらリード10は配線基板４
の表裏面側でそれぞれパッケージ９の表裏面よりもわず
かに突出している。これは後述するメモリカード等の配
線基板からなる基材（カード基材）11に面実装した場
合、これらのリード10が前記カード基材11の表面に設け
られた配線層12に確実に載るようにするためである。す
なわち、リード10は半田13で配線層12に電気的かつ機械
的に取り付けられるが、この際、前記パッケージ９の底
（裏面）がリード10の下面（裏面）よりも突出している
と、パッケージ９の底がカード基材11に直接接触し、配
線層12とリード10との間に半田13で埋められないような
大きな隙間が生じ、リード接続の信頼性が失われること
になる。そこで、前記リード10の表裏面は配線基板４の
表裏面と同一面あるいはこの実施例のようにわずかに突
出するように形成される。

また、前記各リード10は後で詳細に説明するが、前記
配線基板４の表裏面両側に重なるように設けられた電極
端子に接続される。したがって、前記配線基板４の表裏
面の重なるように設けられた電極端子は、当然にして同
一の電気的な機能を果すようになっている。

つぎに、このような半導体デバイス１の製造方法につ
いて第５図〜第９図を参照しながら説明する。前記半導
体デバイス１の製造に用いられる配線基板４は、およそ
幅13mm,長さ19mm,厚さ3mm程度の絶縁板となっていると
ともに、その表裏面には第５図および第６図で示される
ようなパターンを有する配線層2,3を有している。第５
図は配線基板４の表面の配線層２のパターンを示す平面
図であり、第６図は配線基板４の配線層３のパターンを
示す配線基板４の表面から透視平面図である。これら配
線層2,3の各外端は配線基板４の両側縁にまで延在し、
それぞれ矩形状の電極端子15を形成している。これら電
極端子15は配線基板４の表裏面で重なるような位置にそ
れぞれ設けられている。そしてこの重なる配置基板４の
表裏面の電極端子15はそれぞれ同一の電気的機能を果す
ようになっている。すなわち、第５図および以降の図で
示されるA₁〜A₁₄はアドレス端子、CS₁,CS₂はチップセレ
クト端子、I/O₁〜I/O₈は入出力端子、WEはライト・イネ
ーブル端子、OEは出力イネーブル端子、V_ccは電源電圧
端子、GNDはグランド端子である。前記CS₁は配線基板４
の表面のICチップ７を動作させる際電圧が印加される。
また、前記CS₂は配線基板４の裏面のICチップ７を動作
させる際電圧が印加される。

前記配線層2,3を有する配線基板４は、配線基板４の
表裏面に取り付けられるICチップ７と配線層2,3の絶縁
を図るため、配線基板４の表裏面には部分的に絶縁性の
レジスト層５が設けられる。このレジスト層５は、第７
図に示されるように、配線基板４の両側の電極端子15お
よび各配線層２の内端部分を除く領域を被うようになっ
ている。配線基板４の裏面のレジスト層５は図示してな
いが、第７図に示されるパターンと全く同一かつ対称の
パターンとなり、電極端子15と配線層３の内端部分を除
く領域に設けられている。

256K−SRAMを構成するICチップ７は、第８図および第
９図に示されるように、配線基板４の表裏面に固定され
る。ICチップ７は、第２図に示されるように、前記レジ
スト層５上に絶縁性の接合材６を介して固定される。こ
のICチップ７は縦10mm,横5mm,厚さ0.4mm程度となってい
る。また、ICチップ７の各電極とこれに対応する配線層
2,3は、ワイヤ８によって電気的に接続される。なお、
第９図は配線基板４の裏面の配線層３およびICチップ７
ならびワイヤ８の位置関係を示す配線基板４から透視し
た透視平面図である。この図では、図面が複雑となるこ
とからレジスト層５は省略してあるが、ICチップ７はレ
ジスト層５上に固定される結果、配線層３との電気的接
触は阻止されている。

つぎに、前記第10図に示されるように、前記配線基板
４の表裏面にはポッティングあるいはトランスファモー
ルドによってパッケージ９が形成される。このパッケー
ジ９は配線基板４の両側の電極端子15を露出させるよう
に設けられるとともに、両端側は配線基板４の端を被う
ようにして連なり、パッケージ９が配線基板４から剥離
し難くなっている。また、前記パッケージ９は配線基板
４の表裏面に対称に設けられるため、配線基板４とパッ
ケージ９との熱膨張係数の違いによる熱応力も配線基板
４の表裏で同じとなってバランスがとれる結果、耐温度
サイクルに強い構造となり、信頼性も高くなる。また、
このパッケージ９は前記ICチップ７の図示しない電極
と、配線層2,3を接続するワイヤ８の高さを低く抑える
ことによって薄くできるため、半導体デバイス１の厚さ
を2mm以下とすることも可能である。この実施例ではIC
チップ７の電極と配線層2,3はワイヤ８で接続されてい
るが、ICチップ７の電極部分にバンプを形成して直接配
線層2,3に接続するギャングボンディング（フェイスダ
ウンボンディング）等他の接続構造でもよい。

つぎに、前記パッケージ９から露出する配線基板４の
両側の電極端子15にリード10が取り付けられかつ半田等
によって固定されることによって、第１図に示されるよ
うな半導体デバイス１が製造される。前記リード10は0.
1〜0.2mm程度の厚さの金属板を成形することによって、
Ｗ字状に近似した対称断面構造に形成される。そして、
リード10はＷ字状の中央部分の窪み16に配線基板４が弾
力的に挿し込まれるようにして配線基板４に取り付けら
れる。配線基板４に取り付けられたリード10は、配線基
板４に対してその表裏面側は対称となるとともに、表裏
面は前記パッケージ９の表裏面よりもわずかに突出する
ように形成される。この半導体デバイス１は表面あるい
は裏面のどちらでも面実装用の実装面として使用でき
る。また、半田実装時、リード10の外に向かって開く開
口部17には半田が入り易くなり、確実な半田固定が可能
となる。なお、前記リード10は半田の濡れ性を向上させ
るために必要に応じてメッキが施される。

このようにして製造された半導体デバイス１は、配線
基板４の表裏面に直接ICチップ７を固定した構造となっ
ていることから、集積度が高くなる。また、この半導体
デバイス１は配線基板４の表裏面に直接ICチップ７を固
定しかつレジンでパッケージした構造となっていること
から、薄型の半導体デバイス１となるとともに、パッケ
ージ９部分が配線基板４に対して対称となっていること
から、配線基板４とパッケージ９との熱膨張の違いによ
る熱ストレスに対しても強い構造となり、耐温度サイク
ルに対しても信頼性が高くなる。

一方、この半導体デバイス１は、配線基板４の両側に
取り付けられたリード10が表裏で対称となる面実装形状
となっていることから、半導体デバイス１は表面あるい
は裏面のどちらがわにおいても面実装が可能である。ま
た、リード10の先端には一定幅を有する構造となってい
ることから、立てて実装したり、コネクタ等に挿入する
ことも可能となり実装の汎用性に富む構造となってい
る。

前記のような半導体デバイス１は各種の電子機器に組
み込んで使用することができる。

第３図は本発明によるメモリカードの概要を示す平面
図である。このメモリカード20は、幅が約55mm,長さが
約85mm,厚さが3mm以下となっている。メモリカード20は
第４図に示されるように、表面に所望パターンの配線層
12を有するカード基材11の表面に、前記半導体デバイス
１を８個搭載している。したがって、この半導体デバイ
ス１には256K−SRAMが16個搭載されることになり、記憶
容量が4Mビットとなる。また、前記カード基材11には、
このメモリカード20をコントロールするマイクロコンピ
ュータチップ21も取り付けられているとともに、カード
基材11の左端にはコネクタ22が固定されかつ右端側には
電池23が配されている。また、メモリカード20の表裏面
はステンレス板24で被われ、全体で一枚のカードとなる
ように構成されている。

このようなメモリカード20は集積度の高い半導体デバ
イス１を実装した構造となっていることから、記憶容量
の向上を達成することができる。また、前記半導体デバ
イス１は配線基板４の表裏面にICチップ７を取り付け、
かつ薄いレジンで被った構造となっていることから半導
体デバイス１の厚さも薄くなっている。したがって、こ
の半導体デバイス１を実装したメモリカード20も薄型化
が達成されることになる。また、前記半導体デバイス１
はカード基材11に半田13で実装されていることから、実
装した半導体デバイス１が不良と測定選別された場合、
前記半田13を溶かすことによって半導体デバイス１を容
易に取り外すことができるため、リペア性が良くなり、
メモリカード20の歩留り向上も可能となる。

このような実施例によれば、つぎのような効果が得ら
れる。

（１）本発明の半導体デバイスは、配線基板の表裏面に
ICチップを取り付けた構造となっていることから、集積
度が高くなりかつスペース効率も向上するという効果が
得られる。単純に考えるならば、集積度は約２倍とな
る。

（２）本発明の半導体デバイスは、配線基板の表裏面に
ICチップを取り付けた構造となるとともにICチップは薄
いレジンからなるパッケージで被われた構造となってい
ることから、薄型構造となるという効果が得られる。半
導体デバイスはたとえば2mm程度の厚さとなる。

（３）本発明の半導体デバイスは、配線基板の表裏面に
ICチップを取り付けた構造となるとともにICチップは薄
いレジンからなるパッケージで被われた構造となり、さ
らにリードは1.27mmとハーフピッチとなっていることか
ら、小型でかつ薄いパッケージ構造となるという効果が
得られる。

（４）本発明の半導体デバイスは、配線基板に対して表
裏のパッケージが対称となるように設けられていること
から、熱ストレスに対しても安定し、特性面での信頼度
が向上するという効果が得られる。

（５）本発明の半導体デバイスは、両側に配設されたリ
ードは面実装構造となるとともに、表裏のどちらがわに
おいても実装でき、さらに立てたりコネクタに挿入した
りする実装も可能となるため、実装の汎用性が高くなる
という効果が得られる。

（６）本発明のメモリカードは、配線基板の表裏面にIC
チップを取り付けてパッケージした半導体デバイスを実
装していることから、集積度の向上、すなわち記憶容量
の増大が達成できるという効果が得られる。たとえば、
実施例ではISO規格寸法内に256K−SRAMを16個組み込む
ことができるため、メモリカードの記憶容量は1Mビット
となる。

（７）本発明のメモリカードは、薄型構造の半導体デバ
イスを実装していることから薄型構造となるという効果
が得られる。

（８）本発明のメモリカードは、半田実装による半導体
デバイスを組み込む構造となっていることから、半導体
デバイスが不良デバイスの場合、容易に良品デバイスと
交換できるためリペア性が向上するという効果が得られ
る。

（９）上記（８）により、本発明のメモリカードは、そ
の製造において半導体デバイスのリペア性も良いことか
ら歩留りの向上が達成できるという効果が得られる。

（10）上記（１）〜（９）によれば、小型かつ薄型の高
集積度の半導体デバイスを提供することができるととも
に、この半導体デバイスを組み込んだメモリカードにあ
っては、記憶容量の増大、薄型化が達成できかつ歩留り
の向上から製造コストの低減も達成できるという相乗効
果が得られる。

以上本発明によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、リードは前記
実施例の構造に限定されるものではなく、他の面実装構
造でよいことは勿論のこと、面実装以外の構造でもよ
い。

また、前記実施例では配線基板の表裏面の配線層は電
極端子部分でリードを介して電気的に繁がる構造とした
が、スルーホールを設ける配線基板あるいは多層構造の
配線基板を用いても良い。

また、前記実施例では単一の配線基板の表裏面にはそ
れぞれ１つのICチップを取り付けたが、配線基板の寸法
はわずかに大きくなるがそれぞれ２つあるいは３つ以上
のチップを取り付ける構造とすれば、さらに高集積度化
が達成できる。

以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野であるメモリカードの製
造技術に適用した場合について説明したが、それに限定
されるものではなく、メモリモジュール，メモリボード
等のメモリモジュールデバイスを始めとする混成集積回
路装置の製造技術等に適用できる。

本発明は少なくとも半導体デバイスの製造およびこの
半導体デバイスを組み込む電子機器の製造技術には適用
できるものであり、特にSRAMやROM（Read Only Memor
y）等のメモリICチップを内蔵した機器の製造には有効
な技術である。

〔発明の効果〕

本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。

本発明のメモリカードは、メモリ用の半導体デバイス
を半田による面実装状態で搭載した構造となっているこ
とから、前記半導体デバイスのリペアが容易である。ま
た、このメモリカードに実装された半導体デバイスは配
線基板の表裏面にそれぞれメモリICチップが固定された
構造となっていることから、スペース効率が大幅に向上
するとともに、集積度も大幅に高くなり、記憶容量も1M
ビットと増大できる。また、前記半導体デバイスは配線
基板の表裏面にメモリICチップを固定するとともに、そ
れぞれレジンパッケージで被う構造となっていることか
ら、半導体デバイスの厚さも比較的薄くなり、この半導
体デバイスを組み込んだメモリカードの薄型化も可能と
なる。

【図面の簡単な説明】

第１図は本発明の一実施例による半導体デバイスの平面
図、第２図は同じく断面図、第３図は同じく本発明によるメモリカードの概要を示す
平面図、第４図は同じくメモリカードにおける半導体デバイスの
実装状態を示す断面図、第５図は同じくカード基材の表面の配線層パターンを示
す平面図、第６図は同じくカード基材の裏面の配線層パターンをカ
ード基材の表面から透視して見た透視平面図、第７図は同じくカード基材の表面におけるレジストパタ
ーンを示す平面図、第８図は同じくカード基材の表面におけるICチップの固
定状態およびワイヤボンディング状態を示す平面図、第９図は同じくカード基材の裏面におけるICチップの固
定状態およびワイヤボンディング状態をカード基材の表
面から透視して見た透視平面図、第10図は同じくパッケージされた配線基板を示す平面図
である。１……半導体デバイス、2,3……配線層、４……配線基
板、５……レジスト層、６……接合材、７……ICチップ
（メモリICチップ）、８……ワイヤ、９……パッケー
ジ、10……リード、11……カード基材（基材）、12……
配線層、13……半田、15……電極端子、16……窪み、17
……開口部、20……メモリカード、21……マイクロコン
ピュータチップ、22……コネクタ、23……電池、24……
ステンレス板、A₁〜A₁₄……アドレス端子、CS₁,CS₂……
チップセレクト端子、I/O₁〜I/O₈……入出力端子、WE…
…ライト・イネーブル端子、OE……出力イネーブル端
子、V_cc……電源電圧端子、GND……グランド端子。

───────────────────────────────────────────────────── フロントページの続き (72)発明者森山史人埼玉県入間郡毛呂山町大字旭台15番地日立東部セミコンダクタ株式会社内 (56)参考文献特開昭60−194550（ＪＰ，Ａ) 特開昭63−55446（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 23/50

Claims

(57)【特許請求の範囲】

【請求項１】配線基板の表裏面に、それぞれ半導体素子
が固定され、固定された半導体素子の少なくとも一部の
同一機能を有する電極端子が、前記配線基板の表裏面で
重なるように配設された配線層が配線基板に設けられて
おり、少なくとも前記配線基板の周縁の一部に設けられ
た電極端子に表裏面対称形状の面実装用リードが取り付
けられ、少なくとも前記半導体素子を被うように前記配
線基板の表裏面に絶縁性レジンのパッケージが設けられ
ていることを特徴とする半導体デバイス。
【請求項２】前記半導体素子の少なくとも一部はメモリ
ICチップで構成されていることを特徴とする特許請求の
範囲第１項記載の半導体デバイス。
【請求項３】所望の配線パターンを有する基材にメモリ
用半導体デバイスを複数実装したメモリモジュールデバ
イスであって、前記メモリ用半導体デバイスは、メモリICチップを配線
基板の表裏面の夫々に固定し、このメモリICチップの少
なくとも一部の同一機能を有する電極端子を、前記配線
基板の表裏面で重なるように配設された前記配線基板の
所定の配線層に電気的に接続し、この配線層を配線基板
の縁に取り付けた表裏面対称形状の面実装用リードと電
気的に接続し、このリードを前記メモリICチップを被う
レジンパッケージから露出させ、このリードの露出部分
が前記メモリモジュールデバイスの基材に面実装されて
いることを特徴とするメモリモジュールデバイス。
【請求項４】前記基材は薄いカード状のカード基材とな
り、全体でメモリカードが構成されていることを特徴と
する特許請求の範囲第３項記載のメモリモジュールデバ
イス。