JPH02265266A - 半導体デバイスおよびメモリモジュールデバイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体デバイスのパッケージ構造およびこの半
導体デバイスを少なくとも一つ以上組み込んでなるモジ
ュール、特に配線基板の表裏面にそれぞれ一つ以上のメ
モリＩＣ千ンプを固定するとともに前記メモリＩＣチッ
プをレジンでパッケージした半導体デバイスを、基材に
実装してパッケージしたメモリカード、メモリモジュー
ル、メモリボード等のメモリモジュールデバイスに関す
る。

〔従来の技術〕

近年、各種情報の記憶読みだし用カードの一つとして、
マイクロコンピュータ千ノブやメモリＩＣ（集積回路）
チップ等の半導体デバイスを組み込んだメモリカート′
が使用されている。

メモリカードについては、たとえば、日経マグロウヒル
社発行Ｆ日経マイクロデバイス」１９８６年７月号、昭
和６１年７月１日発行、Ｐ５１Ｐ５２および同１９８８
年３月号、昭和６３年３月１日発行、Ｐ６３〜Ｐ６５に
記載されている。

これらの文献には、以下のようなことが記載されている
。

（１）メモリカードはＩＣカードがｌ５Ｏ（国際標準化
既関１拠の寸法（約８５Ｘ５５Ｘ０．７６ｍｍ３）とな
っているのに対し、その厚さ寸法に規格がない。このた
め、メーカーあるいは品種毎にその厚さも変わることが
多い。

（２）メモリカードに取り付けられる半導体素子（チッ
プ）のパッケージ形態は、チップの歩留りリペアのし易
さによって種々選択され、以下の構造が採用されている
。

（ａｓｓ　ＲＡ　Ｍ　（Ｓｔａｔｉｃ　Ｒａｎｄｏｍ　
Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）等からなる半導体素子そ
のもの、すなわちペアチップを直接カード（カード基材
）に固定する構造（ＣＯＢ　（Ｃｈｉｐ　ｏｎ　Ｂｏａ
ｒｄ）構造〕。

（ｂ）ＬＳＩ（犬現俣集積回路）やＳ　ＯＰ　（Ｓｍａ
ｌｌＯｕｔｌｉｎｅ　Ｐａｃｋａｇｅ）等チップをレジ
ンでパッケージした標単仕様のバノケー、ジ晶（半導体
デバイス）を搭載する構造。

（Ｃ）パッケージの厚さを１ｍｍと薄クシた特別仕様の
パッケージ品を搭載する構造。

（ｄ）Ｔ　Ａ　Ｂ　（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　
Ｂｏｎｄｉｎｇ）構造のパッケージ品を搭載する構造。

なお、前記文献には「ベア・チップだとＬＳＩ単体を十
分検査できない。そのため、カードとしての歩留まりは
、ＬＳＩの個数が増えると急、激に悪くなる。たとえば
、ＬＳＩの歩留まりを９５％としたとき、１６個ヘア・
チップを搭載するとカードでは約４０％しか良品がとれ
ない。ｊ旨の記載もある。

〔発明が解決しようとする課題〕

メモリカードは、配線基板からなるカード（以下カード
基材と称する。）にマイクロコンビュータチンプ、メモ
リＩＣ千ノブ、電池等を組み込んだ構造となっている。

また、前記カード基材の一端にはコネクタが取り付けら
れている。さらに、前記カード基材の表裏面はステンレ
ス板で保護されている。

一方、メモリカードにおける記憶容量の増大化は重要な
テーマであり、定められたスペース内により多くのＬＳ
Ｉを組み込む技術が種々開発されている。ペアチップを
カード基材に直接取り付ける構造は集積化向上の点では
優れているが、前記文献にも記載されているように、リ
ペア性の点でやや問題がある。

他方、従来構造のパンケージ品を搭載する構造はりペア
性の点では優れているが、パンケージによる無駄なスペ
ースが生じ、記憶容量の向上が回り難い。

また、これは公知されたものではないが、本出願人はＳ
ＯＰを二段重ねる構造あるいはカード基材の両面にパッ
ケージ品を配する構造とすることによって記憶容量の向
上を図る技術を検討して見た。しかし、これらの構造で
はカード全体が厚くなる嫌いがあることが分かった。ま
た、後者の構造ではカード基材裏面での配線の引き回し
に工夫が必要となるとともに、容量が変動して特性が変
化する不安があるということも分かった。

本発明の目的は集積度の高い半導体デバイスを提供する
ことにある。

本発明の他の目的は集積度が高い小型かつ薄型の半導体
デバイスを提供することにある。

本発明の他の目的は記憶容量の大きなメモリカード等の
メモリモジュールデバイスを提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。

〔課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、本発明のメモリカードは、メモリ用の半導体
デバイスを半田による面実装状態で搭載した構造となっ
ている。前記半導体デバイスは表裏面に配線層を有する
配線基板と、この配線基板の表裏面にそれぞれ固定され
たメモリＩＣチップと、これらＩＣチップの電極と所定
の配線層を電気的に接続するワイヤと、前記配線基板の
表面および裏面に部分的に設けられ前記メモリＩＣチッ
プやワイヤ等所定部分を被うレジンパンケージと、前記
レジンパッケージから突出した前記配線基板の表裏両側
緑に電気的かつ機械的に対応して設けられた電極端子に
接続された面実装構造のリードとからなっている。

〔作用］ 上記した手段によれば、本発明のメモリカードは、メモ
リ用の半導体デバイスを半田による面実装状態で搭載し
た構造となっていることから、前記半田を溶かすことに
よって半導体デバイスの交換が容易に行えることからり
ペア作業が容易である。また、このメモリカードに実装
された半導体デバイスは配線基板の表裏面にそれぞれメ
モリＩＣチップが固定された構造となっていることから
、スペース効率が大幅に向上するとともに、集積度も大
幅に高くなる。したがって、この半導体デバイスのカー
ド基材への実装によってメモリカードの記憶容量の増大
あるいは必要ならばメモリカードの小型化が達成できる
。また、本発明の半導体デバイスは配線基板の表裏面に
メモリＩＣチップを固定するとともに、それぞれレジン
パッケージで被う構造となっていることから、半導体デ
バイスの厚さも比較的薄くすることができるため、この
半導体デバイスを組み込んだメモリカードの薄型化も可
能となる。

〔実施例］ 以下図面を参照して本発明の一実施例について説明する
。

第１図は本発明の一実施例による半導体デバイスの平面
図、第２図は同しく断面図、第３図は同じく本発明によ
るメモリカードの概要を示す平面図、第４図は同じくメ
モリカードにおける半導体デバイスの実装状態を示す断
面図、第５図は同じくカード基材の表面の配線層パター
ンを示す平面図、第６図は同しくカート基材の裏面の配
線層パターンをカード基材の表面から透視して見た透視
平面図、第７図は同しくカード基材の表面におけるレジ
ストパターンを示す平面図、第８回は同しくカード基材
の表面におけるＩＣチップの固定状態およびワイヤボン
ディング状態を示す平面図、第９図は同しくカード基材
の裏面におけるＩｃチップの固定状態およびワイヤボン
ディング状態をカード基材の表面から透視して見た透視
平面図、第１０図は同じくパッケージされた配線基板を
示す平面図である。

この実施例の半導体デバイス１は、第１図および第２図
に示されるように、表裏面にそれぞれ所定のパターンの
配線Ｎ２，３を有する配線基板４と、この配線基板４の
表裏面に設けられた絶縁性のレジスト層５上に絶縁性の
接合材６を介して固定されたＩｃチップ７と、これらＩ
ｃチップ７の電極と所定の配線層２．３を電気的に接続
するワイヤ８と、前記配線基板４の表裏面に部分的に設
けられかつＩＣチップ７やワイヤ８を被うレジンからな
るパンケージ９と、このパッケージ９から露出した前記
配線基板４の両側に取り付けられた面実装型のり−ド１
０とからなっている。前記ＩＣチップ７は２５６に一３
ＲＡＭを構成するメモリＩＣチップ７を構成している。

前記半導体デバイス１の外形寸法は幅が約１５ｍｍ、長
さが約２２ｍｍ、厚さが約２ｍｍとなっている。また、
前記リード１０のピンチはハーフピッチと称される１、
２７ｍｍとなっている。また、第２図に示されるように
、前記リード１０はＷ字状に近似した断面形状となり、
前記配線基板４の緑に挿し込まれかつ半田等で固定され
ている。

そして、取付状態では前記リード１０は前記配線基板４
に対して表裏で対称となっている。また、これらリード
１０は配線基板４の表裏面側でそれぞれパッケージ９の
表裏面よりもわずかに突出している。これは後述するメ
モリカード等の配線基板からなる基材（カード基材）１
１に面実装した場合、これらのり一部１０が前記カード
基材１１の表面に設けられた配線層１２に確実に載るよ
うにするためである。すなわち、リード１０は半田１３
で配ｖＡＪｉｉ１２に電気的かつ機械的に取り付けられ
るが、この際、前記パッケージ９の底（裏面）がリード
１０の下面（裏面）よりも突出していると、パッケージ
９の底がカード基材１１に直接接触し、配線層１２とリ
ード１０との間に半田１３で埋められないような大きな
隙間が生し、リード接続の信顛性が失われることになる
。そこで、前記リード１０の表裏面は配線基板４の表裏
面と同一面あるいはこの実施例のようにわずかに突出す
るように形成される。

また、前記各リード１０は後で詳細に説明するが、前記
配線基板４の表裏面両側に重なるように設けられた電極
端子に接続される。したがって、前記配線基板４の表裏
面の重なるように設けられた電極端子は、当然にして同
一の電気的な機能を果すようになっている。

つぎに、このような半導体デバイス１の製造方法につい
て第５図〜第９図を参照しながら説明する。前記半導体
デバイス１の製造に用いられる配線基板４は、およそ幅
１３ｎｔｍ、長さ１９ｍｍ。

厚さ３ｍｍ程度の絶縁（反となっているとともに、その
表裏面には第５図および第６図で示されるようなパター
ンを有する配線層２．３を有している。

第５図は配線基板４の表面の配線層２のパターンを示す
平面図であり、第６図は配線基板４の配線層３のパター
ンを示す配線基板４の表面からの透視平面図である。こ
れら配線層２．３の各外端は配線基板４の両側緑にまで
延在し、それぞれ矩形状の電極端子１５を形成している
。これら電極端子１５は配線基板４の表裏面で重なるよ
うな位置にそれぞれ設けられている。そしてこの重なる
配線基板４の表裏面の電極端子１５はそれぞれ同一の電
気的機能を果すようになっている。すなわち、第５図お
よび以降の図で示されるＡ、〜Ａ　１ａはアドレス端子
、Ｃ３，、Ｃ５ｔ　はチップセレクト端子、■１０１〜
Ｉ１０．は入出力端子、ＷＥはライト・イネーブル端子
、ＯＥは出力イネーブル端子、Ｖ　ｃｃは電源電圧端子
、ＧＮＤはグランド端子である。前記Ｃ３ｌは配線基板
４の表面のＩｃチップ７を動作させる際電圧が印加され
る。また、前記Ｃ３２は配線基板４の裏面のＩＣチップ
７を動作させる際電圧が印加される。

前記配線層２．３を有する配線基板４は、配線基板４の
表裏面に取り付けられるＩＣチップ７と配線層２．３の
絶縁を図るため、配線基板４の表裏面には部分的に絶縁
性のレジスト層５が設けられる。このレジスト層５は、
第７図に示されるように、配線基板４の両側の電極端子
１５および各配ｖＡ層２の内端部分を除く領域を被うよ
うになっている。配線基板４の裏面のレジスト層５は図
示してないが、第７図に示されるパターンと全く同一か
つ対称のパターンとなり、電極端子１５と配線層３の内
端部分を除く領域に設けられている。

２５６に一３ＲＡＭを構成するＩＣチップ７は、第８図
および第９図に示されるように、配線基板４の表裏面に
固定される。ＩＣチップ７は、第２図に示されるように
、前記レジストＮ５上に絶縁性の接合材６を介して固定
される。このＩＣチッブ７はＦｌｌ、０ｍｍ、横５ｍｍ
、ｆｆさ０．４ｍｍ程度となっている。また、ＩＣチッ
プ７の各電極とこれに対応する配線層２．３は、ワイヤ
８によって電気的に接続される。なお、第９図は配線基
板４の裏面の配線層３およびＩＣチップ７ならびワイヤ
８の位置関係を示す配線基板４から透視した透視平面図
である。この図では、図面が複雑となることからレジス
トＮ５は省略しであるが、ＩＣチップ７はレジスト層５
上に固定される結果、配線層３との電気的接触は阻止さ
れている。

つぎに、前記第１０図に示されるように、前記配線基板
４の表裏面にはボッティングあるいはトランスファモー
ルドによってパッケージ９が形成される。このパッケー
ジ９は配線基板４の両側の電極端子１５を露出させるよ
うに設けられるとともに、両端側は配線基板４の端を被
うようにして連なり、パッケージ９が配線基板４から剥
離し難くなっている。また、前記パンケージ９は配線基
板４の表裏面に対称に設けられるため、配線基板４とパ
ッケージ９との熱膨張係数の違いによる熱応力も配線基
板４の表裏で同しとなってバランスがとれる結果、耐温
度サイクルに強い構造となり、信転性も高くなる。また
、このパッケージ９は前記ＩＣチンプ７の図示しない電
極と、配線層２３を接続するワイヤ８の高さを低く抑え
ることによって薄くできるため、半導体デバイス１の厚
さを２ｍｍ以下とすることも可能である。この実施例で
はＩＣチップ７の電極と配線Ｎ２，３はワイヤ８で接続
されているが、ＩＣチップ７の電極部分にバンブを形成
して直接配線層２．３に接続するギヤングボンディング
（フェイスダウンポンディング）等地の接続構造でもよ
い。

つぎに、前記パッケージ９から露出する配線基板４の両
側の電極端子１５にリード１０が取り付けられかつ半田
等によって固定されることによって、第１図に示される
ような半導体デバイス１が製造される。前記リード１０
は０．１〜０．２ｍｍ程度の厚さの金属板を成形するこ
とによって、Ｗ字状に近似した対称断面構造に形成され
る。そして、リード１０はＷ字状の中央部分の窪み１６
に配線基板４が弾力的に挿し込まれるようにして配線基
板４に取り付けられる。配線基板４に取り付けられたり
−ド１０は、配線基板４に対してその表裏面側は対称と
なるとともに、表裏面は前記パンケージ９の表裏面より
もわずかに突出するように形成される。この半導体デバ
イス１は表面あるいは裏面のどちらでも面実装用の実装
面として使用できる。また、半田実装時、リード１０の
外に向かって開（開口部１７には半田が入り易くなり、
確実な半田固定が可能となる。なお、前記リード１０は
半田の濡れ性を向上させるために必要に応じてメツキが
施される。

このようにして製造された半導体デバイス１は、配線基
板４の表裏面に直接ＩＣチップ７を固定した構造となっ
ていることから、集積度が高くなる。

また、この半導体デバイス１は配線基板４の表裏面に直
接ＩＣチチッ７を固定しかつレジンでパッケージした構
造となっていることから、薄型の半導体デバイス１とな
るとともに、パッケージ９部分が配線基板４に対して対
称となっていることから、配線基板４とパッケージ９と
の熱膨張の違いによる熱ストレスに対しても強い構造と
なり、耐温度サイクルに対しても信頼性が高くなる。

一方、この半導体デバイスｌは、配線基板４の両側に取
り付けられたり一部１０が表裏で対称となる面実装形状
となっていることから、半導体デバイス１は表面あるい
は裏面のどちらがわにおいても面実装が可能である。ま
た、リード１０の先端は一定幅を有する構造となってい
ることから、立てて実装したり、コネクタ等に挿入する
ことも可能となり実装の汎用性に富む構造となっている
。

前記のような半導体デバイス１は各種の電子機器に組み
込んで使用することができる。

第３図は本発明によるメモリカードの概要を示す平面図
である。このメモリカード２０は、幅が約５５ｍｍ、長
さが約８５ｍｍ、厚さが３ｍｍ以下となっている。メモ
リカード２０は第４図に示されるように、表面に所望パ
ターンの配線層１２を有するカード基材１１の表面に、
前記半導体デバイス１を８個搭載している。したがって
、この半導体デバイス１には２５６に一３ＲＡＭが１６
個搭載されることになり、記憶容量が４Ｍビットとなる
。また、前記カード基材１１には、このメモリカード２
０をコントロールするマイクロコンピュータデツプ２１
も取り付け−られているとともに、カード基材１１の左
端にはコネクタ２２が固定されかつ右端側には電池２３
が配されている。

また、メモリカード２０の表裏面はステンレス板２４で
被われ、全体で一枚のカードとなるように構成されてい
る。

このようなメモリカード２０は集積度の高い半導体デバ
イス１を実装した構造となっていることから、記憶容量
の向上を達成することができる。

また、前記半導体デバイス１は配線基板４の表裏面にＩ
Ｃチップ７を取り付け、かつ薄いレジンで被った構造と
なっていることから半導体デバイス１の厚さも薄くなっ
ている。したがって、この半導体デバイス１を実装した
メモリカード２０も薄型化が達成されることになる。ま
た、前記半導体デバイス１はカード基材１１に半田１３
で実装されていることから、実装した半導体デバイスｌ
が不良と測定選別された場合、前記半田１３を溶かすこ
とによって半導体デバイス１を容易に取り外すことがで
きるため、リペア性が良くなり、メモリカード２０の歩
留り向上も可能となる。

このような実施例によれば、つぎのような効果が得られ
る。

（１）本発明の半導体デバイスは、配線基板の表裏面に
ＩＣチップを取り付けた構造となっていることから、集
積度が高くなりかつスペース効率も向上するという効果
が得られる。単純に考えるならば、集積度は約２倍とな
る。

（２）本発明の半導体デバイスは、配線基板の表裏面に
Ｉｃチップを取り付けた構造となるとともにＩＣチップ
は薄いレジンからなるパッケージで被われた構造となっ
ていることから、薄型構造となるという効果が得られる
。半導体デバイスはたとえば２ｍｍ程度の厚さとなる。

（３）本発明の半導体デバイスは、配線基板の表裏面に
ＩＣチップを取り付けた構造となるとともここＩＣチ、
ブは薄いレジンからなるパッケージで被われた）１４造
となり、さらにリードは１．２７ｍｍとハーフピッチと
なっていることから、小型でかつ薄いパンケージ構造と
なるという効果が得られる。

（・１）本発明の半導体デバイスは、配線基板に対して
表裏のパンケージが対称となるように設けられているこ
とから、熱ストレスに対しても安定し、特性面での信頼
度が向上するという効果が得られる。

（５）本発明の半導体デバイスは、両側に配設されたリ
ードは面実装構造となるとともに、表裏のどららがわに
おいても実装でき、さらに立てたりコネクタに挿入した
りする実装も可能となるため、実装の汎用性が高くなる
という効果が得られる。

（６）本発明のメモリカードは、配線基板の表裏面にＩ
Ｃチップを取り付けてパンケージした半導体デバイスを
実装していることから、集積度の向上、すなわち記憶容
量の増大が達成できるという効果が得られる。たとえば
、実施例ではＩＳＯ規格寸法内に２５６に一３ＲＡＭを
１６個組み込むことができるため、メモリカードの記憶
容量は１Ｍピントとなる。

（７）本発明のメモリカードは、薄型構造の半導体デバ
イスを実装していることから薄型構造となるという効果
が得られる。

（８）本発明のメモリカードは、半田実装による半導体
デバイスを組み込む構造となっていることから、半導体
デバイスが不良デバイスの場合、容易に良品デバイスと
交換できるためリペア性が向上するという効果が得られ
る。

（９）上記（８）により、本発明のメモリカードは、そ
の製造において半導体デバイスのりベア性も良いことか
ら歩留りの向上が達成できるという効果が得られる。

（１０）上記（１）〜（９）によれば、小型かつ薄型の
高集積度の半導体デバイスを提供することができるとと
もに、この半導体デバイスを耕み込んだメモリカードに
あっては、記憶容量の増大、薄型化が達成できかつ歩留
りの向上から製造コストの低減も達成できるという相乗
効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、リードは前記
実施例の構造に限定されるものではなく、他の面実装構
造でよいことは勿論のこと、面実装以外の構造でもよい
。

また、前記実施例では配線基板の表裏面の配線層は電極
端子部分でリードを介して電気的に繋がる構造としたが
、スルーホールを設ける配線基板あるいは多層構造の配
線基板を用いても良い。

また、前記実施例では単一の配線基板の表裏面にはそれ
ぞれ１つのＩＣチップを取り付けたが、配線基板の寸法
はわずかに大きくなるがそれぞれ２つあるいは３つ以上
のチップを取り付ける構造とすれば、さらに高集積度化
が達成できる。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるメモリカードの製造
技術に適用した場合について説明したが、それに限定さ
れるものではなく、メモリモジュール、メモリボード等
のメモリモジュールデバイスを始めとする混成集積回路
装置の製造技術等に適用できる。

本発明は少なくとも半導体デバイスの製造およびこの半
導体デバイスを組み込む電子機器の製造技術には適用で
きるものであり、特に、Ｓ　ＲＡＭやＲＯＭ　（Ｒｅａ
ｄ　０ｎｌｙ　Ｍｅｍｏｒｙ）等のメモリＩＣチップを
内蔵した機器の製造には有効な技術である。

〔発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を節単に説明すれば、下記のとおりであ
る。

本発明のメモリカードは、メモリ用の半導体デバイスを
半田による面実装状態で搭載した構造となっていること
から、前記半導体デバイスのりペアが容易である。また
、このメモリカードに実装された半導体デバイスは配線
基板の表裏面にそれぞれメモリＩＣチップが固定された
構造となっていることから、スペース効率が大幅に向上
するとともに、集積度も大幅に高くなり、記憶容贋も１
Ｍビットと増大できる。また、前記半導体デバイスは配
線基板の表裏面にメモリＩＣチップを固定するとともに
、それぞれレジンパンケージで被う構造となっているこ
とから、半導体デバイスの厚さも比較的薄くなり、この
半導体デバイスを組み込んだメモリカードの薄型化も可
能となる。

【図面の簡単な説明】

第１図は本発明の一実施例による半導体デバイスの平面
図、 第２図は同じく断面図、 第３図は同じく本発明によるメモリカードの概要を示す
平面図、 第４図は同じくメモリカードにおける半導体デバイスの
実装状態を示す断面図、 第５図は同じくカード基材の表面の配線層パターンを示
す平面図、 第６図は同じくカード基材の裏面の配線層パターンをカ
ード基材の表面から透視して見た透視平面図、 第７図は同じくカード基材の表面におけるレジストパタ
ーンを示す平面図、 第８図は同じくカード基材の表面におけるＩＣチップの
固定状態およびワイヤボンディング状態を示す平面図、 第９図は同じくカード基材の裏面におけるＩＣチップの
固定状態およびワイヤボンディング状態をカード基材の
表面から透視して見た透視平面図、第１０図は同じくパ
ッケージされた配線基板を示す平面図である。 １・・・半導体デバイス、２．３・・・配線層、４・・
・配線基板、５・・・レジスト層、６・・・接合材、７
・・・ＩＣチップ（メモリＩＣチップ）、８・・・ワイ
ヤ、９・・・パッケージ、１０・・・リード、１１・・
・カード基材（基材）、１２・・・配線層、１３・・・
半田、１５・・・電極端子、１６・・・窪み、１７・・
・開口部、２０・・・メモリカード、２１・・・マイク
ロコンピュータデツプ、２２・・・コネクタ、２３・・
・電ｅ、２４・・・ステンレス板、Ａ１〜Ａ　１４・・
・アドレス端子、ｃｓ、、ｃｓ２・・・チップセレクト
端子、■１０１〜■１０８・・・入出力端子、 ＷＥ・・・ライ ・・・出力イネーブル端子、 ＮＤ・・・グランド端子。 ト・イネーブル端子、 Ｅ Ｖ−・・・電ｉｔ圧端子、

Claims (1)

1. 【特許請求の範囲】 １、表裏面にそれぞれ配線層を有するとともに少なくと
   も周縁の一部に電極端子が設けられた配線基板と、この
   配線基板の表裏面に固定されかつ所定の配線層に電気的
   に接続された半導体素子と、少なくとも前記半導体素子
   を被うように前記配線基板の表裏面に設けられたパッケ
   ージと、前記配線基板の電極端子に電気的に取り付けら
   れたリードとからなる半導体デバイス。 ２、前記半導体素子の少なくとも一部はメモリＩＣチッ
   プで構成されていることを特徴とする特許請求の範囲第
   １項記載の半導体デバイス。 ３、前記配線基板の表裏面に設けられる電極端子におい
   て、少なくともメモリＩＣチップの同一の機能を有する
   電極端子は前記配線基板の表裏面で重なるように配設さ
   れていることを特徴とする特許請求の範囲第２項記載の
   半導体デバイス。 ４、前記リードは配線基板の表裏面の電極端子に電気的
   に接続されかつ面実装用形状となっていることを特徴と
   する特許請求の範囲第１項乃至第３項いずれか記載の半
   導体デバイス。 ５、前記パッケージは絶縁性のレジンで構成されている
   ことを特徴とする特許請求の範囲第１項記載の半導体デ
   バイス。 ６、所望の配線パターンを有する基材と、この基材の一
   面に複数のメモリ用半導体デバイスを実装したメモリモ
   ジュールデバイスであって、前記メモリ用半導体デバイ
   スは配線基板と、この配線基板の表裏面にそれぞれ固定
   されかつ各電極が所望の配線層に電気的に接続されたメ
   モリＩＣチップと、前記メモリＩＣチップを被うレジン
   パッケージと、前記レジンパッケージから露出した配線
   基板の緑に取り付けられかつ所望の配線層と電気的に繋
   がる面実装型のリードとからなり、前記リードは半田に
   よって前記基材に実装されていることを特徴とするメモ
   リモジュールデバイス。 ７、前記基材は薄いカード状のカード基材となり全体で
   メモリカードが構成されていることを特徴とする特許請
   求の範囲第１項記載のメモリカード。