JPH11306786A

JPH11306786A - 自己破壊型半導体装置

Info

Publication number: JPH11306786A
Application number: JP11052798A
Authority: JP
Inventors: Shigeo Ogawa; 重男小川; Manabu Henmi; 学逸見; Kazuo Aoyama; 一生青山; Akihiko Hirata; 明彦枚田; Shinichi Ofuji; 晋一大藤; Hideyuki Unno; 秀之海野; Masahiko Maeda; 正彦前田; Tadao Takeda; 忠雄竹田; Masami Urano; 正美浦野
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1998-04-21
Filing date: 1998-04-21
Publication date: 1999-11-05
Anticipated expiration: 2018-04-21
Also published as: JP3592929B2

Abstract

(57)【要約】【課題】半導体集積回路のメモリ内容への改ざん行為
を確実に阻止する。【解決手段】破壊回路２により自己破壊を行うための
電荷を蓄積しておく破壊用キャパシタ３を集積回路１と
一体に設け、通常、これとは別体の電源供給源６から接
続端子１０を介して破壊用キャパシタ３に電荷を蓄積す
るものとし、集積回路１のメモリ内容を改ざんする目的
で電源供給源６を外した場合は、その接続端子間電圧の
変化に応じて、制御回路乃至素子４を切換動作させるこ
とにより、破壊用キャパシタ３の電荷を破壊回路２に供
給し、自己破壊を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に関す
るもので、機密性の高い重要な情報を記憶および処理す
る機能を傭えた半導体装置に係わり、特には半導体集積
回路のメモリ内容の改ざんに対するセキュリティー技術
に関するものである。

【０００２】

【従来の技術】半導体集積回路（Large-Scale Integrat
ed Circuit,LSI）が形成されている半導体装置のその集
積回路の機能、動作方法、回路方式、回路パタン、記憶
データなどを解析するため、従来より、図８に示すよう
に、半導体装置に設けられている外部接続用の電極パッ
ド７に探査用電源を接続し、電気信号を供給してＬＳＩ
テスターなどで端子の信号の入出力を測定する方法があ
る。

【０００３】また、それらの解析のため、半導体装置表
面より光学顕微鏡などの形状認識装置を用いて、回路ブ
ロック構成や、回路パタンそのものを観察し、さらに一
歩進んで、外部接続用端子７に現れない集積回路内部の
配線上で観測する方法がある。したがって、現行のＩＣ
カード１３においては、ＩＣモジュール１１を開放・解
剖し、ＩＣチップ１２内部の情報を読み出し、さらにメ
モリ内容を解析して改ざんすることが可能であり、セキ
ュリテイーの観点から問題である。

【０００４】図８は、現行のＩＣカード１３におけるＩ
Ｃモジュール１１の構成例を示しており、同図におい
て、（ａ）はＩＣカード１３に搭載された半導体集積回
路における回路ブロック配置を示す平面図、（ｂ）は断
面図、（ｃ）はＩＣモジュール搭載例を示す断面図であ
る。

【０００５】図６（ｃ）に示すように、カード厚０．７
６ｍｍのＩＣカード１３には、ホットメルト接着剤３４
により、ＩＣモジュール１１が搭載されている。この場
合、ＩＣモジュール１１は、接触型ＩＣカードの電極に
当たるコンタクトパターン３５を形成したガラスエポキ
シ基板３６に、ＩＣチップ１２がダイボンディングさ
れ、金ワイヤー３７によって、引き出し電極パッド７と
各コンタクトパターン３５とがワイヤーボンディングさ
れた後、モールド樹脂３８により封止された構造をして
いる。

【０００６】図６（ａ）に示すように、ＩＣチップ１２
の上には、データメモリとして不揮発性メモリであるＥ
ＥＰＲＯＭ（Electrically Erasable Programable Read
Only Memory）１４、およびその書込・消去のための電
圧昇圧回路を始めとする周辺回路１５、読み出し専用メ
モリであるＲＯＭ１６、演算や制御を行う中央演算処理
部であるＣＰＵ（Central Processing Unit ）１７が配
置されている。

【０００７】さらに、一時蓄え用のメモリとしてのラン
ダムアクセスメモリであるＲＡＭ１８、さらにセキュリ
ティー認証用マイクロプロセッサＭＰＵ１９、および外
部接続用の端子への引き出し電極パッド７が配置されて
いる。そして、これら周辺には、データバスおよび電源
供給用の電極配線（図示せず）が施されている。

【０００８】このようなＩＣカード１３に搭載されたＥ
ＥＰＲＯＭ１４やＲＯＭ１６および認証用ＭＰＵ１９に
は、通信の際に必要なプロトコル、認証用の番号コー
ド、使用金額、残り度数などの種々の重要なデータが格
納されている。そのため、これらのコードやデータ類、
さらには半導体装置を構成する回路ブロック、回路パタ
ンなどの情報は、ＩＣカードの偽造・改ざんを防止する
観点から、第三者によって読み出されることを阻止する
必要がある。

【０００９】しかしながら、上記図８に示すような半導
体装置においては、上部からの観測によって回路構成ブ
ロックを始め、ＥＥＰＲＯＭ１４やＲＯＭ１６および認
証用ＭＰＵ１９の配置を見ることができ、その上、電子
ビームを用いたプロービング測定により、メモリ素子の
内容を容易に読み出したり、セキュリティー認証用ＭＰ
Ｕ１９をトリガー暴走させて誤動作させ、認証プロセス
そのものをスキップさせたりすることが可能であった。

【００１０】そこで、従来、本体ケースの開放を検出す
るセンサー（光センサー、太陽電池など）と、このセン
サー検出信号に応答してオン動作するスイッチング回路
と、半導体集積回路に対して前記スイッチング回路を介
して逆極性に接続された集積回踏破壊用電池とを傭えた
自己破壊型ＩＣモジュールが提案された。

【００１１】上記構成によれば、原理的には、集積回路
のメモリ内容を改ざんしようとして本体ケースを開ける
と、これがセンサーにより検出され、この検出信号によ
りスイッチング回路がオン動作する。これに伴って、集
積回路破壊用電池から集積回路に逆バイアスが印加さ
れ、集積回路が破壊されることになり、改ざんを不可能
とするものとなっていた。

【００１２】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体装置では、光センサーや太陽電池など
をセンサーとして用いた場合、これらセンサーが反応し
ない波長領域の光源しかない（写真現像の場合のよう
な）暗室で開放の作業を行えば、センサーの機能を実質
的に停止させることが可能であり、改ざんを確実に阻止
できないという問題点があった。

【００１３】なお、解剖を検出するセンサーとしては、
他にＩＣモジュールを構成する容器内壁に微細な導電路
を巻き線構造で設け、容器の破壊・貫入による断線を検
出する形態も提案されているが、このようなセンサーで
は常に電流を流し続ける必要があり、ＩＣカードに搭載
可能な薄型電池の容量密度では長時間動作させることが
困難である。

【００１４】また、薄型の破壊用電力供給源をステープ
ラー（ホッチキス）貫通などにより予め短絡させてしま
えば、半導体集積回路部分の破壊無しに解剖を行うこと
が可能である。しかも、ＣＭＯＳ回路技術で集積回路を
構成した場合は、逆極性電圧を印加しても必ずしもＩＣ
の破壊は起こらない。

【００１５】さらに、ＩＣカードに搭載可能な薄型リチ
ウム電池を用いた場合、リチウム電池の内部抵抗が非常
に高いため、一時に大電流を流して集積回路を破壊しよ
うとしても、電池の内部抵抗による電圧降下により必要
電圧が得られないという問題もあった。本発明はこのよ
うな課題を解決するためのものであり、半導体集積回路
のメモリ内容への改ざん行為を確実に阻止できることを
目的とする自己破壊型半導体装置を提供することを目的
としている。

【００１６】

【課題を解決するための手段】このような目的を達成す
るために、本発明による半導体装置は、破壊回路により
自己破壊を行うための電荷を蓄積しておく１つ以上の破
壊用キャパシタを集積回路と同一半導体基板上に形成し
て、電力供給源から電荷を供給しておき、この電力供給
源の電圧変化に応じて破壊用キャパシタに蓄積した電荷
を破壊回路に印加するようにしたものである。また、電
源供給源を、半導体集積回路の重要部分を光学的に遮蔽
するように配置するようにしたものである。

【００１７】したがって、半導体集積回路のメモリ内容
を改ざんしようとして、電力供給源を外そうとすると、
これが検出されて破壊用キャパシタに蓄積された電荷が
破壊回路に印加され、改ざんしようとする集積回路の一
部配線ないし必須メモリデータが破壊され、改ざんが阻
止される。また、電力供給源により半導体集積回路の重
要部分が光学的に遮蔽され、光学的観察を回避すること
ができ、表面観察のため、遮蔽に用いられている電力供
給源をＩＣチップより取り外した場合は、半導体集積回
路そのものが破壊されて、改ざんが阻止される。

【００１８】

【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１は本発明の第１の実施の形態である
自己破壊型半導体装置の回路ブロック構成図である。半
導体基板９上の集積回路１には、前述した図８に示すよ
うに、本来のＩＣカード機能に必要なメモリ素子１４，
１６、および制御用の中央演算処理素子１７，１９が形
成されているが、ここでは省略している。

【００１９】本発明では、以上の構成に加えて、暗号コ
ードや認証コードなど、特に重要な情報を記憶している
メモリ素子１４には、破壊回路２として、別系統のメモ
リ情報を破壊する破壊回路、あるいは信号配線経路にヒ
ューズ・アンチヒューズを設けた破壊回路が付加されて
おり、さらに半導体基板９上には、破壊用キャパシタ
３、制御用回路乃至素子４、および電圧変化検出回路５
が形成されている。

【００２０】そして、電圧変化検出回路５により端子電
圧が常時監視されている端子に、薄型の電力供給源６
（現行のリチウム一次電池では、電圧３．６Ｖで厚さ
０．１ｍｍ）が接続配置されている。

【００２１】以下では、この破壊回路２について、具体
例を参考に説明する。例えば、フラッシュＥＥＰＲＯＭ
１４をメモリ素子として利用している場合、そのメモリ
情報を消去するには、１２〜１５Ｖの電圧が必要であ
り、そのような高電圧を発生させる消去用の昇圧回路が
ＥＥＰＲＯＭ１４の周辺回路１５として形成されてい
る。

【００２２】したがって、破壊回路２としては、本来の
ＩＣ機能で用いる消去用昇圧回路１５（図８参照）に制
御回路乃至素子４によりスイッチング接続することによ
り併用してもよいし、それとは別個に追加配置してもよ
い。あるいは、薄型の電力供給源６を直列接続して数層
重ねることにより、必要とする電圧を発生させ、この電
力により破壊用キャパシタ３に電荷を蓄積するようにし
てもよい。

【００２３】フラッシュＥＥＰＲＯＭでは、２層ポリシ
リコンにより構成される制御ゲートからなるワード線に
対して、パルス的に１２〜１５Ｖの電圧を印加すると、
容量結合された浮遊ゲート電極へ基板から電子が注入さ
れ、全ビットが等しく「１」または「０」と書き換えら
れる。こうして、メモリ情報を破壊することもできる。

【００２４】また、強誘電体メモリ素子が不揮発性メモ
リとして搭載されている場合、消去用の電圧は５Ｖ程度
と低いので、２つ以上の直列接続された電力供給源６よ
り、電荷を蓄積した大容量の破壊用キャパシタ３を直接
接続するなど、より簡便に破壊回路２を構成することも
可能である。

【００２５】いずれにせよ、本発明では、このような破
壊回路２を駆動するための電力供給源６として、半導体
基板９上に形成された大容量の破壊用キャパシタ３に蓄
積された電荷を用いる。このキャパシタ３には、通常動
作状態において、制御回路乃至素子４を介して電力供給
源６が接続されており、電力供給源６の出力電圧は、容
量結合性の電圧変化検出回路５により、随時、監視され
ている。

【００２６】なお、破壊用キャパシタ３は、半導体基板
９上に形成した熱酸化膜（Ｓｉ０₂）を絶縁膜として利
用する構造にし、大容量のものとするのが望ましい。と
いうのは、熱酸化膜の場合、そのリーク電流が極めて少
ないなどの特徴が利用でき、エネルギー密度の小さな薄
型の電力供給源６によってキャパシタ３に大量の電荷を
蓄積でき、しかもリークによるエネルギー消費が少なく
できるからである。

【００２７】盗賊団が、ＩＣチップ１２の改ざんを目的
として、電力供給源６を外しにかかった場合、容量結合
性の電圧変化検出回路５によりその電圧変化が検出さ
れ、電圧変化検出回路５からの検出信号によりオン動作
した制御回路乃至素子４を介して、破壊用キャパシタ３
の電力が上記破壊回路２に印加される。

【００２８】そのため、改ざんしようとする集積回路１
のメモリ情報が破壊される。メモリ破壊のレベルは、電
力供給源６の電圧に応じて、単にメモリ情報を消去する
レベルから、集積回路内の信号配線路に内蔵したヒュー
ズまたはアンチヒューズを切断することで、集積回路１
そのものを破壊するというレベルまであり得る。

【００２９】図２は本発明の自己破壊型半導体装置の基
本構成を示しており、（ａ）は平面図、（ｂ）は断面図
である。半導体基板９上には、図２（ａ）に示されてい
るように、従来のＩＣカード機能用のデータメモリ部
（ＥＥＰＲＯＭあるいは強誘電体メモリ素子などで構
成）１４、プログラムメモリ部（ＲＯＭなどで構成）１
６、それらの一時蓄え用のメモリ部（ＲＡＭなどで構
成）１８、およびそれらのデータ処理演算用の中央演算
処理部（ＣＰＵなどで構成）１７が形成されている。

【００３０】これに加え、破壊用キャパシタ３、制御回
路乃至素子４、および電圧変化検出回路５が形成され、
自己破壊型の集積回路８が構成されている。このような
自己破壊型の集積回路８が形成された半導体基板９は、
ＩＣカード１３としての動作に必要な８つの電極パッド
７に加え、電力供給源６と接続するための電極パッド１
０が新たに２つ（コンタクトペア）追加されている。

【００３１】ここで、薄型の電力供給源６は、図２
（ｂ）に示すように、正極集電体兼端子板２１、正極２
２、固体電解質２３、負極２４、負極集電体兼端子板２
５の積層構造により形成され、周辺を封入口材２６によ
り熱溶着封止されている。電力供給源の接続リード２８
と、電力供給源接続用電極パッド１０は、バンプ２７に
より接続されている。

【００３２】電力供給源６の搭載方法には、図２（ａ）
に示すように、ＩＣチップ１２に並列に配置することも
可能である。また、表面側を電極基体により遮蔽するフ
ェースダウンのフリップチップ実装をする場合には、裏
面観察を阻止するために、図２（ｂ）に示すように裏面
側に接着フィルム２０を介して搭載することもできる。

【００３３】さらに、図３に示すように、光学的な表面
観察を阻止する目的であれば、接着フィルム２０を介し
て、ＩＣチップ１２の素子形成側表面に搭載する方法も
ある。同図において、（ａ）は平面図、（ｂ）は断面図
であり、図２と同等部分には同一符号を付してある。

【００３４】なお、現行のリチウム一次電池を電力供給
源６として利用する場合、ＩＣチップ１２の厚さが０．
０５ｍｍ、電池厚さが０．１ｍｍであるので、ＩＣカー
ド１３の厚さ０．７６ｍｍを越えない条件のもとで、電
力供給源６としてリチウムー次電池を５層重ね（３．６
×５＝１８Ｖ）しても、合計０．５５ｍｍ（＝０．１ｍ
ｍ×５＋０．０５ｍｍ）程度に納めることが可能であ
る。

【００３５】次に、図４を参照して、本発明の第２の実
施の形態について説明する。本発明において、電力供給
源６の出力電圧は、電圧変化検出回路５により常時監視
されなくてはならない。しかし、電力供給源６として、
薄型リチウム電池を搭載する場合、その容量密度は３ｍ
Ａｈ／ｃｍ²（一段セル、０．１ｍｍ）程度と小さいの
で、大電流を常時流し続けるような回路構成では、電池
寿命が極めて短くなる。

【００３６】したがって、電圧変化検出回路５の構成に
ついては、その動作に係わる電流経路にリーク経路を合
まないような、容量結合性の回路構成とすることが必須
条件である。図４に、そのような容量結合性の電圧変化
検出回路の一例を示す。本実施の形態では、電圧変化検
出用素子にＭＯＳ電界効果型トランジスタを用いてい
る。

【００３７】電力供給源６の出力電圧は、電圧分圧用容
量Ｃ₁，Ｃ₂および抵抗Ｒ₁により分圧され、電圧分圧
用容量Ｃ₁，Ｃ₂の接続点から電圧変化検出用トランジ
スタ３１のゲートへ入力される。この電圧変化検出用の
トランジスタ３１の消費電力は微小であるので、破壊用
キャパシタ３に蓄積された電圧をその駆動電圧とするこ
ともできるし、破壊用キャパシタ３とは別個に設けた大
容量の破壊用キャパシタに蓄積された電圧を用いてもよ
い。

【００３８】盗賊団が、電力供給源６の接続を外すと、
トランジスタ３１の閾値電圧近傍に設定されている容量
分割された電圧が変動し、これによりトランジスタ３１
がオン動作する。これに応じて、トランジスタ３１のソ
ースとドレインの間に電流が流れ、抵抗Ｒ₂の端子間に
電圧降下が生ずる。この電圧降下が、後段増幅回路３３
を介して、制御回路乃至素子４（図１参照）へ検出信号
として出力されることになる。

【００３９】次に、図５を参照して、本発明の第３の実
施の形態について説明する。搭載する薄型の電力供給源
６の容量に限りがあることから、制御回路乃至素子４と
しては、できる限り消費電力の小さいものが望ましい。
通常、制御回路乃至素子４は、トランジスタを組み合わ
せて構成する半導体スイッチが一般的であるが、この場
合、オフ時のサブスレッショルド電流リークによる電力
消費を低減することが大きな課題である。

【００４０】本発明では、そのような低消費電力の制御
回路乃至素子４として、可動部を有する微小機械素子の
一種で、静電引力を利用して接点の開閉を行うマイクロ
メカニカルスイッチを用いることも可能である。図５
に、そのような静電引力で接点の開閉を行うマイクロメ
カニカルスイッチの一例を示す。同図において、（ａ）
は断面図、（ｂ）は平面図である。

【００４１】図５（ａ）に示すように、マイクロメカニ
カルスイッチには、可動吸引電極４７は、支持梁４８お
よび接続用電極４９ａを通して設置されている。固定吸
引電極５０に電圧を印加しない場合、可動接点電極５１
は支持梁４８の弾性力（上向き）により、固定接点電極
５２ｂ，５２ｃ側に押しつけられている。

【００４２】この結果、ＣＯＭＭ入力端子５３は、出力
２端子５４ｂと導通している。なお、固定接点電極５２
ｂ，５２ｃは、接点電極支持部５５により支持され、そ
れぞれ接続用電極４９ｂ，４９ｃを介してＣＯＭＭ入力
端子５３および出力２端子５４ｂに電気的に接続されて
いる。また、可動接点電極５１は、絶縁膜５７により支
持梁４８と電気的に絶縁されているとともに、機械的に
支持梁４８に固定されている。

【００４３】可動接点動作用電源端子５６から固定吸引
電極５０に電圧を印加すると、固定吸引電極５０と可動
吸引電極４７との間に働く静電引力により、支持梁４８
は下がる。すると、可動接点電極５１は固定接点電極５
２ｂ，５２ｃ側から離れ、反対側の固定接点電極５２
ａ，５２ｄ側に押しつけられる。この結果、可動接点電
極５１を介して、ＣＯＭＭ入力端子５３が出力１端子５
４ａと導通する。

【００４４】固定吸引電極５０への電圧印加を停止する
と、支持梁４８の弾性力により、可動接点電極５１は上
方に移動する。この結果、再び可動接点電極５１は、固
定接点電極５２ｂ，５２ｃ側に押しつけられ、ＣＯＭＭ
入力端子５３は出力２端子５４ｂと導通する。このよう
にして、マイクロメカニカルスイッチにより、電流経路
の切換が行われる。

【００４５】次に、図６を参照して、本発明の第３の実
施の形態について説明する。本発明において、破壊回路
２の構成は、ＩＣチップ１２の再利用を回避するのに重
要である。本発明では、破壊用キャパシタ３に蓄積され
た電力を用いて、ヒューズあるいはアンチヒューズを含
んだ一部回路を破壊することにより、確実に集積回路の
機能を破壊する。

【００４６】破壊すべき回路としては、図６に示すよう
に、ＩＣチップ１２の動作において最も重要なＲＯＭブ
ート回路の読み出し回路などが一例として考えられる。
図６（ａ）では、読み出し回路のアドレス信号のデコー
ダ入出力線部分、例えば信号線Ｃ_A0，Ｃ_A1，Ｃ_A2、
Ｃ_A3、Ｒ_A0，Ｒ_A1，Ｒ_A2、Ｒ_A3の一部にアンチヒューズ
３９を設けて、破壊回路２を構成している。

【００４７】図６（ｂ）に、各セル部分におけるセル構
成の平面パタン図を示す。行デコーダ４０の入出力は、
各セル１００〜１３３を構成するセルトランジスタのゲ
ート電極を構成しているポリシリコンのワード線を介し
て行われており、これに垂直に第１層Ａｌによるビット
線４３（Ｂ₀，Ｂ₁，Ｂ₂，Ｂ₃）が走っている。ここ
では、行デコーダ４０のゲートＧ_R1の信号入出力線Ｒ_A1
の部分に薄い酸化膜によるアンチヒューズ３９（図中
「×」印）を設けてある。

【００４８】図７はアンチヒューズの構造を示してお
り、（ａ）は平面パタン図、（ｂ）はＡ−Ａ’断面図で
ある。図７（ｂ）に示すように、通常、Ｐ型のＳｉ半導
体基板上に素子分離絶縁膜（ＬＯＣＯＳ）４６により絶
縁された状態で、ポリシリコンのワード線４２が走る。
アンチヒューズ３９は、素子分離絶縁膜４６を一部形成
せず、そこに薄いゲート酸化膜３９ａを形成した後、燐
を高濃度に打ち込むことで、Ｎ＋拡散層４５を設け、こ
れをグランドとする。

【００４９】このゲート酸化膜３９ａで絶縁されたＮ＋
拡散層４５上を走るポリシリコンのワード線４２に、電
力供給源６からの電荷を蓄積した大容量の破壊用キャパ
シタ３から電圧を印加すると、ゲート酸化膜３９ａが絶
縁破壊され、ワード線４２が基板と短絡する。この結
果、このワード線４２を用いる行デコーダ４０によりア
ドレッシングされる全てのセル（セル１０１，１１１，
１２１，１３１）が読み出し不能となり、ＲＯＭの読み
出しが確実に阻止される。

【００５０】なお、ゲート酸化膜３９ａの膜厚として８
ｎｍを用いると、その絶縁溶融破壊には２０ＭＶ／ｃｍ
もの高電界が必要となる。この場合、破壊に必要な電圧
は１６Ｖとなり、薄型のリチウムー次電池を電力供給源
６として用いる場合は、３．６Ｖ×５段＝１８Ｖである
ので、４〜５段程直列接続して配置し、この電力を大容
量の破壊用キャパシタ３に蓄積することにより、十分な
破壊用電力が得られる。

【００５１】あるいは、信号入出力線Ｒ_A1として動作し
ているポリシリコンのワード線４２の一部を細線化する
ことにより、その部分をヒューズとすることもできる。
すなわち、その信号線に、電荷を蓄積した大容量の破壊
用キャパシタ３より大電流を流し、ポリシリコン配線の
細線化した部分を熱溶融により飛散させる。こうして、
信号入出力線Ｒ_A1の途中に設けたヒューズ部分を断線さ
せることで、ＲＯＭブート回路の読み出し回路を破壊さ
せることもできる。

【００５２】

【発明の効果】以上説明したように、本発明は、破壊回
路により自己破壊を行うための電荷を蓄積しておく破壊
用キャパシタを集積回路と一体に設け、通常、これとは
別体の電源供給源から接続端子を介して破壊用キャパシ
タに電荷を蓄積するものとし、集積回路のメモリ内容を
改ざんする目的で電源供給源を外した場合は、その接続
端子間電圧の変化に応じて、制御回路乃至素子を切換動
作させることにより、破壊用キャパシタの電荷を破壊回
路に供給するようにしたものである。したがって、従来
のように、光センサーを用いた場合と比較して、光セン
サーが動作しない暗室などで改ざん行為を行った場合で
も、改ざん行為に不可欠な電源供給源の取り外しが検出
され、破壊回路が確実に動作して、メモリ情報の一部破
壊や一部信号配線の断線により改ざん行為を確実に阻止
できる。

【００５３】また、電源供給源を半導体集積回路の重要
部分を遮蔽するように配置したので、光学的観察を回避
することができる。特に、表面観察のためには、遮蔽に
用いている電力供給源をＩＣチップより取り外す必要が
あるが、そのような行為は、これまで詳しく説明してき
たように改ざんしようとする半導体集積回路そのものを
破壊してしまうので、半導体集積回路のメモリ内容の改
ざん行為を確実に防止できる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による自己破壊型
半導体装置の回路ブロック構成図である。

【図２】図１の配置構成例を示す平面図および断面図
である。

【図３】図１の他の配置構成例を示す平面図および断
面図である。

【図４】電圧変化検出回路の構成例を示す回路図であ
る。

【図５】制御回路乃至素子の構成例を示す断面図およ
び平面図である。

【図６】アンチヒューズ用いた破壊回路の構成例を示
す説明図である。

【図７】アンチヒューズの構成例を示す説明図であ
る。

【図８】一般的なＩＣカードの構成例を示す説明図で
ある。

【符号の説明】

１…半導体集積回路、２…破壊回路、３…破壊用キャパ
シタ、４…制御回路乃至素子、５…電圧変化検出回路、
６…電力供給源、７…外部接続用電極、８…自己破壊機
能を有する半導体集積回路、９…半導体基板、１０…電
力供給源接続用電極パッド、１１…ＩＣモジュール、１
２…ＩＣチップ、１３…ＩＣカード（プラスチックケー
ス）、１４…データメモリ（ＥＥＰＲＯＭなど）、１５
…周辺回路、１６…プログラムメモリ（ＲＯＭなど）、
１７…中央演算処理部（ＣＰＵ）、１８…ランダムアク
セスメモリ（ＲＡＭなど）、１９…認証用マイクロプロ
セッサ（ＭＰＵ）、２０…接着フィルム、２１…正極集
電体兼端子板、２２…正極、２３…固体電解質、２４…
負極、２５…負極集電体兼端子板、２６封止材、２７…
バンプ、２８…接続リード、３１…ＭＯＳ電界効果型ト
ランジスタ、３３…後段増幅回路、３４…ホットメタル
接着剤、３５…コンタクトパターン、３６…ガラスエポ
キシ基板、３７…金ワイヤ、３８…モールド樹脂、３９
…アンチヒューズ、３９ａ…ゲート酸化膜、４０…行デ
コーダ、４１…列デコーダ、４２…ワード線（ポリシリ
コン）、４３…ビット線（Ａｌ）、４４…拡散層、４５
…Ｎ＋拡散層（アンチヒューズ）、４６…素子分離絶縁
膜（ＬＯＣＯＳ）、１０１〜１３３…セル、４７…可動
吸引電極、４８…支持梁、４９ａ〜４９ｃ…接続用電
極、５０…固定吸引電極、５１…可動接点電極、５２ａ
〜５２ｄ…固定接点電極、５３…ＣＯＭＭ入力端子、５
４ａ…出力１端子、５４ｂ…出力２端子、５５…接点電
極支持部、５６…可動接点動作用電源端子、５７…絶縁
膜。

───────────────────────────────────────────────────── フロントページの続き (72)発明者枚田明彦東京都新宿区西新宿三丁目19番２号日本電信電話株式会社内 (72)発明者大藤晋一東京都新宿区西新宿三丁目19番２号日本電信電話株式会社内 (72)発明者海野秀之東京都新宿区西新宿三丁目19番２号日本電信電話株式会社内 (72)発明者前田正彦東京都新宿区西新宿三丁目19番２号日本電信電話株式会社内 (72)発明者竹田忠雄東京都新宿区西新宿三丁目19番２号日本電信電話株式会社内 (72)発明者浦野正美東京都新宿区西新宿三丁目19番２号日本電信電話株式会社内

Claims

【特許請求の範囲】

【請求項１】半導体メモリ素子からなる記憶手段と、
中央演算処理素子からなり記憶手段に記憶されるデータ
を処理する処理手段と同一半導体基板上に形成された半
導体装置において、半導体集積回路のメモリ情報の一部を破壊あるいは一部
信号配線を断線させることにより自己破壊を行う破壊回
路と、この破壊回路により自己破壊を行うための電荷を蓄積し
ておく１つ以上の破壊用キャパシタと、この破壊用キャパシタに電荷を蓄積する電力供給源を接
続するための１つ以上の接続端子と、この接続端子の電圧を容量素子を介して監視しその電圧
低下に応じて検出信号を出力する電圧変化検出回路と、この電圧変化検出回路からの検出信号に応じて、破壊用
キャパシタと電力供給源との接続とを断つとともに、破
壊用キャパシタを破壊回路に切替接続するための制御回
路乃至素子とを、それぞれ同一半導体基板上に形成し、接続端子に電力供給源を接続して配置することを特徴と
する自己破壊型半導体装置。
【請求項２】請求項１記載の自己破壊型半導体装置に
おいて、電力供給源は、半導体集積回路の重要部分を光学的に遮
蔽するように配置することを特徴とする自己破壊型半導
体装置。
【請求項３】請求項１記載の自己破壊型半導体装置に
おいて、電圧変化検出回路は、第１の容量、第２の容量、および第１の抵抗の直列接続
からなり、この両端に印加された接続端子電圧を第１お
よび第２の容量の接続点から分圧出力する電圧分圧部
と、この電圧分圧部の分圧出力がゲート電極に接続されると
ともにソース電極に破壊用キャパシタが接続された電界
効果型トランジスタ、およびこの電界効果型トランジス
タのドレイン電極に接続された第２の抵抗からなる電圧
変化検出部とから構成され、定常状態では、電圧分圧部から電界効果型トランジスタ
がオフする電圧を分圧出力し、接続端子電圧の低下に応
じて、電圧分圧出力から電界効果型トランジスタがオン
する電圧を分圧出力し、電界効果型トランジスタのオン
に応じて破壊用キャパシタからの電荷を第２の抵抗に供
給し、第２の抵抗の両端電圧の上昇に応じて検出信号を
出力することを特徴とする自己破壊型半導体装置
【請求項４】請求項１記載の自己破壊型半導体装置に
おいて、電源供給源は、正極集電体、正極、固体電解質、負極、
負極集電体を積層して構成する薄型の電力供給源である
ことを特徴とする自己破壊型半導体装置。
【請求項５】請求項１記載の自己破壊型半導体装置に
おいて、電圧変化検出回路は、それぞれの接続端子を介して接続
された複数の電力供給源のうち、少なくとも一つの接続
端子電圧の低下検出に応じて検出信号を出力することを
特徴とする自己破壊型半導体装置。
【請求項６】請求項１記載の自己破壊型半導体装置に
おいて、制御回路乃至素子として、容量終端された１つ以上の半
導体素子から構成される制御回路を同一半導体基板上に
形成することにより実現することを特徴とする自己破壊
型半導体装置。
【請求項７】請求項１記載の自己破壊型半導体装置に
おいて、制御回路乃至素子としてマイクロメカニカルスイッチを
用い、このマイクロメカニカルスイッチを同一半導体基
板上に形成することにより実現することを特徴とする自
己破壊型半導体装置。
【請求項８】請求項１記載の自己破壊型半導体装置に
おいて、破壊回路は、半導体集積回路の一部信号配線経路にヒュ
ーズまたはアンチヒューズを設けることにより形成し、
このヒューズまたはアンチヒューズに破壊用キャパシタ
に蓄積された電荷を印加することにより、一部信号配線
経路を破壊することを特徴とする自己破壊型半導体装
置。
【請求項９】請求項１記載の自己破壊型半導体装置に
おいて、破壊回路は、破壊用キャパシタに蓄積された電荷を少な
くとも１つのワード線に印加することにより、不揮発性
メモリ素子に記憶された一部データビットを消去してメ
モリ内容を破壊することを特徴とする自己破壊型半導体
装置。
【請求項１０】請求項１記載の自己破壊型半導体装置
において、半導体集積回路は、ＩＣカードに搭載するＩＣチップで
あることを特徴とする自己破壊型半導体装置。