JP2006202090A

JP2006202090A - 無線機能付メモリモジュール

Info

Publication number: JP2006202090A
Application number: JP2005013901A
Authority: JP
Inventors: Kunihiro Takahashi; 邦廣高橋; Mario Fuse; マリオ布施; Shoji Yamaguchi; 昭治山口; Yasunori Oda; 保憲黄田
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2005-01-21
Filing date: 2005-01-21
Publication date: 2006-08-03
Anticipated expiration: 2025-01-21
Also published as: JP4734932B2

Abstract

【課題】無線機能付メモリモジュールにおいて、使用済みとなった後はそのメモリ内容を破壊することを可能とすることである。
【解決手段】無線タグＩＣ２０は、送受信ブロック２２と、ＣＰＵ２４と、ＩＤデータを記憶するデータメモリブロック２６と、データメモリの内容を読みだせる期間を記憶する読出可能期間記憶部２８と、ＣＰＵ２４の指令の下でデータメモリブロック２６の少なくとも一部を破壊する破壊回路３０とを含む。個々のデータメモリ４０は、ＩＤデータを保持するビットメモリ部４２と、ビットメモリ部４２に直列に接続されるヒューズ部４４と、ヒューズ部４４に並列に配置されるスイッチ部４６とを備える。ＣＰＵ２４が読出可能期間を過ぎた後と判断すると、全部のヒューズ部４４が破壊され、記憶されているデータは読み出せなくなる。スイッチ部４６の特別な使用により非常読み出しができる。
【選択図】図２

Description

本発明は、無線機能付メモリモジュールに係り、特に、外部との無線交信によりデータを読み書き可能なアンテナを含む無線機能付メモリモジュールに関する。

物品の物流管理を行う等のために、近年、データを書き換えることができるものとして、無線機能付メモリモジュールが用いられる。無線機能付メモリモジュールとは、データを読み書きできるメモリと、アンテナ等を組み合わせて１つの小型モジュールとしたもので、外部のリーダライタとの間で非接触の無線通信を行い、無線機能付メモリモジュールにデータを書き込み、また、無線機能付メモリモジュールに記憶されているデータを読みだすことができるものである。このような無線機能付メモリモジュールとしては、無線機能付のＩＣカードや、部品に取り付けられるいわゆる無線タグ（ＴＡＧ）あるいはＩＤタグ等が知られている。

例えば、特許文献１には、ＩＤタグを付した白衣の個別管理システムが開示される。また、特許文献２には、画像形成装置において赤外線通信手段を用いて外部装置から不揮発性メモリに画像形成装置の動作条件を入力し、また不揮発性メモリに記憶されている動作条件を読み出して外部装置に送信させる技術が開示されている。

このように、無線タグあるいはＩＤタグ等と呼ばれる無線機能付メモリモジュールが普及するにつれ、あらゆるところに製品や、あるいは製造元等のデータ等のいわゆるＩＤデータが氾濫し、これらを管理することが大変になる。使用済みのものは回収し、これを物理的に破壊することが考えられるが、無線機能付メモリモジュールのＩＤデータを格納する部分は、ＩＣであるので、非常に小さく発見しにくく、これらの回収、物理的破壊をもれなく行うようにするのは困難である。

これに関連する技術として、特許文献３には、自己破壊型半導体装置が開示される。ここでは、ＩＣカードのチップを取り外して解析しようとするときに、ＩＣカードのメモリ情報を破壊する破壊回路を有し、具体的には、ＩＣカード解析者が分解作業において内蔵電力供給源を取り外すことを電源電圧の変化で検出し、これに基づいて破壊回路によりメモリ情報を破壊することが述べられている。

特開２００２−１６９８７９号公報特開平９−１７９４５７号公報特開２０００−５８７６０号公報

特許文献３によれば、第三者がメモリの中のＩＤデータ等を解析しようとすることを防ぐことはできるが、第三者の解析作業を待ってデータ破壊をするので、第三者が何もしなければそのままＩＤデータは保存される。したがって、無数の無線機能付メモリモジュールが使用済みになり、そのＩＤデータが野放しのままとなるのをこの方法で防止、または管理することができない。

本発明は、使用済みとなった後はそのメモリ内容を破壊することを可能とする無線機能付メモリモジュールを提供するものである。

本発明に係る無線機能付メモリモジュールは、外部との無線交信によりデータを読み書き可能なアンテナを含む無線機能付メモリモジュールであって、書き込まれたデータを読み出せる読出可能期間を記憶する可能期間記憶手段と、現在が読出可能期間内であるかを判断する判断手段と、判断手段の判断に応じ、書き込まれた各データを記憶するそれぞれのデータメモリについて、少なくとも一部を不可逆的に破壊する破壊手段と、を有し、読出可能期間を経過するときは書き込まれたデータの内容を出力しないことを特徴とする。

また、判断手段は、外部との無線交信により読み出しアクセスがあったときを現在として、その時刻が読出可能期間内であるかを判断することが好ましい。

また、可能期間記憶手段は、データが書き込まれた時刻に関する情報を記憶することが好ましい。

また、各データメモリは、破壊手段によって不可逆的に破壊することができるヒューズ部分を含んで構成されることが好ましい。破壊手段は、判断手段が読出可能期間内であるとは判断しないときに、全部のデータメモリのヒューズ部分をそれぞれ破壊することが好ましい。

また、各データメモリは、データを記憶するビットメモリ部の出力端子にヒューズ部分の一方端が接続され、ヒューズ部分の他方端からデータが読み出されることが好ましい。

また、本発明に係る無線機能付メモリモジュールにおいて、各データメモリは、ビットメモリ部の出力端子とヒューズ部の一方端との接続部に一方端が接続されるスイッチをそれぞれ有し、さらに各スイッチを制御する制御部を備えることが好ましい。

また、制御部は、データをデータメモリに書き込むときは、当該データメモリのスイッチをオンして、スイッチの他方端からデータを入力し、データをデータメモリから読み出すときは、当該データメモリのスイッチをオフして、当該データメモリのヒューズ部の他方端からデータを読み出し、判断部が読出可能期間内にあると判断しないときは、全部のデータメモリのスイッチをオンし、全部のスイッチの他方端と、全部のデータメモリにおけるヒューズ部の他方端との間に、破壊手段よりの破壊信号を印加し、全部のヒューズ部を破壊し、全部のヒューズ部が破壊された後の緊急データ読み出しの必要があるときは、当該データメモリのスイッチをオフして、当該データメモリのスイッチの他方端からデータを読み出すことが好ましい。

また、本発明に係る無線機能付メモリモジュールにおいて、各データメモリのデータを記憶するビットメモリ部は、ヒューズメモリであることが好ましい。

上記構成において、書き込まれたデータを読み出せる読出可能期間を記憶し、現在が読出可能期間内であるかを判断し、その判断に応じ、各データメモリについて、少なくとも一部を不可逆的に破壊して、読出可能期間を経過するときは書き込まれたデータの内容を出力しないこととする。したがって、使用済みとなった無線機能付メモリモジュールについて、そのメモリ内容を破壊することができる。例えば、読出可能期間の記憶をタイマーで行うことにすれば、読出可能期間が過ぎると、一律に、自動的に、各データメモリについて少なくとも一部を不可逆的に破壊し、書き込まれたデータの内容が出力されないようにできる。

また、外部との無線交信により読み出しアクセスがあったときを現在として、その時刻が読出可能期間内であるかを判断するので、使用済みとなって読出可能期間を過ぎた無線機能付メモリモジュールからは、データを読み出すことができず、古いデータの氾濫を防ぐことができる。

また、データが書き込まれた時刻に関する情報を記憶するので、書き込まれた時から起算して、データの賞味期間である読み出し可能期間を設定することができる。また、複数回書き込み可能なメモリデバイスを使用する場合は、読み出し可能期間であれば、データ書き換えを行って、新しいデータについてそれぞれ読み出し可能期間を設定でき、したがって、データの賞味期限を無制限に延ばすことなく、書き換えの管理の下で、無線機能付メモリモジュールを複数回使用することができる。

また、各データメモリは、破壊手段によって不可逆的に破壊することができるヒューズ部分を含んで構成されることが好ましい。破壊手段は、判断手段が読出可能期間内であるとは判断しないときに、全部のデータメモリのヒューズ部分をそれぞれ破壊することが好ましい。ヒューズは、電気エネルギで溶断して破壊できるので、電子回路による破壊制御が容易である。

また、各データメモリは、ビットメモリ部の出力端子にヒューズ部分の一方端が接続される、すなわち、ビットメモリ部とヒューズ部分とが直列に接続され、ヒューズ部の他方端からデータを読み出す。このような簡単な構成によって、ヒューズ部を溶断して、ビットメモリ部の内容を読み出せなくすることができる。

また、各データメモリは、ビットメモリ部の出力端子とヒューズ部の一方端との接続部に一方端が接続されるスイッチ部をそれぞれ有する。このスイッチ部は、ヒューズ部と並列に入っているので、スイッチ部を閉じることで、溶断されていないヒューズ部と等価な働きをさせることができる。すなわち、スイッチ部を閉じると、たとえヒューズ部が溶断された後でも、スイッチ部の他方端からビットメモリ部の内容を読み出すことができる。このように、スイッチ部は、万一の場合におけるデータ読み出しの非常手段として用いることができる。

また、制御部は、データ書き込み、データ読み出し、データ破壊、非常読み出しに応じてスイッチ部の開閉を制御するので、無線機能付メモリモジュールについて、読出可能期間内は通常の読み書き可能なメモリとして使用でき、使用済みの後は、そのメモリ内容を破壊し、また、万一の時は破壊前のデータを読み出すことが可能となる。

また、各ビットメモリ部はヒューズメモリであるので、データの書き込みを１回のみに制限でき、無線機能付メモリモジュールを多数回書き換えることを防ぎ、その管理を簡単なものとできる。

以上のように、本発明に係る無線機能付メモリモジュールによれば、使用済みとなった後にそのメモリ内容を破壊することができる。

以下に図面を用いて本発明に係る実施の形態につき、詳細に説明する。無線機能付メモリモジュールが付される対象としては、例えば複写機のトナーカートリッジであるが、複写機のそれ以外の部品、例えば現像カートリッジ、感光体ドラム等を含むプロセスカートリッジ等の交換部品や、回路基板等であってもよい。また、複写機以外のファクシミリ、プリンタ等の画像処理装置であってもよい。また、複写機以外の製品、例えば衣服、文具その他の物流管理等が必要なものであって、その目的に無線機能付メモリモジュールの使用が適合するものであってもよい。

また、市場でいわゆる無線タグと呼ばれているものにはさまざまな種類があるが、本明細書中で用いる無線タグの語は、市場で用いられる用語の如何を問わず、リーダライタのような無線送受信端末と無線交信が可能で、製品及び外箱に固定して取り付けが可能な、アンテナを含む無線機能付メモリモジュールを広くさすものとする。

図１は、無線タグ１０の平面図及び側面図である。無線タグ１０は、概略矩形形状の電子部品搭載回路モジュールであり、回路基板１２の上に無線タグＩＣ２０が配置され、これに接続されるアンテナを構成する周回配線１６がパターンとして形成され、全体として、適当な樹脂ポッティングあるいは樹脂封止が施される。必要があれば他の電子部品１８も配置され接続される。寸法の一例を述べると、回路基板１２は厚みが約０．４ｍｍで、約２２ｍｍ角の形状を有する。無線タグＩＣ２０は、厚みが約０．９ｍｍで、その大きさは縦横ともそれぞれ数ｍｍ程度である。アンテナを構成する周回配線は、例えば４ターン程度巻回される。なお、これらの数値は、あくまで説明のための一例に過ぎず、これ以外のものであってもよい。

無線タグＩＣ２０は、ＲＦＩＤ−ＩＣとも、あるいは単にＲＦＩＤと呼ばれることがある半導体チップであり、外部との無線交信によりデータを読み書き可能なアンテナを含む無線機能付メモリモジュールである。図２に無線タグＩＣ２０のブロック図を示す。無線タグＩＣ２０は、アンテナを構成する周回配線１６に接続される端子２１を有し、その内部は、送受信ブロック２２と、ＣＰＵ２４と、ＩＤデータを記憶するデータメモリブロック２６と、データメモリの内容を読みだせる期間である読出可能期間に関するデータを記憶する読出可能期間記憶部２８と、読出可能期間を過ぎた後はデータメモリブロック２６の少なくとも一部を破壊する破壊回路３０とを含んで構成される。これらの要素は、内部バスあるいは接続配線により、相互間が接続される。

送受信ブロック２２は、無線タグＩＣ２０の内部のＣＰＵ２４等とアンテナとの間のインタフェースの機能を主に有する回路ブロックである。その内部は、アンテナから受け取った無線信号に基づいて作動電力を生成するアンテナ・駆動回路３２、端子２１を介してアンテナからの信号を受信し増幅しディジタル信号に変換してＣＰＵ２４等に供給する受信回路３４、ＣＰＵ２４等からのディジタル信号を無線アナログ信号に変換し端子２１を介してアンテナに供給する送信回路３６を含んで構成される。

ＣＰＵ２４は、送受信ブロック２２からの信号を処理する機能を有する。具体的にはデータメモリブロック２６にデータを書き込む指示を与えるデータ書込部５０、データメモリブロック２６にデータを読み出す指示を与えるデータ読出部５２、現在が読出可能期間内か否か判断する読出可能期間判断部５４、データメモリ４０のスイッチ部４６のオン・オフを制御するスイッチ制御部５６、読出可能期間判断部５４の判断に従ってデータメモリブロック２６の少なくとも一部を破壊するように破壊回路３０を制御する破壊部５８、データメモリブロック２６の少なくとも一部を破壊した後に破壊前の状態のデータを読み出す非常読出部６０を含んで構成される。これらの機能はソフトウエアによって実現することができ、具体的には対応する設計支援プログラムを実行することで実現できる。また、各機能の一部をハードウエアで実現するように構成してもよい。

データメモリブロック２６は、ＩＤデータを記憶するための複数のデータメモリを中心として、そのデータ読み書き回路を含む回路ブロックである。個々のデータメモリ４０は、１ビットのデータを読み書きできる機能を有しデータメモリブロック２６全体の記憶容量は、データメモリ４０の総数で決まる。データメモリ４０の総数が多いときは、一般の大規模半導体メモリの構成と同様に、ワード線、ビット線を用いたマトリクスアレイにデータメモリ４０が配置されることが便利である。

図３は、データメモリブロック２６の中の隣り合う２つのデータメモリ４０を示す図である。個々のデータメモリ４０のそれぞれは、１ビットのデータが０か１かを保持するビットメモリ部４２と、これに直列に接続され、破壊回路３０によって溶断可能なヒューズ部４４と、ヒューズ部４４に並列に配置されるスイッチ部４６とを備える。すなわち、ビットメモリ部４２の一方端は、ワード線で制御される選択トランジスタ４１のソースに接続され、他方端は出力端子であるが、それにヒューズ部４４の一方端が接続される。そして、その接続部の出力端子に、スイッチ部４６の一方端が接続される。図３では、選択トランジスタ４１をＴ_１，Ｔ_２、ビットメモリ部４２をＭ_１，Ｍ_２、ヒューズ部４４をｍ_１，ｍ_２、スイッチ部４６をＳ_１，Ｓ_２と示し、ヒューズ部４４の他方端をＢ_１，Ｂ_２、スイッチ部４６の他方端をＡ_１，Ａ_２として表した。データメモリ４０の読み書き等の詳細については、後述する。

ヒューズ部４４は、溶断電気エネルギの印加により溶断される素子で、無線タグＩＣ２０に集積化されたいわゆるマイクロヒューズである。その構造の一例としては、ポリシリコン配線あるいは金属層配線を局部的に細くして溶断しやすくしたものを用いることができる。また、一般の配線材料より溶断しやすい材料を用いて、半導体素子上に集積化したものを用いてもよい。場合によっては、局部的に薄い絶縁膜の上に配線を設け、絶縁膜の上下に高い電圧を印加して絶縁膜を破壊する構成を用いてもよい。また、ビットメモリ部４２は、ＩＤデータ、すなわち、無線タグ１０が取り付けられる製品の識別情報のデータを記憶するメモリである。ＩＤデータには、その製品の製品番号、製品仕様データ等の他に、製造日、生産条件、品質状況等の生産データ等も記憶させることができる。

メモリ素子の構造は、ＥＥＰＲＯＭ（ＥｌｅｃｔｒｉｃＥｒａｓａｂｌｅＰｒｏｇｒａｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）等の不揮発性メモリを用いることができるが、図３では、マイクロヒューズ素子を用いたメモリ素子を用いるものが図示されている。ビットメモリ部４２に用いられるマイクロヒューズ素子としては、ヒューズ部４４と同様な素子を用いてもよい。ビットメモリ部４２とヒューズ部４４に用いる素子を同様な構造をすることで、無線タグＩＣ２０の製造工程がより簡単となり、また、ビットメモリ部４２の書き込み回路を、破壊回路３０と共通化することも可能となる。

スイッチ部４６は、後述するように、スイッチ制御部５６の指令により、ビットメモリ部４２の書き込み時、ヒューズ部４４の溶断時、非常時の読み出し時においてＯＮする素子である。かかるスイッチ部４６は、溶断に用いられる電力を流すことができる半導体スイッチ素子を用いることができる。

選択トランジスタ４１は、一般的なメモリアレイにおけるワード選択、ビット選択におけるトランジスタと同様の機能を有する素子で、図３の例では、同じワード線にぶら下がるすべてのデータメモリ４０を選択する機能を有する。なお、ビット選択は、図３においては、Ｂ_１，Ｂ_２と示された端子を図示されていない選択トランジスタで選択することで行うことができる。このような選択トランジスタ４１は、ビットメモリ部４２を書き込む、すなわち、そのマイクロヒューズ素子を溶断できる電力を流すことができる半導体スイッチを用いることができる。

破壊回路３０は、ヒューズ部４４を溶断できる電気エネルギを蓄積し、破壊部５８の指令に従って、一気にヒューズ部４４に印加することができる回路である。具体的には、アンテナ・駆動回路３２で生成された作動電力の一部を必要があれば昇圧した後、適当な容量のコンデンサ等に蓄積する構成をとることができる。

読出可能期間記憶部２８は、データメモリブロック２６に記憶されたデータを読み出して端子２１を介して出力できる期間に関するデータを記憶する回路である。具体的には、読出可能期間の始期時刻のデータ、終期時刻のデータ等が記憶される。代わりに始期時刻データと、読出可能期間の時間データとの組み合わせでもよい。例えば、読出可能期間を２００５年１月１０日から１年と決めると、（２００５．１．１０；２００６．１．１０）のデータでもよく、（２００５．１．１０；１年）のデータでもよい。読出可能期間記憶部２８の機能は、現在時刻が読出可能期間内か否かを判断する読出可能期間判断部５４の判断の基準となるデータを提供することであるので、これ以外の形態を取ってもよい。例えば、読出可能期間の始期時刻からスタートし、読出可能期間が満了するときに、信号を読出可能期間判断部５４に提供するタイマーを用いてもよい。この場合は、タイマーが（２００５．１．１０；１年）のデータを保持し、読出可能期間が満了までの残存時間を出力する一種の記憶装置と考えることができる。

読出可能期間記憶部２８は、一般的な半導体メモリで構成できるが、上記のデータメモリブロック２６と同様に、ヒューズ部を備える構成としてもよい。その場合には、無線タグ１０が使用済みになった後における読出可能期間記憶部２８のデータの処分を、データメモリブロック２６と同様に、読み出しできなくなるものとすることができる。また、読出可能期間記憶部２８を、データメモリブロック２６の一部を構成するものとしてもよい。

上記の構成の作用、特にＣＰＵ２４の各機能につき、フローチャート及び各データメモリ４０における状態を示す図等を用いて以下に説明する。以下では、データメモリブロック２６にデータを書き込む手順、書き込まれたデータを読み出す手順、読出可能期間経過後の破壊処理手順、非常読み出しの手順の順番に説明する。

最初に、無線タグ１０の外部から、無線タグ１０にアクセスがあると、それをアンテナが拾って、送受信ブロック２２を介し、ＣＰＵ２４に伝える。ＣＰＵ２４は、受信した内容がデータ書き込みを指示するものであると判断すると、データ書込部５０の機能により、データ書き込みの手順を実行する。なお、受信した内容がデータ読み出しを指示するものであるときについては後述する。

図４は、データメモリブロック２６にＩＤデータを書き込むときの手順を示すフローチャートである。まず、データの転送が可能かどうか判断する（Ｓ１０）。これは信号が弱く、データに信頼性がない場合を排除する等のためである。データ転送可能のときは以下のようにそのデータを処理する。

図５は、外部から送信されてくるデータの一例を示す図である。この例は、３２ビットのデータで、そのうち１６ビットがＩＤデータ、４ビットが使用目的を識別するためのデータ、１２ビットが読出可能期間に関するデータで構成される。

使用目的識別のためのデータは、書き込まれたデータの読み出しを制限するためのもので、使用目的のコードがデータとして送られる。読み出し指示の際にも、使用目的のコードを添付することにすることで、書き込みのときに予め送られてきた使用目的識別コードと、読み出し指示の際に添付されてきた使用目的コードとを比較し、使用目的外の読み出しを禁止できる。いわば、適正読み出しのための認証コードの機能を有する。

読出可能期間に関するデータは、上記のように、読出可能期間の始期時刻のデータと終期時刻のデータで構成される。上記の例では、読出可能期間を２００５年１月１０日から１年と決めると、（２００５．１．１０；２００６．１．１０）のデータである。ここで、読出可能期間の始期時刻を、ビットメモリ部４２への書き込み時刻とすることができる。あるいは、書き込み指示のデータを外部が送信した時刻としてもよい。

再び図４に戻り、図５のデータを受信したのち、読出可能期間データを転送し、その転送が終了したかどうか確認（Ｓ１２）する。転送された読出可能期間データは、読出可能期間記憶部２８に記憶される。次に使用目的データを転送し、その転送が終了したかどうか確認（Ｓ１４）する。転送された使用目的データは、適当なメモリに記憶される。あるいは、読出可能期間記憶部２８に、読出可能期間データとともに記憶するものとしてもよい。

そして、その後に、ＩＤデータを転送し、その転送が終了したかどうか確認（Ｓ１６）する。転送されたＩＤデータは、一時記憶メモリに記憶される。なお、上記の工程Ｓ１０においてデータ転送が可能でない場合，Ｓ１２，Ｓ１４，Ｓ１６においてデータ転送が終了しないときは、それぞれの工程を完了するまで処理を続けるものとできる。また、処理が長時間に渡って終了しないときは、データ書き込みの処理自体を中止し、このルーチンから離脱するものとしてもよい。

Ｓ１６の工程のあと、一時記憶メモリに記憶されたＩＤデータは、データメモリブロック２６に転送されて、メモリアドレスに応じ１ビットづつそれぞれデータメモリ４０のビットメモリ部４２に書き込まれる（Ｓ１８）。

図６は、書き込み時の、各データメモリの電圧印加状態等を説明する図である。ここでは隣り合う２つのデータメモリについて、Ｍ_１にデータ「１」、Ｍ_２にデータ「０」が書き込まれる場合を示す。図３と同様の要素には同一の符号を付し、詳細な説明を省略する。ここでは、スイッチ部Ｓ_１，Ｓ_２はともにオンにされ、ワード線が選択される。したがって選択トランジスタＴ_１、Ｔ_２はともにオンである。そして、ヒューズ部ｍ_１，ｍ_２の他方端Ｂ_１，Ｂ_２はともにｏｐｅｎとされる。スイッチ部データ「１」が書き込まれるＭ_１側のスイッチ部の他方端Ａ_１はｏｐｅｎに、データ「０」が書き込まれるＭ_２側のスイッチ部の他方端Ａ_２は低圧のＶ_Ｌに設定される。この状態で、選択トランジスタＴ_１、Ｔ_２のドレイン端子に一律に高圧Ｖ_Ｈが印加される。なお、Ｖ_ＨとＶ_Ｌの印加方法は、これを逆にしてもよい。

この状態で、電流は、図６において矢印で示されるように、選択トランジスタＴ_２−ビットメモリＭ_２−スイッチ部Ｓ_２の経路に流れ、ビットメモリＭ_１、ヒューズ部ｍ_１，ｍ_２には電流が流れない。ここで、Ｖ_Ｈ−Ｖ_Ｌの大きさ及びこれにより流される電流の大きさは、ビットメモリＭ_２のマイクロヒューズ素子を溶断できるのに十分なものが破壊回路３０より供給される。したがって、図６の例では、４つのマイクロヒューズ素子のうち、ビットメモリＭ_２のみが溶断される。

このようにして、書き込み時においては、上記結線状態で、データ「０」を書き込みたい各ビットメモリのスイッチ部の他方端をＶ_Ｌに設定し、データ「１」を書き込みたい各ビットメモリのスイッチ部の他方端をｏｐｅｎに設定することで、データ「１」を書き込みたい各ビットメモリのマイクロヒューズ素子のみを溶断することができる。

次に、データ読み出しについて説明する。上記のように、無線タグ１０の外部から、無線タグ１０にアクセスがあると、それをアンテナが拾って、送受信ブロック２２を介し、ＣＰＵ２４に伝える。ＣＰＵ２４は、受信した内容がデータ読み出しを指示するものであると判断すると、データ読出部５２の機能により、データ読み出しの手順を実行する。

図７は、データメモリブロック２６からＩＤデータを読み出すときの手順を示すフローチャートである。まず、データ通信が可能かどうか判断する（Ｓ１０）。これは送受信ブロック２２から見た外部との交信状況が良好でなく、読み出したデータを送信しても外部が十分に受信できない場合を排除する等のためである。データ通信可能のときは以下のようにデータ処理を行う。

まず読出可能期間のデータを読み取る（Ｓ２２）。読出可能期間記憶部２８から読出可能期間のデータを読み出す。上記の例では、（２００５．１．１０；２００６．１．１０）のデータが読み取られる。そして、読出可能期間判断部５４の機能により、現在が読出可能期間内か判断する（Ｓ２４）。具体的には、無線タグＩＣ２０が内蔵する時計機能又は外部から送信される時刻データにより、現在時刻を取得し、その現在時刻が、上記の例で（２００５．１．１０；２００６．１．１０）の範囲内か否かを判断する。

現在が読出可能期間内であると判断されると、次に使用目的のデータが読み取られる（Ｓ２６）。具体的には、使用目的データが格納されているメモリ、例えば読出可能期間記憶部２８から、書き込み時に記憶された使用目的識別コードを読み出す。そして、この使用目的識別コードと、ＩＤデータ読み出し指示に添付される使用目的データとを比較し、ＩＤデータ読み出し指示の使用目的が、書き込み時に設定された使用目的識別コードと一致するかどうか判断する（Ｓ２８）。ＩＤデータ読み出し指示に使用目的データが添付されていないときは、読み出し指示先にその使用目的データを要求してもよく、要求に対し応答がないときは、書き込み時に設定された使用目的識別コードと一致しないもの、つまり、所定の使用目的外の読み出し指示であると判断するものとしてもよい。

使用目的が使用目的識別コードと一致するときは適正な使用目的であるので、そこで初めてデータメモリブロック２６の各ビットメモリ部４２のデータ読出を行う（Ｓ３０）。

図８は、読み出し時の、各データメモリの電圧印加状態等を説明する図である。ここでは、図６においてＭ_１にデータ「１」、Ｍ_２にデータ「０」が書き込まれたものを読み出す場合を示す。図６と同様の要素には同一の符号を付し、詳細な説明を省略する。ここでは、スイッチ部Ｓ_１，Ｓ_２はともにオフにされ、ワード線が選択される。したがって選択トランジスタＴ_１、Ｔ_２はともにオンである。そして、ヒューズ部ｍ_１，ｍ_２の他方端Ｂ_１，Ｂ_２はともにデータメモリブロックの読み出し回路、すなわちその端子の電位状態を検出する一般的なセンス回路に接続される。この状態で、選択トランジスタＴ_１、Ｔ_２のドレイン端子に一律に読み出し用の電圧Ｖ_ｏが印加される。

この状態で、電流は、図８において矢印で示されるように、選択トランジスタＴ_１−ビットメモリＭ_１−ヒューズ部ｍ_１の経路に流れる。ビットメモリＭ_２は、書き込み時に溶断されているので電流が流れない。したがって、図８の例では、ヒューズ部ｍ_１の他方端Ｂ_１には電位Ｖ_ｏが検出され、これにより「１」が読み出される。他方、ヒューズ部ｍ_２の他方端Ｂ_２にはセンス回路のバイアス電位が検出され、これにより「０」が読み出される。

このようにして、読み出し時においては、上記結線状態で、各ビットメモリのヒューズ部の他方端における電位をセンス回路で読み出すことで、各ビットメモリに書き込まれたデータを読み出すことができる。読み出されたデータは、送受信ブロック２２およびアンテナを介して、外部に送信される。

Ｓ２４において読出可能期間内であるとは判断されなかった場合、およびＳ２８において使用目的識別コードと使用目的とが一致するとは判断されなかった場合は、破壊部５８の機能により、破壊回路３０を用いて、データメモリブロックのすべてのヒューズ部４４が破壊される（Ｓ３２）。

図９は、読出可能期間経過後等における破壊時の、各データメモリの電圧印加状態等を説明する図である。ここでは、図６においてＭ_１にデータ「１」、Ｍ_２にデータ「０」が書き込まれた状態から、そのデータが通常では読み出せないように、各データメモリの少なくとも一部、具体的には全部のヒューズ部を破壊する場合を示す。図６と同様の要素には同一の符号を付し、詳細な説明を省略する。ここでは、スイッチ部Ｓ_１，Ｓ_２はともにオンにされ、ワード線は非選択にされる。したがって選択トランジスタＴ_１、Ｔ_２はともにオフである。そして、スイッチ部Ｓ_１，Ｓ_２の他方端はともに高圧のＶ_Ｈに、ヒューズ部ｍ_１，ｍ_２の他方端Ｂ_１，Ｂ_２はともに低圧のＶ_Ｌが印加される。なお、Ｖ_ＨとＶ_Ｌの印加方法は、これを逆にしてもよい。

この状態で、電流は、図９において矢印で示されるように、スイッチ部Ｓ_１−ヒューズ部ｍ_１の経路、及びスイッチ部Ｓ_２−ヒューズ部ｍ_２の経路に流れる。上記のように、Ｖ_Ｈ−Ｖ_Ｌの大きさ及びこれにより流される電流の大きさは、ビットメモリＭ_２のマイクロヒューズ素子を溶断できるのに十分なものが破壊回路３０より供給される。したがって、図９の例では、すべてのヒューズ部ｍ_１，ｍ_２が溶断される。

このようにして、読出可能期間経過後又は使用目的外における読み出し指示の場合に、上記結線状態で、全部のヒューズ部を溶断することができる。そして、全部のヒューズ部が溶断されると、読み出し時において、データメモリブロック２６のセンス回路に接続される各ヒューズ部の他方端、すなわち、図８におけるＢ_１、Ｂ_２にはすべてセンス回路のバイアス電位が検出され、これによりすべて「０」が読み出される。したがって、書き込み時のデータを通常では読み出すことができなくなり、使用済みＩＤデータの氾濫を防止することができる。

図１０は、誤って全ヒューズ部を溶断してしまい、あるいは書き込まれたデータが後々有用なデータであるのに予め他に移すまえに全ヒューズ部を溶断したような場合に、非常読み出しを行うときの手順を示すフローチャートである。この機能は、ＣＰＵ２４の非常読出部６０により実行される。この場合には、まず、スイッチ部をオンし（Ｓ４０）、これにより、全ビットの導通確認により全ＩＤデータを吸い上げ（Ｓ４２）、吸い上げたデータを新しい無線タグ等のメモリに書き込む（Ｓ４４）。

図１１は、非常読み出し時の、各データメモリの電圧印加状態等を説明する図である。ここでは、図９において、Ｍ_１にデータ「１」、Ｍ_２にデータ「０」が書き込まれたものについて全部のヒューズ部が溶断された後で、非常読み出しをする場合を示す。図９と同様の要素には同一の符号を付し、詳細な説明を省略する。ここでは、スイッチ部Ｓ_１，Ｓ_２はともにオンにされ、ワード線が選択される。したがって選択トランジスタＴ_１、Ｔ_２はともにオンである。そして、スイッチ部Ｓ_１，Ｓ_２の他方端Ａ_１，Ａ_２はともにデータメモリブロックの読み出し回路、すなわちその端子の電位状態を検出する一般的なセンス回路に接続される。この状態で、選択トランジスタＴ_１、Ｔ_２のドレイン端子に一律に読み出し用の電圧Ｖ_ｏが印加される。

この状態で、電流は、図１１において矢印で示されるように、選択トランジスタＴ_１−ビットメモリＭ_１−スイッチ部Ｓ_１の経路に流れる。ビットメモリＭ_２は、書き込み時に溶断されているので電流が流れない。したがって、図１１の例では、スイッチ部Ｓ_１の他方端Ａ_１には電位Ｖ_ｏが検出され、これにより「１」が読み出される。他方、スイッチ部Ｓ_２の他方端Ａ_２にはセンス回路のバイアス電位が検出され、これにより「０」が読み出される。

このようにして、非常読み出し時においては、上記結線状態で、各ビットメモリのスイッチ部の他方端における電位をセンス回路で読み出すことで、各ビットメモリに書き込まれたデータを読み出すことができる。読み出されたデータは、送受信ブロック２２およびアンテナを介して、外部に送信され、適当なメモリに記憶される。

このように、上記構成によれば、データメモリブロックにデータを書き込み、書き込まれたデータを読み出し、読出可能期間経過後は、少なくともデータメモリブロックの一部を破壊して通常では書き込みデータを読み出せないようにし、そして非常時には、特別な方法を用いることで、先に書き込まれたデータを読み出すことができる。

本発明の実施の形態における無線タグの平面図及び側面図である。本発明の実施の形態における無線タグＩＣのブロック図である。本発明の実施の形態において、データメモリブロックの中の隣り合う２つのデータメモリを示す図である。本発明の実施の形態において、データメモリブロックにＩＤデータを書き込むときの手順を示すフローチャートである。本発明の実施の形態において、外部から送信されてくるデータの一例を示す図である。本発明の実施の形態において、書き込み時の各データメモリの電圧印加状態等を説明する図である。本発明の実施の形態において、データメモリブロックからＩＤデータを読み出すときの手順を示すフローチャートである。本発明の実施の形態において、読み出し時の各データメモリの電圧印加状態等を説明する図である。本発明の実施の形態において、読出可能期間経過後等における破壊時の各データメモリの電圧印加状態等を説明する図である。本発明の実施の形態において、非常読み出しを行うときの手順を示すフローチャートである。本発明の実施の形態において、非常読み出し時の各データメモリの電圧印加状態等を説明する図である。

符号の説明

１０無線タグ、１２回路基板、１６周回配線、１８電子部品、２０無線タグＩＣ、２１端子、２２送受信ブロック、２４ＣＰＵ、２６データメモリブロック、２８読出可能期間記憶部、３０破壊回路、３２アンテナ・駆動回路、３４受信回路、３６送信回路、４０データメモリ、４１選択トランジスタ、４２ビットメモリ部、４４ヒューズ部、４６スイッチ部、５０データ書込部、５２データ読出部、５４読出可能期間判断部、５６スイッチ制御部、５８破壊部、６０非常読出部。

Claims

外部との無線交信によりデータを読み書き可能なアンテナを含む無線機能付メモリモジュールであって、
書き込まれたデータを読み出せる読出可能期間を記憶する可能期間記憶手段と、
現在が読出可能期間内であるかを判断する判断手段と、
判断手段の判断に応じ、書き込まれた各データを記憶するそれぞれのデータメモリについて、少なくとも一部を不可逆的に破壊する破壊手段と、
を有し、読出可能期間を経過するときは書き込まれたデータの内容を出力しないことを特徴とする無線機能付メモリモジュール。
請求項１に記載の無線機能付メモリモジュールにおいて、
判断手段は、外部との無線交信により読み出しアクセスがあったときを現在として、その時刻が読出可能期間内であるかを判断することを特徴とする無線機能付メモリモジュール。
請求項１に記載の無線機能付メモリモジュールにおいて、
可能期間記憶手段は、データが書き込まれた時刻に関する情報を記憶することを特徴とする無線機能付メモリモジュール。
請求項１に記載の無線機能付メモリモジュールにおいて、
各データメモリは、破壊手段によって不可逆的に破壊することができるヒューズ部分を含んで構成されることを特徴とする無線機能付メモリモジュール。
請求項４に記載の無線機能付メモリモジュールにおいて、
破壊手段は、判断手段が読出可能期間内であるとは判断しないときに、全部のデータメモリのヒューズ部分をそれぞれ破壊することを特徴とする無線機能付メモリモジュール。
請求項４に記載の無線機能付メモリモジュールにおいて、
各データメモリは、データを記憶するビットメモリ部の出力端子にヒューズ部分の一方端が接続され、ヒューズ部分の他方端からデータが読み出されることを特徴とする無線機能付メモリモジュール。
請求項６に記載の無線機能付メモリモジュールにおいて、
各データメモリは、ビットメモリ部の出力端子とヒューズ部の一方端との接続部に一方端が接続されるスイッチをそれぞれ有し、
さらに各スイッチを制御する制御部を備えることを特徴とする無線機能付メモリモジュール。
請求項７に記載の無線機能付メモリモジュールにおいて、
制御部は、
データをデータメモリに書き込むときは、当該データメモリのスイッチをオンして、スイッチの他方端からデータを入力し、
データをデータメモリから読み出すときは、当該データメモリのスイッチをオフして、当該データメモリのヒューズ部の他方端からデータを読み出し、
判断部が読出可能期間内にあると判断しないときは、全部のデータメモリのスイッチをオンし、全部のスイッチの他方端と、全部のデータメモリにおけるヒューズ部の他方端との間に、破壊手段よりの破壊信号を印加し、全部のヒューズ部を破壊し、
全部のヒューズ部が破壊された後の緊急データ読み出しの必要があるときは、当該データメモリのスイッチをオフして、当該データメモリのスイッチの他方端からデータを読み出すことを特徴とする無線機能付メモリモジュール。
請求項１から請求項８のいずれか１に記載の無線機能付メモリモジュールにおいて、
各データメモリのデータを記憶するビットメモリ部は、ヒューズメモリであることを特徴とする無線機能付メモリモジュール。