JP5568928B2 - 記憶装置、基板、液体容器及びシステム - Google Patents
記憶装置、基板、液体容器及びシステム Download PDFInfo
- Publication number
- JP5568928B2 JP5568928B2 JP2009206832A JP2009206832A JP5568928B2 JP 5568928 B2 JP5568928 B2 JP 5568928B2 JP 2009206832 A JP2009206832 A JP 2009206832A JP 2009206832 A JP2009206832 A JP 2009206832A JP 5568928 B2 JP5568928 B2 JP 5568928B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- power supply
- floating state
- system clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Ink Jet (AREA)
- Power Sources (AREA)
- Memory System (AREA)
Description
図1に、本実施形態の記憶装置の構成例を示す。図1に示す記憶装置20は、制御部30(メモリー制御部、制御回路)、不揮発性メモリー60(不揮発性の記憶部)、電源端子TV(第1の電源端子、高電圧側電源端子)、グランド端子TG(第2の電源端子、低電圧側電源端子、接地端子)、クロック端子TK(第1の端子)、データ端子TD(第2の端子)、リセット端子TRを含む。なお、本実施形態の記憶装置は図1の構成に限定されず、その構成要素の一部を省略したり(例えば、クロック端子、データ端子)、他の構成要素を追加したりする等の種々の変形実施が可能である。
図2に、検出回路の構成例及び、マスク処理部の構成例を示す。図2に示す検出回路32は、パワーオンリセット回路110、電源監視回路120(電源電圧低下検出回路)、フローティング検出回路130、AND回路AN1(論理積回路)を含む。また、図2に示すマスク処理部34は、保持回路100(保持部)、AND回路AN2(論理積回路)を含む。なお、本実施形態の検出回路及びマスク処理回路はこの構成に限定されず、その構成要素の一部を省略したり(例えば、パワーオンリセット回路、電源監視回路)、他の構成要素を追加したりする等の種々の変形実施が可能である。
図3〜図7を用いて、本実施形態の動作例について説明する。図3には、通常動作時、すなわち電源端子のフローティング等の電源異常が無い場合の動作例を示す。
次に、上述した本実施形態の記憶装置が設けられた液体容器の詳細な構成例について、図8を用いて説明する。なお以下では、ホスト装置がインクジェット方式のプリンターであり、液体容器がインクカートリッジであり、基板が、インクカートリッジに設けられた回路基板である場合を例に説明する。但し、本実施形態では、ホスト装置、液体容器、基板は、他の装置、容器、基板であってもよい。例えば、ホスト装置はメモリーカードのリーダー/ライターであってもよく、基板はメモリーカードに設けられた回路基板であってもよい。
図9(A)、図9(B)に、本実施形態の記憶装置が設けられた回路基板の詳細な構成例を示す。図9(A)に示すように、回路基板220の表面(プリンターと接続される面)には、複数の端子を有する端子群が設けられる。この端子群は、グランド端子TG、電源端子TV、第1のセンサー駆動用端子TSN、リセット端子TR、クロック端子TK、データ端子TD、第2のセンサー駆動用端子TSPを含む。各端子は、例えば矩形状(略矩形状)に形成された金属端子により実現される。そして、各端子は、回路基板220に設けられた図示しない配線パターン層やスルホールを介して、記憶装置20またはセンサー210に接続される。
図10に、本実施形態の記憶装置が用いられるシステムの詳細な構成例を示す。図10に示すシステム(情報処理システム、印刷システム)は、プリンター10、インクカートリッジ200を含む。プリンター10は、主制御部300、サブ制御部310を含む。インクカートリッジ200は、本実施形態の記憶装置20、及びセンサー210を含む。なお、以下では、1つのインクカートリッジがプリンターに装着される場合を例に説明するが、本実施形態では、複数のインクカートリッジがプリンターに装着されてもよい。
上述のように、本実施形態の記憶装置は、電源端子またはグランド端子のフローティング状態を検出すると、強誘電体メモリーに対するアクセス制御を停止する。このとき、プリンターは、フローティング状態が検出されたことを直接には認識できないため、記憶装置との通信処理を通じて認識する必要がある。
図14には、記憶装置20に対してデータを書き込む場合の信号波形例を模式的に示す。図14のB1に示すように、SOFデータ、IDデータID、反転IDデータ/ID、ライトコマンドデータCM、反転ライトコマンドデータ/CMが記憶装置20に送信される。そして、B2に示すように、ライトデータとして、16ビットの原データの上位8ビットUD1、その反転データ/UD1、原データの下位8ビットLD1、その反転データ/LD1が送信される。また、UD1のミラーデータUd1、その反転ミラーデータ/Ud1、LD1のミラーデータLd1、その反転ミラーデータ/Ld1が記憶装置20に送信される。
図17に、フローティング検出回路の詳細な構成例を示す。図17に示す記憶装置20は、入力セルICEL、制御回路30、不揮発性メモリー60を含む。制御回路30は、フローティング検出回路130を含む。
図19〜図21(C)を用いて、強誘電体メモリーについて詳細に説明する。
34 マスク処理部、36 アクセス制御部、38 送受信部、40 ID比較部、
42 コマンド解釈部、44 アドレスカウンター、46 リード/ライト制御部、
48 カウンター制御部、50 複製データ生成部、52 反転データ生成部、
54 データ判定部、60 不揮発性の記憶部、100 保持部、
110 パワーオンリセット回路、120 電源監視回路、
130 フローティング検出回路、134 VSS検出回路、
135 VDD検出回路、200 液体容器、210 センサー、220 基板、
240 インク供給口、300 主制御部、310 サブ制御部、
TV 電源端子、TVH ホスト装置側の電源端子、TG グランド端子、
TGH ホスト装置側のグランド端子、VDD 電源電圧、VSS グランド電圧、
SCK システムクロック
Claims (8)
- 不揮発性の記憶部と、
前記不揮発性の記憶部を制御する制御部と、
を含み、
前記制御部は、
ホスト装置からの電源電圧が供給されるホスト側電源端子に接続される電源端子及び、前記ホスト装置からのグランド電圧が供給されるホスト側グランド端子に接続されるグランド端子の少なくとも一方のフローティング状態を検出する検出回路と、
前記不揮発性の記憶部の制御に用いられるシステムクロックのマスク処理を行うマスク処理部と、
前記不揮発性の記憶部に対する読み出し又は書き込みのアクセス制御を行うアクセス制御部と、
前記ホスト装置に対してデータ送信を行う送信部と、
を有し、
前記マスク処理部は、
前記検出回路により前記フローティング状態が検出された場合に、前記アクセス制御部に供給される前記システムクロックをマスクし、
前記検出回路により前記フローティング状態が検出されていない場合には、前記マスク処理部は、前記送信部及び前記アクセス制御部に供給される前記システムクロックをマスクせず、前記アクセス制御部は前記不揮発性の記憶部からデータを読み出し、前記送信部は前記データを前記ホスト装置に対して送信し、
前記検出回路により前記フローティング状態が検出された場合には、前記マスク処理部が前記システムクロックをマスクすることで、前記データが前記ホスト装置に対して送信されず、前記フローティング状態の検出が前記ホスト装置により通信エラーとして検出されることを特徴とする記憶装置。 - 不揮発性の記憶部と、
前記不揮発性の記憶部を制御する制御部と、
を含み、
前記制御部は、
ホスト装置からの電源電圧が供給されるホスト側電源端子に接続される電源端子及び、前記ホスト装置からのグランド電圧が供給されるホスト側グランド端子に接続されるグランド端子の少なくとも一方のフローティング状態を検出する検出回路と、
前記不揮発性の記憶部の制御に用いられるシステムクロックのマスク処理を行うマスク処理部と、
前記ホスト装置からの受信データが正常か否かを判定するデータ判定部と、
前記ホスト装置に対してデータ送信を行う送信部と、
を有し、
前記マスク処理部は、
前記検出回路により前記フローティング状態が検出された場合に、前記データ判定部に供給される前記システムクロックをマスクし、
前記検出回路により前記フローティング状態が検出されていない場合には、前記マスク処理部は前記システムクロックをマスクせず、前記データ判定部は前記ホスト装置からの受信データが正常か否かを判定し、前記送信部は前記データ判定部による判定結果の情報を前記ホスト装置に対して送信し、
前記検出回路により前記フローティング状態が検出された場合には、前記マスク処理部が前記システムクロックをマスクすることで、前記判定結果の情報が前記ホスト装置に対して送信されず、前記フローティング状態の検出が前記ホスト装置により通信エラーとして検出されることを特徴とする記憶装置。 - 請求項1又は2において、
前記検出回路は、
前記フローティング状態を検出したか否かを示す検出信号を出力し、
前記マスク処理部は、
前記検出信号の論理レベルを保持する保持部を有することを特徴とする記憶装置。 - 請求項3において、
前記保持部は、
前記制御部をリセットするリセット信号がアクティブとなった場合に、前記検出信号の論理レベルの保持状態をクリアすることを特徴とする記憶装置。 - 請求項1乃至4のいずれかにおいて、
前記不揮発性の記憶部は、
読み出し動作において、読み出したデータの再書き込みを必要とする不揮発性メモリーであることを特徴とする記憶装置。 - 請求項1乃至5のいずれかに記載の記憶装置を含むことを特徴とする基板。
- 請求項1乃至5のいずれかに記載の記憶装置を含むことを特徴とする液体容器。
- 請求項1乃至5のいずれかに記載の記憶装置と、
前記ホスト装置と、
を含むことを特徴とするシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009206832A JP5568928B2 (ja) | 2009-09-08 | 2009-09-08 | 記憶装置、基板、液体容器及びシステム |
US12/875,773 US8514654B2 (en) | 2009-09-08 | 2010-09-03 | Storage apparatus, substrate, liquid container, system, and control method of the storage apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009206832A JP5568928B2 (ja) | 2009-09-08 | 2009-09-08 | 記憶装置、基板、液体容器及びシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011059849A JP2011059849A (ja) | 2011-03-24 |
JP5568928B2 true JP5568928B2 (ja) | 2014-08-13 |
Family
ID=43647669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009206832A Active JP5568928B2 (ja) | 2009-09-08 | 2009-09-08 | 記憶装置、基板、液体容器及びシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8514654B2 (ja) |
JP (1) | JP5568928B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5981906B2 (ja) * | 2013-12-17 | 2016-08-31 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
JP6521643B2 (ja) * | 2014-01-24 | 2019-05-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9870462B2 (en) * | 2014-09-22 | 2018-01-16 | Intel Corporation | Prevention of cable-swap security attack on storage devices |
CN104361904B (zh) * | 2014-11-06 | 2017-02-22 | 广东省电子信息产业集团有限公司 | 非易失性存储器的销毁装置 |
GB2536053A (en) * | 2015-03-06 | 2016-09-07 | Melexis Technologies Nv | Static data bus address allocation |
WO2016174521A1 (en) * | 2015-04-30 | 2016-11-03 | Marvell Israel (M-I.S.L.) Ltd. | Multiple read and write port memory |
US11403173B2 (en) | 2015-04-30 | 2022-08-02 | Marvell Israel (M.I.S.L) Ltd. | Multiple read and write port memory |
FR3041466B1 (fr) * | 2015-09-21 | 2017-09-08 | Stmicroelectronics Rousset | Procede de controle du fonctionnement d'un dispositif de memoire de type eeprom, et dispositif correspondant |
JP2017097825A (ja) | 2015-11-16 | 2017-06-01 | 株式会社東芝 | ホスト機器および拡張デバイス |
JP6623901B2 (ja) * | 2015-11-26 | 2019-12-25 | 株式会社リコー | リブートシステムおよびリブート方法 |
WO2018190874A1 (en) | 2017-04-14 | 2018-10-18 | Hewlett-Packard Development Company, L.P. | Fluid actuator registers |
JP7027116B2 (ja) * | 2017-10-24 | 2022-03-01 | キヤノン株式会社 | 液体吐出装置 |
JP6467078B1 (ja) * | 2018-01-30 | 2019-02-06 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58131500A (ja) | 1982-01-30 | 1983-08-05 | Matsushita Electric Works Ltd | 配管用制御機器取り付けブロツク |
JP2996439B2 (ja) * | 1987-06-25 | 1999-12-27 | 富士通株式会社 | 不揮発性メモリ用のデータ保持制御装置 |
JP2504502B2 (ja) * | 1988-01-06 | 1996-06-05 | 株式会社東芝 | 集積回路カ―ド |
US4979171A (en) * | 1989-05-03 | 1990-12-18 | Rockwell International Corporation | Announcement and tone code generator for telephonic network and method |
JPH03142695A (ja) * | 1989-10-30 | 1991-06-18 | Dainippon Printing Co Ltd | Icカード |
JP3016490B2 (ja) | 1990-09-28 | 2000-03-06 | 富士写真フイルム株式会社 | Icメモリカード |
JPH0863566A (ja) * | 1994-08-19 | 1996-03-08 | Sharp Corp | メモリカード誤動作防止装置 |
JP3486057B2 (ja) * | 1996-06-21 | 2004-01-13 | 株式会社東芝 | 半導体集積回路及び接触式icカード |
US5831805A (en) * | 1997-02-13 | 1998-11-03 | Sony Corporation | Local power failure detection and clock disabling circuit |
US6084813A (en) * | 1998-06-04 | 2000-07-04 | Canon Kabushiki Kaisha | Apparatus and method for controlling memory backup using main power supply and backup power supply |
US6226556B1 (en) * | 1998-07-09 | 2001-05-01 | Motorola Inc. | Apparatus with failure recovery and method therefore |
JP4314702B2 (ja) * | 1998-11-26 | 2009-08-19 | セイコーエプソン株式会社 | 印刷装置、書込方法およびプリンタ |
JP2002259357A (ja) | 2001-03-02 | 2002-09-13 | Mitsubishi Electric Corp | マイクロコンピュータ |
JP4682485B2 (ja) | 2001-09-06 | 2011-05-11 | 株式会社デンソー | メモリ制御装置及びシリアルメモリ |
JP4144523B2 (ja) * | 2003-12-26 | 2008-09-03 | セイコーエプソン株式会社 | 不意の書き込みを抑制する記憶装置を備える消耗品容器 |
JP4066980B2 (ja) | 2004-06-22 | 2008-03-26 | セイコーエプソン株式会社 | 印刷記録材容器 |
JP4506975B2 (ja) * | 2005-10-05 | 2010-07-21 | セイコーエプソン株式会社 | キャパシタおよびその製造方法、強誘電体メモリ装置、アクチュエータ、並びに、液体噴射ヘッド |
JP2008224360A (ja) * | 2007-03-12 | 2008-09-25 | Seiko Epson Corp | 半導体装置 |
KR100881401B1 (ko) * | 2007-11-02 | 2009-02-02 | 주식회사 하이닉스반도체 | 클럭 동기화 회로 및 클럭 동기화 방법 |
JP2009151475A (ja) * | 2007-12-19 | 2009-07-09 | Seiko Epson Corp | 半導体装置およびそれを備えた印刷記録材収容体、並びに制御装置 |
JP2011081660A (ja) * | 2009-10-08 | 2011-04-21 | Seiko Epson Corp | 記憶装置、基板、液体容器、システム及び記憶装置の制御方法 |
JP2011081659A (ja) * | 2009-10-08 | 2011-04-21 | Seiko Epson Corp | 記憶装置、基板、液体容器、システム及び記憶装置の制御方法 |
JP5446707B2 (ja) * | 2009-10-14 | 2014-03-19 | セイコーエプソン株式会社 | 記憶装置、基板、液体容器及びシステム |
JP2012185724A (ja) * | 2011-03-07 | 2012-09-27 | Seiko Epson Corp | システム、ホスト装置及びエラー検出方法 |
-
2009
- 2009-09-08 JP JP2009206832A patent/JP5568928B2/ja active Active
-
2010
- 2010-09-03 US US12/875,773 patent/US8514654B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8514654B2 (en) | 2013-08-20 |
JP2011059849A (ja) | 2011-03-24 |
US20110058420A1 (en) | 2011-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5568928B2 (ja) | 記憶装置、基板、液体容器及びシステム | |
JP2011081659A (ja) | 記憶装置、基板、液体容器、システム及び記憶装置の制御方法 | |
US9496027B2 (en) | Static random access memory device including write assist circuit and writing method thereof | |
CN1329830C (zh) | 在非易失性存储器中存储数据的方法 | |
US9691485B1 (en) | Storage system and method for marginal write-abort detection using a memory parameter change | |
US20170277457A1 (en) | Sram-based authentication circuit | |
JP5621496B2 (ja) | 記憶装置、回路基板、液体容器及びシステム | |
US10319420B2 (en) | Sense amplifier with non-ideality cancellation | |
JP2011189730A (ja) | 記憶装置、基板、液体容器、ホスト装置及びシステム | |
US9575098B2 (en) | Electronic apparatus to detect power supply voltage levels to protect peripheral circuits | |
CN110827908B (zh) | 存储器单元及存储器系统 | |
JP2009163843A (ja) | 半導体記憶装置及びその製造方法 | |
US20070217274A1 (en) | Nonvolatile memory system and method for controlling nonvolatile memory | |
JP5446707B2 (ja) | 記憶装置、基板、液体容器及びシステム | |
JP2011081660A (ja) | 記憶装置、基板、液体容器、システム及び記憶装置の制御方法 | |
US8392769B2 (en) | Storage device, circuit board, liquid reservoir and system | |
JP2012185724A (ja) | システム、ホスト装置及びエラー検出方法 | |
JP2007206775A (ja) | メモリコントローラおよびフラッシュメモリシステム | |
US10055141B2 (en) | Storage device, liquid container, and host device | |
JP2012190229A (ja) | 記憶装置、基板、液体容器及び記憶装置の再記憶方法 | |
JP2004342170A (ja) | 強誘電体記憶装置および強誘電体記憶装置のデータ初期化方法 | |
JP2011170740A (ja) | 記憶装置、基板、液体容器、ホスト装置及びシステム | |
JP2007193533A (ja) | メモリシステム | |
JP2013186931A (ja) | 記憶装置、印刷材収容体及び印刷装置 | |
JP2000076394A (ja) | 半導体メモリシステムの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140527 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140609 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5568928 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |