JP2003100088A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】 【課題】 電源が立ち下がる時に、不十分な書込み状態
であったとしても、次に電源が立ち上がった時には十分
な書込み状態とすることができ、不揮発性メモリのメモ
リセル毎に記憶しているデータの信頼性を大幅に向上す
ることができる半導体集積回路を提供する。 【解決手段】 不揮発性メモリの電源が切れる直前の書
込み動作をデータ記憶回路ＤＭ１およびアドレス記憶回
路ＡＭ１に記憶しておき、次に電源が投入された際に
は、切れる直前の書込みをメモリアレーＭＡ１の同じア
ドレスに同じデータを用いて再書込みを実行することに
より、メモリアレーＭＡ１内の各メモリセルに対して完
全な書込み状態にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば強誘電体メ
モリやＥＥＰＲＯＭやフラッシュメモリ等の不揮発性メ
モリからなる半導体集積回路に関するものである。

【０００２】

【従来の技術】従来から、多くの電子機器には、半導体
集積回路として、強誘電体メモリやＥＥＰＲＯＭやフラ
ッシュメモリ等の不揮発性メモリからなる半導体集積回
路が広く利用されており、特に、近年では、不揮発性で
低消費電力および小型軽量という特徴を持つことから、
小型携帯機器等における画像や音声および文字などの情
報記録媒体として多く使用されるようになってきてい
る。

【０００３】このような半導体集積回路では、その内部
の不揮発性メモリには、外部から書込まれたデータを記
憶するための複数のアドレスに対応するメモリセルが形
成されており、通常図５に示すように、電源電圧ＶＤＤ
ラインとグランド（ＧＮＤ）ラインとの間にキャパシタ
を設け、この容量を調整することにより、内部の不揮発
性メモリへのデータ書込みを実行中に、回路への電力供
給用の電源がオフ（ＯＦＦ）状態になった場合に、電源
電圧ＶＤＤが電圧遮断の時点から所定の傾きを持って徐
々に下降するように構成されている。

【０００４】上記の下降特性には、その途中に動作下限
電圧点があり、その時点から所定の書込み動作時間が経
過した点に最終書込み電圧点がある。この動作下限電圧
から最終書込み電圧までの間の領域が記憶データ不安定
領域となり、この領域で記憶したデータは、場合によっ
ては、破壊される恐れがある。

【０００５】なお、ＶＤＤラインとＧＮＤラインとの間
に設けたキャパシタの容量を大きくするほど、下降特性
の傾斜はなだらかになり不安定領域が減少するが、キャ
パシタを形成する領域が必要になりダイサイズが大きく
なる。

【０００６】上記のように、不揮発性メモリのアクセス
中に、図５に示すような特性で電源が切れても、メモリ
の内容が破壊されないように保護する方法について、特
開２０００−４１９７２号公報に示されている。

【０００７】また、特開平１０−３３４６７１号公報に
も、図５に示すような特性で電源の供給が遮断された場
合でも、メモリに記憶されたデータが破壊されないよう
にする方法が示されている。

【０００８】

【発明が解決しようとする課題】しかしながら上記のよ
うな従来の半導体集積回路において、特開２０００−４
１９７２号公報に記載のものでは、電源が遮断された時
にデータをＲＡＭ上に一時記憶するようにしているが、
このためには、システムの電源が遮断された際にもＲＡ
Ｍが機能動作を継続する必要があり、その機能動作に対
するバックアップ用の電池等の別途電源手段がないと、
ＲＡＭ上に一時記憶したデータは保持されず、ＲＡＭが
機能動作を継続するためには、そのバックアップ用の電
池等の別途電源手段が必要となり、システムの部品点数
が増加して構成が複雑化するという問題点を有してい
た。

【０００９】また、特開平１０−３３４６７１号公報に
記載のものでは、メモリセルごとに強誘電体メモリを設
けてデータ破壊を阻止しているために、メモリの構成が
非常に大きくなり、したがってダイサイズが非常に大き
なものになってしまうという問題点を有していた。

【００１０】また、不揮発性メモリでは、バックアップ
電源無しでデータ保持を行えることを特徴としているの
で、電源電圧の与え方については制限をなくすことが一
番であり、このためにメモリ内部に電源電圧を監視する
機能を設けて、メモリが動作し始める電圧、そのメモリ
動作を停止する電圧等を決めて設定する回路を設け、こ
れにより規定電圧範囲外での書込み等の動作を制限して
いる。それらの設定電圧は、半導体集積回路の製造過程
におけるプロセス条件のばらつき等により変化するた
め、電源が低下しメモリ動作を停止する信号が出た時点
から書込みを完了するまでの間、電源電圧を正常な書込
み動作のために規定された範囲内に維持するのが難しく
なることで、最終の書込みが不十分な書込みとなり、デ
ータのリテンションの信頼性を確保するのが困難になる
という問題点を有していた。

【００１１】本発明は、上記従来の問題点を解決するも
ので、電源が立ち下がる時に、データ保持に関して保証
している信頼性、例えば「データ保持期間１０年」等に
対して、不十分な書込み状態であったとしても、次に電
源が立ち上がった時には十分な書込み状態とすることが
でき、不揮発性メモリのメモリセル毎に記憶しているデ
ータの信頼性を大幅に向上することができる半導体集積
回路を提供する。

【００１２】

【課題を解決するための手段】上記の課題を解決するた
めに本発明の半導体集積回路は、複数のアドレスに対応
するメモリセルに、外部から書込まれたデータを記憶す
る不揮発性メモリを有する半導体集積回路において、前
記書込み動作に対応して、その書込み対象となっている
前記不揮発性メモリのアドレスを記憶するアドレス記憶
手段と、前記書込み動作に対応して、前記書込み対象ア
ドレスへの書込み対象となっているデータを記憶するデ
ータ記憶手段と、電源がオフ状態からオン状態になった
時に、前記不揮発性メモリに対して、前記電源がオフ状
態になる直前の書込み動作時に前記アドレス記憶手段に
記憶した前記不揮発性メモリのアドレスに、前記電源が
オフ状態になる直前の書込み動作時に前記データ記憶手
段に記憶したデータを、書込むように制御する制御手段
とを備えた構成としたことを特徴とする。

【００１３】以上により、電源がオフ状態からオン状態
になって立ち上がった時には、電源がオフ状態となって
立ち下がる直前のアクセスにより不揮発性メモリとは別
に設けたアドレス記憶手段およびデータ記憶手段に記憶
したアドレスおよびデータを用い、不揮発性メモリに対
して、アドレス記憶手段に記憶したアドレスにデータ記
憶手段に記憶したデータを再書込みすることができる。

【００１４】

【発明の実施の形態】本発明の請求項１に記載の半導体
集積回路は、複数のアドレスに対応するメモリセルに、
外部から書込まれたデータを記憶する不揮発性メモリを
有する半導体集積回路において、前記書込み動作に対応
して、その書込み対象となっている前記不揮発性メモリ
のアドレスを記憶するアドレス記憶手段と、前記書込み
動作に対応して、前記書込み対象アドレスへの書込み対
象となっているデータを記憶するデータ記憶手段と、電
源がオフ状態からオン状態になった時に、前記不揮発性
メモリに対して、前記電源がオフ状態になる直前の書込
み動作時に前記アドレス記憶手段に記憶した前記不揮発
性メモリのアドレスに、前記電源がオフ状態になる直前
の書込み動作時に前記データ記憶手段に記憶したデータ
を、書込むように制御する制御手段とを備えた構成とす
る。

【００１５】この構成によると、電源がオフ状態からオ
ン状態になって立ち上がった時には、電源がオフ状態と
なって立ち下がる直前のアクセスにより不揮発性メモリ
とは別に設けたアドレス記憶手段およびデータ記憶手段
に記憶したアドレスおよびデータを用い、不揮発性メモ
リに対して、アドレス記憶手段に記憶したアドレスにデ
ータ記憶手段に記憶したデータを再書込みする。

【００１６】請求項２に記載の半導体集積回路は、請求
項１に記載の半導体集積回路において、電源電圧の状態
を監視する電源監視手段を備え、制御手段を、前記電源
監視手段からの電源電圧に関する監視情報に基づいて、
電源がオフ状態からオン状態になった時の不揮発性メモ
リに対する書込み制御を自動的に実行するよう構成す
る。

【００１７】この構成によると、不揮発性メモリとし
て、例えばＲＦＩＤタグや非接触スマートカードのよう
に、電波を通じて電源を供給する不揮発性メモリを用い
た場合に、通信の状態により電源電圧が刻々と変化し
て、いったん電源電圧が低下し、再度上昇するような場
合でも、そのような電源電圧の状態を常に監視してお
き、その監視情報に基づいて、電源電圧の変化に自動的
に追随して、電源が立ち上がった時には、電源が立ち下
がる直前のアクセスにより不揮発性メモリとは別に設け
たアドレス記憶手段およびデータ記憶手段に記憶したア
ドレスおよびデータを用い、不揮発性メモリに対して、
アドレス記憶手段に記憶したアドレスにデータ記憶手段
に記憶したデータを、自動的に再書込みする。

【００１８】ここで、本発明の実施の形態を説明するに
あたり、本発明の検討過程について、その概要を説明す
る。半導体集積回路内の不揮発性メモリへのデータの書
込み動作は、ＥＥＰＲＯＭやフラッシュメモリでは、メ
モリセルのノード間に電位差を与えてフローテイングゲ
ートにホットエレクトロン又はＦＮ電流を注入すること
により、メモリセルを構成するトランジスタのスレッシ
ュホールド電圧を変化させることにより行われる。この
際の書込みの完全さはノード間の電圧差と印加時間とで
決定するため、書込み時の電位差が小さかったり印加時
間が短かかったりした場合には、保証している信頼性、
例えば「データ保持期間１０年」等を満足することがで
きなくなる。

【００１９】同様に、強誘電体メモリでも、強誘電体キ
ャパシタのノード間の電位差と印加時間で書込みの完全
さが決定し、同様にノード間の電位差が小さい場合に
は、保証している信頼性、例えば「データ保持期間１０
年」等を満足することができなくなる。

【００２０】また、不揮発性メモリではバックアップ電
源無しでデータ保持を行うことを特徴としているので、
電源電圧の与え方については制限をなくすことが一番で
あり、このためにメモリ内部に電源電圧を監視する機能
を設けて、メモリが動作し始める電圧、そのメモリ動作
を停止する電圧等を決めて設定する回路を設け、これに
より規定電圧範囲外での書込み等の動作を制限してい
る。それらの設定電圧は、半導体集積回路の製造過程に
おけるプロセス条件のばらつき等により変化するため、
電源が低下しメモリ動作を停止する信号が出た時点から
書込みを完了するまでの間、規定の電源電圧内を確保す
るのが難しくなることで、最終の書込みが不十分な書込
みとなり、データのリテンションの信頼性を確保するの
が困難になる。

【００２１】本発明では、この不確実な電源電圧が低下
する直前の書込み動作に対応させて、その際のデータに
より、次に規定以上の電源電圧が印加された際に、再書
込みを行なうようにしている。

【００２２】以下、本発明の一実施の形態を示す半導体
集積回路について、図面を参照しながら具体的に説明す
る。 （実施の形態１）図１は本実施の形態の半導体集積回路
の構成を示すブロック図である。図２は同実施の形態の
半導体集積回路における動作を示すタイミングチャート
である。

【００２３】通常動作中におけるリード動作時には、制
御回路ＣＣ１により、アドレス記憶回路ＡＭ１にアドレ
ス／データ記憶回路制御信号（１）ＭＳ１としてＬｏｗ
を入力すると同時に、データ記憶回路ＤＭ１にアドレス
／データ記憶回路制御信号（２）ＭＳ２としてＬｏｗを
入力することにより、アドレス記憶回路ＡＭ１およびデ
ータ記憶回路ＤＭ１の動作を停止して、メモリアレーＭ
Ａ１に対して、アドレス制御信号ＡＳ１で制御されたア
ドレス回路ＡＣ１およびデータ制御信号ＤＳ１で制御さ
れたデータ回路ＤＣ１を通じて、外部への通常のリード
動作が行えるようにする。

【００２４】また、ライト動作時には、制御回路ＣＣ１
により、アドレス記憶回路ＡＭ１にアドレス／データ記
憶回路制御信号（１）ＭＳ１としてＬｏｗを入力すると
同時に、データ記憶回路ＤＭ１にアドレス／データ記憶
回路制御信号（２）ＭＳ２としてＨｉｇｈを入力するこ
とにより、アドレス記憶回路ＡＭ１およびデータ記憶回
路ＤＭ１の動作を稼動して、メモリアレーＭＡ１に対し
て、アドレス制御信号ＡＳ１で制御されたアドレス回路
ＡＣ１およびデータ制御信号ＤＳ１で制御されたデータ
回路ＤＣ１を通じて、外部からの通常のライト動作が行
えるようにするとともに、そのライト動作におけるメモ
リアレーＭＡ１と同一アドレスのアドレス記憶回路ＡＭ
１への書込み動作、およびメモリアレーＭＡ１と同一の
データのデータ記憶回路ＤＭ１への書込み動作をも同時
に行い、これらの書込み動作により、アドレス記憶回路
ＡＭ１内のアドレスおよびデータ記憶回路ＤＭ１内のデ
ータを常時書き換えながら記憶する。

【００２５】なお、上記のアドレス記憶回路ＡＭ１およ
びデータ記憶回路ＤＭ１としては、メモリアレーＭＡ１
に比較して書込み動作の安定性を高めるために、２トラ
ンジスタによる相補型の不揮発性メモリセルを採用して
いる。

【００２６】上記の通常動作中に電源が切断され、図２
（ｂ）に示すように、電源電圧ＰＷ１がＯＦＦとなった
ときには、上述のライト動作時と同様に、制御回路ＣＣ
１により、アドレス記憶回路ＡＭ１にアドレス／データ
記憶回路制御信号（１）ＭＳ１としてＬｏｗを入力する
と同時に、データ記憶回路ＤＭ１にアドレス／データ記
憶回路制御信号（２）ＭＳ２としてＨｉｇｈを入力する
ことにより、ライト動作におけるメモリアレーＭＡ１と
同一アドレスおよび同一データのアドレス記憶回路ＡＭ
１およびデータ記憶回路ＤＭ１への書込みにより、それ
らの最後のアドレスおよびデータがアドレス記憶回路Ａ
Ｍ１およびデータ記憶回路ＤＭ１に記憶される。

【００２７】この際には、電源電圧ＰＷ１が低下してき
ており、メモリアレーＭＡ１の各メモリセルへの最終の
ライトデータは不十分な書込みしかされていない場合が
あり、このように不十分な書込み状態のメモリセルは、
信頼性、特にデータ保持特性を十分に満足することはで
きなくなり、例えば１０年間のデータ保持のスペック
（「データ保持期間１０年」）に対して、データ保持が
１年程度に減少する場合も考えられる。

【００２８】次に、電源が再投入され、図２（ａ）に示
すように、電源電圧ＰＷ１がＯＮとなったときには、制
御回路ＣＣ１により、アドレス記憶回路ＡＭ１にアドレ
ス／データ記憶回路制御信号（１）ＭＳ１としてＨｉｇ
ｈを入力すると同時に、データ記憶回路ＤＭ１にアドレ
ス／データ記憶回路制御信号（２）ＭＳ２としてＨｉｇ
ｈを入力することにより、アドレス記憶回路ＡＭ１およ
びデータ記憶回路ＤＭ１からメモリアレーＭＡ１に対し
て、アドレス記憶回路ＡＭ１に記憶しているアドレス
に、データ記憶回路ＤＭ１に記憶しているデータを、セ
ンスアンプＳＡ１を通じて書込み（この場合は、再書込
み）を行う。

【００２９】この期間では、上述の通常のリード／ライ
ト動作は禁止している。しかし同じアドレスに対する書
込み動作である場合は、禁止を解除できる仕様にするこ
とも可能である。

【００３０】以上により、電源が切れる前に不十分な書
込みで終了していたメモリアレー内の各メモリセルに、
十分な書込みを行なうことができ、メモリセルに書込ま
れているデータの信頼性を向上することができる。

【００３１】以上のように、アドレス記憶回路ＡＭ１お
よびデータ記憶回路ＤＭ１内に、アドレスおよびデータ
を記憶する領域を、その書込み、消去動作をメモリアレ
ーＭＡ１と比較して非常に早く行うために、メモリアレ
ーＭＡ１とは別個に設けているが、このために、書込
み、消去動作中に電源が切れた場合には、メモリアレー
ＭＡ１のメモリセルへの書込み、消去が不十分になるお
それがある。

【００３２】そこで、不揮発性メモリの特にＥＥＰＲＯ
Ｍにおいては、その書込み動作あるいは消去動作に応じ
てメモリセルトランジスタのＶＴをある一定以上高くす
る場合あるいは低くする場合によって、“１”あるいは
“０”データの記憶を行っており、例えば消去動作で
は、ある一定以上の値ＶＴＡ以上にメモリセルのトラン
ジスタのＶＴを高くし、また書込み動作では、ＶＴＢ以
下の値にＶＴを下げる。これらの動作は、メモリセルの
ゲート、ドレイン・ソース、基板に電位を与えることに
より行う。またメモリセルトランジスタのＶＴ値をある
一定以上あるいは以下にするのに要する時間は、与える
電位により決定する。

【００３３】しかし電位を高くした場合には、メモリセ
ルトランジスタへのストレスが大きくなる。このため
に、例えば１０年間データ保持および５０万回書換えを
保証する必要のあるメモリアレーＭＡ１に対しては、こ
の保証を満足する必要があるため、書込みあるいは消去
時の電位は、ある一定以上高くすることができない。

【００３４】これに対し、アドレス記憶回路ＡＭ１およ
びデータ記憶回路ＤＭ１では、データを保持する期間は
電源が切れてから次に電源投入されるまでの間だけで良
く、また書込みおよび消去も、電源のＯＮ／ＯＦＦ時に
しか発生しないため、少ない回数（１日１０回＊１０年
＝３６５００回）でＯＫである。このために、書込みあ
るいは消去時の電圧を高くすることができ、書換えおよ
び消去時間を大幅に短縮することができる。

【００３５】この非常に短い期間で書換えおよび消去が
可能なアドレス記憶回路ＡＭ１およびデータ記憶回路Ｄ
Ｍ１に記憶したアドレスおよびデータを、次に電源が投
入された際に、電源が切れる際に不十分な書込みあるい
は消去動作が行われたメモリアレーＭＡ１のメモリセル
に対して、再度書込むようにする。

【００３６】以上の動作終了後、制御回路ＣＣ１によ
り、アドレス記憶回路ＡＭ１にアドレス／データ記憶回
路制御信号（１）ＭＳ１としてＬｏｗを入力すると同時
に、データ記憶回路ＤＭ１にアドレス／データ記憶回路
制御信号（２）ＭＳ２としてＬｏｗを入力することによ
り、メモリアレーＭＡ１に対して上述のような通常のリ
ード動作が行えるようにし、アドレス記憶回路ＡＭ１に
アドレス／データ記憶回路制御信号（１）ＭＳ１として
Ｌｏｗを入力すると同時に、データ記憶回路ＤＭ１にア
ドレス／データ記憶回路制御信号（２）ＭＳ２としてＨ
ｉｇｈを入力することにより、メモリアレーＭＡ１に対
して上述のような通常のライト動作が行えるようにする
とともに、上述のようなアドレス記憶回路ＡＭ１および
データ記憶回路ＤＭ１への書込み動作をも同時に行な
う。

【００３７】なお、電源を投入した場合には必ず上記再
書込みを行なうが、電源が切れる際のデータの書込みが
システム的に保証されているような場合には、電源再投
入の際の再書込みをスキップするような設定とすること
も可能である。

【００３８】以上の動作により、不揮発メモリを使用す
る際に、電源電圧の投入／遮断のスペックの制限を非常
に少なくできるために、使用するシステムの構成を非常
に単純にすることができる。 （実施の形態２）次に、本実施の形態の半導体集積回路
における不揮発性メモリとして、例えばＲＦＩＤタグや
非接触スマートカードのように、電波を通じて電源を供
給する不揮発性メモリについて説明する。

【００３９】図４は本実施の形態としてＲＦＩＤタグや
非接触スマートカードにおける電源電圧の時間的変化に
対する電源監視回路の動作を示すタイミングチャートで
ある。

【００４０】本実施の形態の半導体集積回路としてＲＦ
ＩＤタグやスマートカードの場合には、それらに対して
データの送受信および電力供給を行うリーダ・ライタ
（図示せず）との間の距離および障害物等の変化によ
り、例えば図４に示すように、それらの内部に形成され
た不揮発性メモリに対する電源電圧ＰＷ１が変化する。
このように、ＲＦＩＤタグやスマートカードが移動して
いる間には刻々と内部の電源電圧ＰＷ１が変化してお
り、この電圧変動への対応のために不揮発性メモリのリ
ード・ライト動作を制限する必要が生じる。

【００４１】そこで、上記のように、動作中のＲＦＩＤ
タグやスマートカードとしては、その電源電圧ＰＷ１
が、リーダ／ライタとの位置関係により絶えず変動する
ことにより、規定の電源電圧より低下し、その後に再度
電源電圧ＰＷ１が上昇して規定の電圧以上になり、動作
を開始するような場合に、上記の再書込み動作を、電源
電圧ＰＷ１を常に監視しておき自動的に行なうようにす
ることが、非常に有用である。

【００４２】ＲＦＩＤタグやスマートカードなどの半導
体集積回路における上記のような動作として、図１に示
す電源監視回路ＰＭ１による動作を例に挙げて、図３も
参照しながら、以下に説明する。

【００４３】まず、電源監視回路ＰＭ１の基本動作を説
明する。図３は本実施の形態の半導体集積回路における
電源監視回路ＰＭ１の基本動作を示すタイミングチャー
トである。図３に示すように、半導体集積回路は、電源
がＣ点で投入されＯＮすると、電源電圧ＰＷ１が所定の
傾斜で上昇すると同時に、電源監視回路ＰＭ１により電
源の電圧監視を開始し、電圧上昇途中のＤ点で、電源監
視回路ＰＭ１により動作上限電圧ＵＬ１を検知する。こ
の動作上限電圧ＵＬ１は半導体集積回路のプロセス／温
度等によるバラツキＵＢ１を有し、その上側が不揮発性
メモリにおけるメモリセルへの書き込み状態が不安定な
不安定領域ＵＳ１となっている。

【００４４】半導体集積回路は、電源電圧ＰＷ１がさら
に上昇しＥ点で通常動作電圧ＴＤ１に達した後に、通常
動作を開始し、次に電源が切断されＯＦＦするＦ点ま
で、通常動作を継続する。

【００４５】このＦ点で電源電圧ＰＷ１が所定の傾斜で
下降し始めると、半導体集積回路は、電圧下降途中のＧ
点で、電源監視回路ＰＭ１により動作下限電圧ＬＬ１を
検知する。この動作下限電圧ＬＬ１は半導体集積回路の
プロセス／温度等によるバラツキＬＢ１を有し、その下
側が不揮発性メモリにおけるメモリセルへの書き込み状
態が不安定な不安定領域ＵＳ２となっている。

【００４６】なお、ＤＷ１はＤ点からＧ点までの動作電
圧範囲であり、ＢＷ１は電圧上昇途中のプロセス／温度
等によるバラツキＵＢ１および電圧下降途中のプロセス
／温度等によるバラツキＬＢ１を含めた場合の動作電圧
範囲である。

【００４７】このような電源監視回路ＰＭ１において、
図４に示すように、Ａ点で、電源電圧ＰＷ１が動作可能
電圧として規定された範囲内を外れて動作下限電圧とな
ったことを検知した場合には、不揮発性メモリへのリー
ド・ライト動作の禁止期間を示すＳＴＯＰ信号ＳＴ１
を、制御回路ＣＣ１に対して出力し、このＳＴＯＰ信号
ＳＴ１に基づいて、制御回路ＣＣ１により、そのとき実
行中の不揮発性メモリへの書込み動作を完了した後に、
不揮発性メモリに対するリード・ライト動作を禁止す
る。

【００４８】次に、再度、電源電圧ＰＷ１が上昇して、
電源監視回路ＰＭ１により、Ｂ点で、電源電圧ＰＷ１が
動作可能電圧として規定された範囲内に入ったことを検
知した場合には、制御回路ＣＣ１により、再書込み期間
として、実施の形態１で説明した再書込みの場合と同様
に、アドレス記憶回路ＡＭ１にアドレス／データ記憶回
路制御信号（１）ＭＳ１としてＨｉｇｈを入力すると同
時に、データ記憶回路ＤＭ１にアドレス／データ記憶回
路制御信号（２）ＭＳ２としてＨｉｇｈを入力すること
により、再書込み動作が自動的に開始される。この書き
込み動作の終了後は、制御回路ＣＣ１からの各制御信号
ＡＳ１、ＤＳ１、ＭＳ１、ＭＳ２に従って、上述の通常
のリード／ライト動作を継続する。

【００４９】

【発明の効果】以上のように本発明によれば、電源がオ
フ状態からオン状態になって立ち上がった時には、電源
がオフ状態となって立ち下がる直前のアクセスにより不
揮発性メモリとは別に設けたアドレス記憶手段およびデ
ータ記憶手段に記憶したアドレスおよびデータを用い、
不揮発性メモリに対して、アドレス記憶手段に記憶した
アドレスにデータ記憶手段に記憶したデータを再書込み
することができる。

【００５０】また、不揮発性メモリとして、例えばＲＦ
ＩＤタグや非接触スマートカードのように、電波を通じ
て電源を供給する不揮発性メモリを用いた場合に、通信
の状態により電源電圧が刻々と変化して、いったん電源
電圧が低下し、再度上昇するような場合でも、そのよう
な電源電圧の状態を常に監視しておき、その監視情報に
基づいて、電源電圧の変化に自動的に追随して、電源が
立ち上がった時には、電源が立ち下がる直前のアクセス
により不揮発性メモリとは別に設けたアドレス記憶手段
およびデータ記憶手段に記憶したアドレスおよびデータ
を用い、不揮発性メモリに対して、アドレス記憶手段に
記憶したアドレスにデータ記憶手段に記憶したデータ
を、自動的に再書込みすることができる。

【００５１】以上のため、電源が立ち下がる時に、デー
タ保持に関して保証している信頼性、例えば「データ保
持期間１０年」等に対して、不十分な書込み状態であっ
たとしても、次に電源が立ち上がった時には十分な書込
み状態とすることができ、不揮発性メモリのメモリセル
毎に記憶しているデータの信頼性を大幅に向上すること
ができる。

【００５２】以上の結果、電源電圧の与え方については
まったく気にしないで使用できるようになるために、不
揮発性メモリの利便性も高まると共に、使用するシステ
ムは不揮発メモリの電源の投入／遮断に対応する必要が
ないために、回路構成をシンプルな状態に簡略化するこ
とができる。

【図面の簡単な説明】

【図１】本発明の実施の形態の半導体集積回路の構成を
示すブロック図

【図２】同実施の形態の半導体集積回路における動作を
示すタイミングチャート

【図３】同実施の形態における電源監視回路の基本動作
を示すタイミングチャート

【図４】同実施の形態としてＲＦＩＤタグや非接触スマ
ートカードにおける電源電圧の時間的変化に対する電源
監視回路の動作を示すタイミングチャート

【図５】従来の半導体集積回路における電源ＯＦＦ時の
時間的電圧変化を示す特性図

【符号の説明】

ＡＣ１ アドレス回路 ＡＭ１ アドレス記憶回路 ＡＳ１ アドレス制御信号 ＣＣ１ 制御回路 ＤＣ１ データ回路 ＤＭ１ データ記憶回路 ＤＳ１ データ制御信号 ＭＡ１ メモリアレー ＭＳ１ アドレス／データ記憶回路制御信号（１） ＭＳ２ アドレス／データ記憶回路制御信号（２） ＰＭ１ 電源監視回路 ＰＷ１ 電源電圧 ＳＡ１ センスアンプ ＳＴ１ ＳＴＯＰ信号

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数のアドレスに対応するメモリセル
   に、外部から書込まれたデータを記憶する不揮発性メモ
   リを有する半導体集積回路において、前記書込み動作に
   対応して、その書込み対象となっている前記不揮発性メ
   モリのアドレスを記憶するアドレス記憶手段と、前記書
   込み動作に対応して、前記書込み対象アドレスへの書込
   み対象となっているデータを記憶するデータ記憶手段
   と、電源がオフ状態からオン状態になった時に、前記不
   揮発性メモリに対して、前記電源がオフ状態になる直前
   の書込み動作時に前記アドレス記憶手段に記憶した前記
   不揮発性メモリのアドレスに、前記電源がオフ状態にな
   る直前の書込み動作時に前記データ記憶手段に記憶した
   データを、書込むように制御する制御手段とを備えた半
   導体集積回路。
2. 【請求項２】 電源電圧の状態を監視する電源監視手段
   を備え、制御手段を、前記電源監視手段からの電源電圧
   に関する監視情報に基づいて、電源がオフ状態からオン
   状態になった時の不揮発性メモリに対する書込み制御を
   自動的に実行するよう構成した請求項１に記載の半導体
   集積回路。