JP2005243206A - 電波方式認識メモリの電流源制御方法 - Google Patents

Abstract

【課題】 電波方式認識メモリの電流源制御方法の提供。
【解決手段】 ＲＦＩＤタグは、アンテナ、該アンテナと結合されたＲＦインタフェース、及び非揮発性メモリを具え、該非揮発性メモリは複数のメモリセルを具え、該メモリセルの少なくとも一つがフローティングゲート、コントロールゲート、及びこの両者間に設置された誘電質を具えている。該非揮発性メモリは該少なくとも一つのメモリセルを修正可能な被制御電流源を具えている。このほか、該非揮発性メモリは電圧供給線調整器を具え、それは検出した操作電流に基づき電圧供給を制限し、該操作電流は該非揮発性メモリ内の被制御電流源において発生する。
【選択図】 図１

Description

本発明はＲＦＩＤ（電波方式認識）タグの設計と使用に係り、例えば、ＲＦＩＤタグ内の非揮発性メモリをプログラムでき消去するのに役立つＲＦＩＤチップの設計に関する。

伝統的なＲＦＩＤタグは非揮発性メモリ、例えばＥＥＰＲＯＭを具えている。ＲＦＩＤメモリのプログラミングには電圧の設定が必要で、ＥＥＰＲＯＭメモリセルのプログラミングには高電圧が必要であり、この電圧を適当に設定することは非常に複雑となりうる。このほか、プログラミング過程で、ＥＥＰＲＯＭメモリセルの捕獲する電荷は電圧に伴い指数性の改変を呈する。メモリセルのプログラミングを達成するためには、十分な電圧が必要であるが、高過ぎる電圧は回路の損壊を形成しうる。

ＥＥＰＲＯＭメモリセルのプログラミングの典型的な方式はエラー法である。プログラミングのプロセス中、先ず低電圧を印加し、回路が損壊しないようにすると共にメモリが過度に高い電圧を受けないようにする。これは信頼度の問題を形成しうる。もし後でメモリの読み取り操作中にプログラミングが成功したことが分かれば更なるプログラミングは不要である。しかし非常に多くの状況で、このようなプログラミングは未完成であることが実証され、このためもう少し高い電圧を印加する第２のプロセスが必要となり、且つこのような操作を重複することでメモリを適当にプログラミングする。このような技術は数回のプロセスとそれにかかる時間を必要とする。

このほかＲＦＩＤタグは本質上モジュール化可能であり、モジュール化タグの設計及び可能な製造工程の詳細な内容については、特許文献１及び２を参照されたい。

米国特許出願第１０／６９２，４９７号明細書 米国特許出願第１０／３９６，９３２号明細書

本発明はＲＦＩＤタグのシステムと技術に係り、ＲＦＩＤメモリの電流源制御方法を提供する。本発明によると、ＲＦＩＤタグは、アンテナ、該アンテナと結合されたＲＦインタフェース、及び非揮発性メモリを具え、該非揮発性メモリは複数のメモリセルを具え、該メモリセルの少なくとも一つがフローティングゲート、コントロールゲート、及びこの両者間に設置された誘電質を具えている。該非揮発性メモリは該少なくとも一つのメモリセルを修正可能な被制御電流源を具えている。このほか、該非揮発性メモリは電圧供給線調整器を具え、それは検出した操作電流に基づき電圧供給を制限し、該操作電流は該非揮発性メモリ内の被制御電流源において発生する。

また本発明はＲＦＩＤタグのシステムを提供し、それはＲＦＩＤタグ伝送器、基板、及びプログラムプロセッサを具え、該基板は複数のＲＦＩＤタグを具え、各ＲＦＩＤタグは非揮発性メモリを具え、該非揮発性メモリは非揮発性メモリ内のメモリセルを修正できる被制御電流源を具えている。該基板は巻筒形式の基板とされ、且つＲＦＩＤタグ伝送器は少なくとも二つの巻筒を具えている。このほか、該プログラムプロセッサは該ＲＦＩＤタグの読み取り、該ＲＦＩＤタグの消去、及び該ＲＦＩＤタグのプログラミングのために設置される。

請求項１の発明は、電波方式認識タグにおいて、
アンテナと、
該アンテナと結合されたＲＦインタフェースと、
非揮発性メモリとを具え、
該非揮発性メモリは複数のメモリセルを具え、該複数のメモリセルの少なくとも一つがフローティングゲート、コントロールゲート、及び該フローティングゲートとコントロールゲートの間に設置された誘電質を具え、且つ該非揮発性メモリが該少なくとも一つのメモリセルを修正できる被制御電流源を更に具えたことを特徴とする、電波方式認識タグとしている。
請求項２の発明は、請求項１記載の電波方式認識タグにおいて、被制御電流源が電流ミラーを具え、それは非揮発性メモリの複数のビット線内の電流を調整できることを特徴とする、電波方式認識タグとしている。
請求項３の発明は、請求項１記載の電波方式認識タグにおいて、被制御電流源が非揮発性メモリのビット線と結合された複数のトランジスタと、余分の一つのトランジスタを具え、この余分のトランジスタは被強制電流を具え、並びに飽和状態とされ、この余分のトランジスタはゲートを具え、それは複数のトランジスタのゲートと結合されたことを特徴とする、電波方式認識タグとしている。
請求項４の発明は、請求項１記載の電波方式認識タグにおいて、非揮発性メモリは電圧供給線調整器を具え、それはセンスした操作電流に基づき電圧供給を制限し、該操作電流は該非揮発性メモリ内の被制御電流源において発生することを特徴とする、電波方式認識タグとしている。
請求項５の発明は、請求項４記載の電波方式認識タグにおいて、電圧供給線調整器は、サブメモリセル、非揮発性メモリの一つの電圧供給線と結合されたトランジスタ、第２線を通してサブメモリセルと結合された電流ミラーを具え、該トランジスタは該第２線と結合するゲートを具えたことを特徴とする、電波方式認識タグとしている。
請求項６の発明は、請求項５記載の電波方式認識タグにおいて、第２線はビット線を具え、それは非揮発性メモリの前記サブメモリセルを具えた複数のサブメモリセルに接続されたことを特徴とする、電波方式認識タグとしている。
請求項７の発明は、請求項６記載の電波方式認識タグにおいて、非揮発性メモリは複数のトランジスタを具え、それは非揮発性メモリのデータビット線と電流ミラーとに結合されたことを特徴とする、電波方式認識タグとしている。
請求項８の発明は、請求項６記載の電波方式認識タグにおいて、非揮発性メモリの複数のビット線を流れる電流は３６個の等級に制御されることを特徴とする、電波方式認識タグとしている。
請求項９の発明は、請求項１記載の電波方式認識タグにおいて、被制御電流源が少なくとも一つのメモリセルのプログラミング時に該少なくとも一つのメモリセルを流れる電流を制御することを特徴とする、電波方式認識タグとしている。
請求項１０の発明は、請求項１記載の電波方式認識タグにおいて、アンテナは近接場結合素子を具え、それは高周波帯域で操作されることを特徴とする、電波方式認識タグとしている。
請求項１１の発明は、請求項１記載の電波方式認識タグにおいて、ＲＦインタフェースはＣＭＯＳ集積回路のアナログ部分を具え、該非揮発性メモリは該ＣＭＯＳ集積回路のデジタル部分を具えたことを特徴とする、電波方式認識タグとしている。
請求項１２の発明は、請求項１記載の電波方式認識タグにおいて、誘電質は酸化層を具えたことを特徴とする、電波方式認識タグとしている。
請求項１３の発明は、請求項１記載の電波方式認識タグにおいて、非揮発性メモリがＥＥＰＲＯＭとされたことを特徴とする、電波方式認識タグとしている。
請求項１４の発明は、電波方式認識タグ伝送器と、基板と、プログラムプロセッサを具え、
該基板は電波方式認識タグを具え、各電波方式認識タグは非揮発性メモリを具え、該非揮発性メモリは被制御電流源を具え、該被制御電流源が該非揮発性メモリ内のメモリセルを修正できることを特徴とする、電波方式認識タグの非揮発性メモリのメモリセル修正のシステムとしている。
請求項１５の発明は、請求項１４記載の電波方式認識タグの非揮発性メモリのメモリセル修正のシステムにおいて、非揮発性メモリが更に電圧供給線調整器を具え、該電圧供給線調整器はセンスした操作電流に基づき電圧供給を制限し、該操作電流はプログラムプロセッサがメモリセル内の数値を修正、保存する時に非揮発性メモリ内の被制御電流源において発生することを特徴とする、電波方式認識タグの非揮発性メモリのメモリセル修正のシステムとしている。
請求項１６の発明は、請求項１５記載の電波方式認識タグの非揮発性メモリのメモリセル修正のシステムにおいて、電圧供給線調整器が、サブメモリセルと、非揮発性メモリの電圧供給線に結合されたトランジスタと、第２線を通して該サブメモリセルと結合する電流ミラーと、を具え、該トランジスタは第２線と結合されたゲートを具えたことを特徴とする、電波方式認識タグの非揮発性メモリのメモリセル修正のシステムとしている。
請求項１７の発明は、請求項１４記載の電波方式認識タグの非揮発性メモリのメモリセル修正のシステムにおいて、基板は巻筒形式の基板とされ、且つ電波方式認識タグ伝送器は少なくとも二つの巻筒を具えたことを特徴とする、電波方式認識タグの非揮発性メモリのメモリセル修正のシステムとしている。
請求項１８の発明は、請求項１４記載の電波方式認識タグの非揮発性メモリのメモリセル修正のシステムにおいて、電波方式認識タグがモジュール化された電波方式認識タグとされたことを特徴とする、電波方式認識タグの非揮発性メモリのメモリセル修正のシステムとしている。
請求項１９の発明は、請求項１４記載の電波方式認識タグの非揮発性メモリのメモリセル修正のシステムにおいて、プログラムプロセッサが電波方式認識タグの読み取り、電波方式認識タグの消去、及び電波方式認識タグのプログラミングを行なうことを特徴とする、電波方式認識タグの非揮発性メモリのメモリセル修正のシステムとしている。
請求項２０の発明は、非揮発性メモリのビット線内に電流を所定時間続けて印加することにより電波方式認識タグの非揮発性メモリ内のメモリセルを修正する方法としている。
請求項２１の発明は、請求項２０に記載の電波方式認識タグの非揮発性メモリ内のメモリセルを修正する方法において、メモリセルの修正がメモリセルのプログラミングを含むことを特徴とする、電波方式認識タグの非揮発性メモリ内のメモリセルを修正する方法としている。
請求項２２の発明は、アンテナと、
該アンテナと結合されたＲＦインタフェースと、
非揮発性メモリとを具え、
該非揮発性メモリは該非揮発性メモリ内のビット線内に電流を所定時間続けて印加することにより該非揮発性メモリ内のメモリセルを修正する機構を具えたことを特徴とする、非揮発性メモリ内のメモリセルを修正する装置としている。
請求項２３の発明は、請求項２２に記載の非揮発性メモリ内のメモリセルを修正する装置において、非揮発性メモリがサブビット線内の電流をセンスし並びに該センス電流に基づき該メモリセルに供給される電圧を制限する機構を具えたことを特徴とする、非揮発性メモリ内のメモリセルを修正する装置としている。

本発明のシステムと技術により、ＲＦＩＤタグの非揮発性メモリ内のメモリセルは非揮発性メモリのビット線内に所定の時間電流を続けて印加することで修正され（プログラミング或いは消去）。このシステムと技術はプログラミング時間を短縮し並びに正確にチップ上の電圧を制御でき、回路に対する損壊を防止できる。

図１はＲＦＩＤメモリ内の電流源制御用のＲＦＩＤタグ１００を示す。ＲＦＩＤタグ１００はアンテナ１１０、ＲＦインタフェース１２０、及び非揮発性メモリ１４０を具えている。該ＲＦＩＤタグ１００は制御ロジック１３０を具えうる。

ＲＦＩＤタグ１００は低周波或いは高周波タグとされ得て、且つ一般的には、このシステムと技術はＲＦＩＤ（電波方式認識）の全ての範囲（例えば、現在ある１２５ＫＨｚ、１３．５６ＭＨｚ、９００ＭＨｚ、及び２．４５ＧＨｚのタグ）に応用可能である。例えば、アンテナ１１０は近接場結合手段とされえて、それは高周波帯域において操作可能である。ＲＦＩＤタグ１００はパッシブ或いはアクティブＲＦＩＤ素子とされうる。該ＲＦＩＤタグ１００はタグから読み取り線を囲むエネルギーまでのインダクティブカプリングよりその電源を獲得する。

該ＲＦインタフェース１２０、制御ロジック１３０と非揮発性メモリ１４０は単一の集積回路（ＩＣ）中に整合可能で、例えば低パワーＣＭＯＳ ＩＣチップとされうる。ＲＦインタフェース１２０はＩＣのアナログ部分とされ得て、且つ制御ロジック１３０と非揮発性メモリ１４０はＩＣのデジタル部分とされうる。

該ＩＣはキャパシタンス調整のアンテナとアンテナ１１０専用に設計されたＲＦ対直流（ＲＦ−ｔｏ−ＤＣ）整流器を具えうる。それはＲＦＩＤタグ１００のカプリング素子とされうる。アンテナ１１０はＲＦＩＤタグ１００が獲得した電源をＲＦＩＤタグ１００が存在するチップ上で活性化させることができる。アンテナ１１０は多くの異なる形状とサイズとされ得て、それはアンテナ１１０が使用されるＲＦＩＤカプリングシステム形式の違いにより決定される。制御ロジック１３０はデジタル制御とデータ変調回路を共に具えうる。非揮発性メモリ１４０は内面のメモリセルを修正（プログラミング或いは消去）するのに用いられる被制御電流源を具え、且つ非揮発性メモリ１４０はＥＥＰＲＯＭとされうる。

図２は非揮発性メモリセル２００を具え、それはワード線２１０とビット線２２０に結合され、図１のＲＦＩＤタグ中に使用可能である。非揮発性メモリセル２００はフローティングゲート２０２、コントロールゲート２０４、及びフローティングゲート２０２とコントロールゲート２０４の間に設置された誘電質２０６を具えている。該誘電質２０６は任意の数の誘電材料とされ、その応用により決定され、例えば酸化層或いは酸化／窒化層とされうる。

Ｆｏｗｌｅｒ Ｎｏｒｄｈｅｉｍ（ＦＮ）トンネル電流がメモリセル２００のプログラミング中に使用される。電流対電場の変動は指数方式を呈し、このようなＦＮトンネル電流は非常に制御が難しい。誘電質を跨ぐ電場強度はまた印加電圧と誘電質の厚さの関数とされる。電場強度は印加電圧に伴い直線的に俗化するが、誘電質の厚さに伴い減少する。典型的なウエハ業者が提供する測定データを使用して記述される関係式の指数項は約３０である。
（１） Ｉ＝Ｃ₁ ×（Ｖ／ｔ）³⁰
そのうち、Ｉは電流、Ｖは電圧、ｔは酸化層厚さ、且つＣ₁ は常数である。
この関係式を使用すると、電流の変動が非常に明らかに分かる。ＥＥＰＲＯＭメモリセルが使用する電流はフローティングゲートに累積される電荷と正比例をなす。必要なプログラミング時間は電流と反比例をなす。
（２） Ｔ＝Ｃ₂ ／Ｉ
そのうち、Ｔはプログラミング時間、Ｃ₂ は常数である。
酸化層厚さは同じ指数関係を有する。即ち、
（３） Ｔ＝Ｃ₃ ×（ｔ／Ｖ）³⁰
そのうち、Ｃ₃ ＝Ｃ₂ ／Ｃ₁ である。

酸化層厚さに各ウエハ、各バッチのウエハで少なくとも±２％の違いがあるとすると、プログラミング時間の比の値は３．３２の倍数の改変を有する。もしゲートからソースにかかる総プログラミング電圧が１７．５から１８．５ボルトの間の制限内に制御されるなら、５．２９の倍数のプログラミング時間の影響がある。このため、上述の二つの独立パラメータに基づき、プログラミング時間は１７．６の倍数の改変を有し得る。正確には、チップを最高電圧と最も薄い酸化層の目的のために設計するなら、最低電圧と最も厚い酸化層を以てプログラミングすると１７．６倍の時間がかかる（最もプログラミングが難しい）。もし電圧窓口を２ボルトに制御するなら、この数値は９３．４に変成する。即ち、電圧をただ０．５ボルトの制御範囲を有するようにするだけでも、プログラミング時間は７．６倍改変する。

この問題を解決する方法はプログラミング電流の制御にある。これにより誘電質厚さと電圧制御の変動性を解消できる。典型的な電流源は１．５の倍数の±２０％に制限されうる。この結果は上述の電圧調整の条件下での７．６倍の最良の状況より遥かに優れている。このほか、回路と電流の要求も減らすことができる。

メモリセルを流通する電流を制御してプログラミングを行ない、試行錯誤の必要を無くすことができる。適当なプログラミング電流を確保することにより、メモリセルの過度に高い圧力と不足するプログラミングを無くすことができる。

図３はＲＦＩＤメモリ回路３００の例を示す。それは被制御電流源を具えている。このような回路はＲＦＩＤタグの非揮発性メモリのメモリセルを流れる電流を制御するのに用いられ得る。ワード線２（ＷＬ２）が低電圧（例えば０ボルト）に設定される時、ワード線１（ＷＬ１）は高電圧（例えば１２ボルト）に設定可能で、これによりワード線２（ＷＬ２）のメモリセルの書き込み動作を禁止する。トランジスタＮ２が導通する時、トランジスタＮ１はオフされる。これによりビット線１（ＢＬ１）が未だプログラミングされていない時、ビット線２（ＢＬ２）がプログラミングされる。ビット線のソースは−Ｖとされ、そのドレインはフローティングを保持する。トランジスタＮＴＭは電流ミラーとして用いられ、各ビット線に固定電流がビルトインされる（例えば、Ｎ２がオンされＮ１がオフである時、該電流はＮＴ２を流れＮＴ１を流れない。各ビット線はその電圧準位をサーチして電流の適当な準位を確保し、これによりプログラミングの一致性を保持する。

各個別のビット線とワード線電圧は制御可能とされてこれにより過量の電圧に到達するのを防止し、デコード回路と電圧供給線は調整される場合を除いて更に高い準位に到達可能である。図３の回路は強化されて内部の電圧供給線或いはＲＦＩＤチップに印加される電圧を制御できる。

図４はＲＦＩＤメモリ回路４００の例を示す。それは電圧供給線調整器と被制御電流源を具えている。一つのサブメモリセル（ＢＬＤ。それはトランジスタＮＤの完全ビット線上の複数のサブメモリセルの一つ具えうる）を増加し、このサブメモリセルが各プログラミングサイクル内でプログラミングされ、その電流が誘導され且つチップの電圧を制限するのに使用される。電流源ＮＴＤのソース電圧は希望の電流を獲得した時に上昇する。一旦電圧が上昇してそのスレショルド値を超過すると、トランジスタＮＴＣは導通する。トランジスタＮＴＣの大きさは十分に電圧供給線４１０にロードし並びに電圧を制御するのに十分なものとされる。

これにより、該回路は一つのフィードバック回路とされ、一旦電圧線が上昇してメモリセルをプログラミングするのに十分な電圧を超過すると、ＮＴＤのソースに感応して供給線の余分な負荷を形成しうる（電流は供給線より引き出される）。しかしこの例は各ビット線上の電流制御を保留し、それは個別の電流源を有さない状況にも適用されうる。電圧はサブメモリセルにより良好に制御され、且つチップのメモリ内のメモリセルの変動は通常非常に小さく、サブメモリセルの単一電圧調整器をモニタリングすることでプログラミングを制御できる。このほか、図４と図５を参照し、メモリのプログラミングについて検討するが、それに記載されたシステムと技術は電気的消去可能メモリに使用されうる。

図５と図８から図２５はＲＦＩＤメモリ回路５００の別の例を示す。それは電圧供給線調整器と被制御電流源を具えている。ＲＦＩＤメモリ回路５００はメモリアレイ回路５４０とビット線制御回路５２０を具えている。メモリアレイ回路５４０は３３×３３のメモリアレイであり、メモリアレイ回路５４０の詳細な内容はブロック５４２〜５６０の図８〜図１７中に示されるとおりである。

ビット線制御回路５２０の詳細な内容はブロック５２２〜５３６の図１８〜２５中に示されるとおりである。ビット線制御回路５２０中、電流は参考電圧（ＶＲＥＦＮ）を使用する電流ミラーにより構築され、それはその他のブロックにあって生成されうる。６個のＮチャネル（Ｉ９３〜Ｉ９８）と６個のＰチャネル（Ｉ１００〜Ｉ１０４，Ｉ１１４）トランジスタの異なる組合せを選択することで、ビット線を通して選択される電流は３６倍の改変が可能である。こうしてプログラミング時間の設定を達成する。このプログラミング時間はビット線を流れる電流の増加により減少する。

各ビット線に進入する電流はこれによりＰチャネルトランジスタＩ１５及びＩ２６〜Ｉ５７を通して単独で制御される。交換トランジスタＩ２５及びＩ５９〜Ｉ９０はプログラミングされるビットを制御する。正常な消去モードにあって、全ての交換トランジスタがいずれも導通し、全てのビットが同時に消去される。このほかＰチャネル電流源はプログラミングと消去モード中だけで起動される必要があり、この時、ＰＲはハイとされトランジスタＩ１０６が導通させられる。四組のビット線（各組が８本のビット線からなる）が続いてメモリアレイにフィードする。

余分のＰチャネルトレンジスタ電流源（Ｉ９２）と交換トランジスタ（Ｉ９１）がビット線制御回路において増加される。ＢＬＢ４線はチップ電圧供給の電圧調整を構築するのに使用される。

上述のシステムと技術はＲＦＩＤタグ内に配置されたＲＦＩＤメモリ（即ちタグは標記物に付加されている）のプログラミングと消去に使用されるか、或いはＲＦＩＤ製造工程の一部とされうる。図６はＲＦＩＤタグプログラミングシステムを示す。このシステムはＲＦＩＤタグ伝送器を具え、それは二つの巻筒６１０、６２０を具え、それは巻筒形式の基板６００を移動させられる。この基板６００はプログラムプロセッサ６３０により複数のＲＦＩＤタグを具備する。プログラムプロセッサ６３０はＲＦＩＤタグの読み取り、消去とプログラミングの機能を有する。例えば、これらのタグは使用の前に既に製作完成され、編集記録データが予めプログラミングされ、並びに巻筒６１０に保存される。続いて、タグが特定用途に使用される時、基板６００は第２の巻筒６２０に付加され、プログラムプロセッサ６３０より伝送され並びに特定用途の為に準備される。即ち、編集記録データが読み取りと抹消され、並びに新たな特殊応用情報を以てプログラミングされる。

上述のシステムと技術を使用し、タグ内のＲＦＩＤメモリは必要に応じて急速にビット線内に電流をある所定の時間続けて印加することで修正される。ＲＦＩＤタグの設定を行なうと共に、メモリが必要とする定義時間を修正する条件下で、メモリセルに印加する総電荷は既知であり、且つこれらタグは試験操作がない状況で適当にプログラミングされうる。

このほかＲＦＩＤタグは本質上モジュール化可能で、タグの製造工程上の余分の弾性を提供する。図７は巻筒形式の基板７００を示し、それはモジュール化されたＲＦＩＤタグを具えている。モジュール化タグ７１０はアンテナ７２０とモジュール７３０を具え、それは導電パターンとチップ７４０を具えている。モジュール化タグ設計及び可能な製造工程の詳細な内容については、特許文献１を参照されたい。

本発明は目的と機能上、いずれも実施上の進歩性を有しており、極めて産業上の利用価値を有し、且つ現在市場にはない運用である。なお、以上の実施例は本発明の請求範囲を限定するものではなく、本発明に基づきなしうる細部の修飾或いは改変は、いずれも本発明の請求範囲に属するものとする。

本発明のＲＦＩＤメモリ内の電流源制御のＲＦＩＤタグの構造を示すブロック図である。 本発明の非揮発性メモリセルの表示図である。 本発明のＲＦＩＤメモリ回路の実施例図であり、それは被制御電流源を具えている。 本発明のＲＦＩＤメモリ回路の実施例図であり、それは電圧供給線調整器と被制御電流源を具えている。 本発明のＲＦＩＤメモリ回路の別の実施例図であり、それは電圧供給線調整器と被制御電流源を具えている。 本発明のＲＦＩＤタグプログラミングシステムの表示図である。 本発明の巻筒形式の基板を示し、その上にはモジュール化されたＲＦＩＤタグが設けられている。 本発明のＲＦＩＤメモリ回路の別の実施例図であり、それは電圧供給線調整器と被制御電流源を具えている。 本発明のＲＦＩＤメモリ回路の別の実施例図であり、それは電圧供給線調整器と被制御電流源を具えている。 本発明のＲＦＩＤメモリ回路の別の実施例図であり、それは電圧供給線調整器と被制御電流源を具えている。 本発明のＲＦＩＤメモリ回路の別の実施例図であり、それは電圧供給線調整器と被制御電流源を具えている。 本発明のＲＦＩＤメモリ回路の別の実施例図であり、それは電圧供給線調整器と被制御電流源を具えている。 本発明のＲＦＩＤメモリ回路の別の実施例図であり、それは電圧供給線調整器と被制御電流源を具えている。 本発明のＲＦＩＤメモリ回路の別の実施例図であり、それは電圧供給線調整器と被制御電流源を具えている。 本発明のＲＦＩＤメモリ回路の別の実施例図であり、それは電圧供給線調整器と被制御電流源を具えている。 本発明のＲＦＩＤメモリ回路の別の実施例図であり、それは電圧供給線調整器と被制御電流源を具えている。 本発明のＲＦＩＤメモリ回路の別の実施例図であり、それは電圧供給線調整器と被制御電流源を具えている。 本発明のＲＦＩＤメモリ回路の別の実施例図であり、それは電圧供給線調整器と被制御電流源を具えている。 本発明のＲＦＩＤメモリ回路の別の実施例図であり、それは電圧供給線調整器と被制御電流源を具えている。 本発明のＲＦＩＤメモリ回路の別の実施例図であり、それは電圧供給線調整器と被制御電流源を具えている。 本発明のＲＦＩＤメモリ回路の別の実施例図であり、それは電圧供給線調整器と被制御電流源を具えている。 本発明のＲＦＩＤメモリ回路の別の実施例図であり、それは電圧供給線調整器と被制御電流源を具えている。 本発明のＲＦＩＤメモリ回路の別の実施例図であり、それは電圧供給線調整器と被制御電流源を具えている。 本発明のＲＦＩＤメモリ回路の別の実施例図であり、それは電圧供給線調整器と被制御電流源を具えている。 本発明のＲＦＩＤメモリ回路の別の実施例図であり、それは電圧供給線調整器と被制御電流源を具えている。

符号の説明

１００ ＲＦＩＤタグ
１１０ アンテナ
１２０ ＲＦインタフェース
１３０ 制御ロジック
１４０ 非揮発性メモリ
２００ メモリセル
２０２ フローティングゲート
２０４ コントロールゲート
２０６ 誘電質
２１０ ワード線
２２０ ビット線
３００ ＲＦＩＤメモリ回路
ＷＬ１ ワード線１
ＷＬ２ ワード線２
Ｎ１ トランジスタ
Ｎ２ トランジスタ
ＢＬ１ ビット線１
ＢＬ２ ビット線２
ＮＴＭ トランジスタ
４００ ＲＦＩＤメモリ回路
ＢＬＤ サブメモリセル
ＮＤ トランジスタ
ＮＴＤ 電流源
ＮＴＣ トランジスタ
４１０ 電圧供給線
５００ ＲＦＩＤメモリ回路
５２０ ビット線制御回路
５４０ メモリアレイ回路
Ｉ９１ 交換トランジスタ
Ｉ９２ Ｐチャネル電流源
Ｉ９３〜Ｉ９８ Ｎチャネルトランジスタ
Ｉ１００〜Ｉ１０４，Ｉ１１４ Ｐチャネルトランジスタ
Ｉ１５，Ｉ２６〜Ｉ５７ Ｐチャネルトランジスタ
Ｉ２５，Ｉ５９〜Ｉ９０ 交換トランジスタ
６１０、６２０ 巻筒
６００ 基板
６３０ プログラムプロセッサ
７００ 基板
７１０ モジュール化タグ
７２０ アンテナ
７３０ モジュール
７４０ チップ

Claims (23)

1. 電波方式認識タグにおいて、
   アンテナと、
   該アンテナと結合されたＲＦインタフェースと、
   非揮発性メモリとを具え、
   該非揮発性メモリは複数のメモリセルを具え、該複数のメモリセルの少なくとも一つがフローティングゲート、コントロールゲート、及び該フローティングゲートとコントロールゲートの間に設置された誘電質を具え、且つ該非揮発性メモリが該少なくとも一つのメモリセルを修正できる被制御電流源を更に具えたことを特徴とする、電波方式認識タグ。
2. 請求項１記載の電波方式認識タグにおいて、被制御電流源が電流ミラーを具え、それは非揮発性メモリの複数のビット線内の電流を調整できることを特徴とする、電波方式認識タグ。
3. 請求項１記載の電波方式認識タグにおいて、被制御電流源が非揮発性メモリのビット線と結合された複数のトランジスタと、余分の一つのトランジスタを具え、この余分のトランジスタは被強制電流を具え、並びに飽和状態とされ、この余分のトランジスタはゲートを具え、それは複数のトランジスタのゲートと結合されたことを特徴とする、電波方式認識タグ。
4. 請求項１記載の電波方式認識タグにおいて、非揮発性メモリは電圧供給線調整器を具え、それはセンスした操作電流に基づき電圧供給を制限し、該操作電流は該非揮発性メモリ内の被制御電流源において発生することを特徴とする、電波方式認識タグ。
5. 請求項４記載の電波方式認識タグにおいて、電圧供給線調整器は、サブメモリセル、非揮発性メモリの一つの電圧供給線と結合されたトランジスタ、第２線を通してサブメモリセルと結合された電流ミラーを具え、該トランジスタは該第２線と結合するゲートを具えたことを特徴とする、電波方式認識タグ。
6. 請求項５記載の電波方式認識タグにおいて、第２線はビット線を具え、それは非揮発性メモリの前記サブメモリセルを具えた複数のサブメモリセルに接続されたことを特徴とする、電波方式認識タグ。
7. 請求項６記載の電波方式認識タグにおいて、非揮発性メモリは複数のトランジスタを具え、それは非揮発性メモリのデータビット線と電流ミラーとに結合されたことを特徴とする、電波方式認識タグ。
8. 請求項６記載の電波方式認識タグにおいて、非揮発性メモリの複数のビット線を流れる電流は３６個の等級に制御されることを特徴とする、電波方式認識タグ。
9. 請求項１記載の電波方式認識タグにおいて、被制御電流源が少なくとも一つのメモリセルのプログラミング時に該少なくとも一つのメモリセルを流れる電流を制御することを特徴とする、電波方式認識タグ。
10. 請求項１記載の電波方式認識タグにおいて、アンテナは近接場結合素子を具え、それは高周波帯域で操作されることを特徴とする、電波方式認識タグ。
11. 請求項１記載の電波方式認識タグにおいて、ＲＦインタフェースはＣＭＯＳ集積回路のアナログ部分を具え、該非揮発性メモリは該ＣＭＯＳ集積回路のデジタル部分を具えたことを特徴とする、電波方式認識タグ。
12. 請求項１記載の電波方式認識タグにおいて、誘電質は酸化層を具えたことを特徴とする、電波方式認識タグ。
13. 請求項１記載の電波方式認識タグにおいて、非揮発性メモリがＥＥＰＲＯＭとされたことを特徴とする、電波方式認識タグ。
14. 電波方式認識タグ伝送器と、基板と、プログラムプロセッサを具え、
    該基板は電波方式認識タグを具え、各電波方式認識タグは非揮発性メモリを具え、該非揮発性メモリは被制御電流源を具え、該被制御電流源が該非揮発性メモリ内のメモリセルを修正できることを特徴とする、電波方式認識タグの非揮発性メモリのメモリセル修正のシステム。
15. 請求項１４記載の電波方式認識タグの非揮発性メモリのメモリセル修正のシステムにおいて、非揮発性メモリが更に電圧供給線調整器を具え、該電圧供給線調整器はセンスした操作電流に基づき電圧供給を制限し、該操作電流はプログラムプロセッサがメモリセル内の数値を修正、保存する時に非揮発性メモリ内の被制御電流源において発生することを特徴とする、電波方式認識タグの非揮発性メモリのメモリセル修正のシステム。
16. 請求項１５記載の電波方式認識タグの非揮発性メモリのメモリセル修正のシステムにおいて、電圧供給線調整器が、サブメモリセルと、非揮発性メモリの電圧供給線に結合されたトランジスタと、第２線を通して該サブメモリセルと結合する電流ミラーと、を具え、該トランジスタは第２線と結合されたゲートを具えたことを特徴とする、電波方式認識タグの非揮発性メモリのメモリセル修正のシステム。
17. 請求項１４記載の電波方式認識タグの非揮発性メモリのメモリセル修正のシステムにおいて、基板は巻筒形式の基板とされ、且つ電波方式認識タグ伝送器は少なくとも二つの巻筒を具えたことを特徴とする、電波方式認識タグの非揮発性メモリのメモリセル修正のシステム。
18. 請求項１４記載の電波方式認識タグの非揮発性メモリのメモリセル修正のシステムにおいて、電波方式認識タグがモジュール化された電波方式認識タグとされたことを特徴とする、電波方式認識タグの非揮発性メモリのメモリセル修正のシステム。
19. 請求項１４記載の電波方式認識タグの非揮発性メモリのメモリセル修正のシステムにおいて、プログラムプロセッサが電波方式認識タグの読み取り、電波方式認識タグの消去、及び電波方式認識タグのプログラミングを行なうことを特徴とする、電波方式認識タグの非揮発性メモリのメモリセル修正のシステム。
20. 非揮発性メモリのビット線内に電流を所定時間続けて印加することにより電波方式認識タグの非揮発性メモリ内のメモリセルを修正する方法。
21. 請求項２０に記載の電波方式認識タグの非揮発性メモリ内のメモリセルを修正する方法において、メモリセルの修正がメモリセルのプログラミングを含むことを特徴とする、電波方式認識タグの非揮発性メモリ内のメモリセルを修正する方法。
22. アンテナと、
    該アンテナと結合されたＲＦインタフェースと、
    非揮発性メモリとを具え、
    該非揮発性メモリは該非揮発性メモリ内のビット線内に電流を所定時間続けて印加することにより該非揮発性メモリ内のメモリセルを修正する機構を具えたことを特徴とする、非揮発性メモリ内のメモリセルを修正する装置。
23. 請求項２２に記載の非揮発性メモリ内のメモリセルを修正する装置において、非揮発性メモリがサブビット線内の電流をセンスし並びに該センス電流に基づき該メモリセルに供給される電圧を制限する機構を具えたことを特徴とする、非揮発性メモリ内のメモリセルを修正する装置。
    

Images