JP2012128861A - ヒューズによって保護されたマイクロ回路カード - Google Patents

ヒューズによって保護されたマイクロ回路カード Download PDF

Info

Publication number
JP2012128861A
JP2012128861A JP2011273507A JP2011273507A JP2012128861A JP 2012128861 A JP2012128861 A JP 2012128861A JP 2011273507 A JP2011273507 A JP 2011273507A JP 2011273507 A JP2011273507 A JP 2011273507A JP 2012128861 A JP2012128861 A JP 2012128861A
Authority
JP
Japan
Prior art keywords
module
fuse
attack
signal
detected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011273507A
Other languages
English (en)
Other versions
JP6066554B2 (ja
Inventor
Morin Nicolas
ニコラ、モーリン
Giraud Christophe
クリストフ、ジロー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemia France SAS
Original Assignee
Oberthur Technologies SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oberthur Technologies SA filed Critical Oberthur Technologies SA
Publication of JP2012128861A publication Critical patent/JP2012128861A/ja
Application granted granted Critical
Publication of JP6066554B2 publication Critical patent/JP6066554B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55Detecting local intrusion or implementing counter-measures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309Means for preventing undesired reading or writing from or onto record carriers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07345Means for preventing undesired reading or writing from or onto record carriers by activating or deactivating at least a part of the circuit on the record carrier, e.g. ON/OFF switches

Abstract

【課題】攻撃に対してISO7816規格のマイクロ回路カードを保護するために、モジュールのヒューズを切ることができる指令手段を備える電子モジュールを提供する。
【解決手段】マイクロ回路カード200は、当該カードへの攻撃を検出するための手段と、攻撃が検出されたときに指令信号(COM)を出力する指令手段130を備え、指令信号(COM)により通常の動作中は充電しているコンデンサ140を放電させてヒューズ250を切ることができ、ヒューズ250が切れることで重要な信号を維持するための制御信号(SC)を反転させ、当該カードの動作を停止させる。
【選択図】図1

Description

本発明は、電子モジュールの保護の分野に属する。
この発明は、特に、マイクロ回路カード(例えばISO 7816規格によるもの)の保護に適用されるが、これに限られるわけではない。
故障注入攻撃(fault injection attack)に対するマイクロ回路カードの保護の範囲において、以下のような対策が知られている。それは、OTP(ワン・タイム・プログラマブル)によって当業者に知られている1回だけの書き込みが可能なカードの不揮発性メモリの予約領域に、所定の値を書き込むことである。
本発明は、代案となる技術的解決策に取り組む。
より正確には、本発明は、
当該モジュールへの攻撃を検出するための手段と、
攻撃が検出されたときに当該モジュールのヒューズを切ることができる指令手段とを備えるモジュールに関する。
本発明の特定の実施の形態においては、前記指令手段が、通常の動作(すなわち、攻撃が検出されていない場合)においてコンデンサの充電を指令でき、攻撃が検出されたときに前記ヒューズを切るために前記コンデンサの放電を指令できる。
このヒューズが切れることで、カードの動作が物理的に防止される。
本発明によれば、攻撃者が、ヒューズの破壊を阻止することはできない。
本発明の特定の実施の形態においては、前記モジュールが、前記ヒューズに直列に接続されたNOTゲートを備えている。このゲートの出力は、通常の動作において高レベルであって、攻撃が検出されたときに低レベルである制御信号であり、この制御信号が、攻撃が検出されたときに当該モジュールの重要信号を維持するために使用される。
この重要信号を、リセット信号、クロック信号、又は当該モジュールの外部の機器に接続される入力/出力信号の中から選択することができる。
特定の実施の形態においては、このモジュールが、前記ヒューズの出力に、当該モジュールの重要部品への電力の供給を制御するスイッチに指令できる制御信号を含んでいる。
この部品は、プロセッサで構成されることができる。
また、前記スイッチは、PMOSトランジスタとすることができる。
特定の実施の形態においては、本発明によるモジュールが、ISO 7816規格によるマイクロ回路カードで構成される。
本発明の第1の実施の形態によるモジュール200を示している。 本発明の第2の実施の形態によるマイクロ回路カード400を示している。
本発明の他の特徴及び利点が、添付の図面(本発明を限定しようとするものではない2つの実施の形態を示している)を参照しつつ以下に提示される説明から、明らかになるであろう。
図1に、本発明の第1の実施の形態によるモジュール200を示す。このモジュールは、この例では、ISO 7816規格によるマイクロ回路カードで構成されている。
このマイクロ回路カードは、マイクロ回路カード200への攻撃が検出されたときに、制御信号SCを通常の動作の際の高レベルから低レベルへと反転させることができる。そのような攻撃を、例えば或る動作を2回実行し、対応する出力を比較することによって検出することができるが、個々の攻撃の検出は本発明の主題ではない。
マイクロ回路カード200は、通常動作においては第1のレベル(低レベルNB)にあり、攻撃が検出されたときは第2のレベル(高レベルNH)にある指令(信号)COMを生成することができる手段130を備えている。
ここで説明される実施の形態においては、この指令手段130が、D型フリップフロップ132及びNOTゲート134を備えている。D型フリップフロップ132が、制御信号SCの反転を指令するビットに相当する。
換言すると、この例においては、攻撃が検出されると、D型フリップフロップ132の出力が低レベル(NB)から高レベル(NH)へと反転される。
マイクロ回路カードは、電圧VCCによって通常の動作の際に電力が供給されるコンデンサ140を備えている。
ここで説明される実施の形態においては、コンデンサ140の一方のリード線がスイッチT1へと接続されており、通常の動作においてはこのスイッチT1が導通されてコンデンサ140が充電される。このスイッチT1は、D型フリップフロップ132の出力へと直接接続されたPMOSトランジスタで構成されており、このD型フリップフロップ132は通常の動作において低レベル(NB)にある
従って、コンデンサ140は、マイクロ回路カード200の通常の動作の最中にエネルギーを蓄える。これは攻撃の検出とは無関係である。
本発明によれば、マイクロ回路カード200が、攻撃が検出されたときにコンデンサ140の放電によって切れるように設計されたヒューズ250を備えている。
より正確には、この実施の形態においては、マイクロ回路カード200の指令手段130が、通常の動作の最中にコンデンサ140を充電すること、及び攻撃が検出されたときにカードのヒューズ250を切るためにコンデンサ140を放電させることを可能にする。
ヒューズは、自身を通過する電流が或る閾値に達したときに電気回路を開放する役割を有し、ひとたびヒューズが切れると、もはや電流を通さなくする性質を有する。
ここで説明される実施の形態においては、ヒューズ250が、指令手段130によって通常の動作において非導通になり、攻撃が検出されたときに導通するように制御されるスイッチT2へと接続される。
ここで説明される実施の形態においては、スイッチT2は、PMOSトランジスタで構成され、このPMOSトランジスタは、NOTゲート134を介してD型フリップフロップ132の出力へと接続されている。
攻撃が検出されたとき、指令手段130の出力が高状態へと反転し、スイッチT2が導通して、コンデンサがヒューズ250へと放電を行う。
この実施の形態において、この動作は、指令手段130への電力供給を遮断しようとする攻撃を無効にするよりも充分に迅速であると考えられる。
コンデンサ140は、コンデンサが放電され、スイッチT2が導通状態になっているときに、ヒューズ250を切ることのできる程度の容量を有している。
本発明によれば、極めて好都合なことに、コンデンサ140の放電を、マイクロ回路カードの電力消費を解析することによって検出することは不可能である。
攻撃が検出されたときにヒューズ250が切れることで、制御信号SCは、通常の動作における高レベル(NH)から低レベル(NB)へと反転する。
この目的のため、マイクロ回路カード200は、ヒューズ250に直列に接続されたNOTゲート260を備える。このNOTゲート260の出力が前記制御信号SCを構成する。制御信号SCのレベルは、通常の動作において高(NH)であり、攻撃が検出されたときに低(NB)である。
図1の実施の形態においては、ヒューズ250が切れたときに、抵抗器240がNOTゲート260の入力に高信号を加え、従ってNOTゲート260の出力に低レベル信号をもたらす。
図1の実施の形態において、NOTゲート260の出力の制御信号SCが、マイクロ回路カード200の適切な動作に重要な信号SIVを維持するために、これらの信号SC及びSIVをANDゲートによって組み合わせることによって使用される。
この重要な信号は、例えばリセット信号(RESET)、クロック信号(CLOCK)、又はこのマイクロ回路カードの読み取り機に接続される入力/出力信号の中から選択することができる。
従って、この論理ANDからもたらされる信号SIVSが、本発明によって安全にされる信号である。
図2に、本発明の第2の実施の形態によるマイクロ回路カード400を示す。
この図において、マイクロ回路カード400の構成要素のうちで、マイクロ回路カード200の構成要素と同様の構成要素は、図1と同じ参照符号を付している。
図2の実施の形態において、攻撃が検出されたときにヒューズ250が切れることで、制御信号SCは、通常の動作における低レベル(NB)から高レベル(NH)へと反転する。
マイクロ回路カード400は、NOTゲート260を備えていない。ヒューズ250の出力に位置する制御信号SCが、カードの重要部品(この例ではプロセッサ150)への電力の供給を遮断することができるスイッチに対して指令を行う。
ここで説明される実施の形態においては、このスイッチが、PMOSトランジスタT3で構成される。
より正確には、図2の実施の形態においては、マイクロ回路カード400が、制御信号SCによって制御されるトランジスタT3を備えている。この制御内容は、以下の通りである。通常の動作においては、制御信号SCが低レベルにあり、CPU150に電圧VCCによって電力が供給される。そして、攻撃が検出された場合には、ヒューズ250が切れ、制御信号が高レベルへと反転し、CPU150にもはや電力が供給されない。
130 : 指令手段
132 : D型フリップフロップ
134 : NOTゲート
140 : コンデンサ
200 : モジュール(マイクロ回路カード)
250 : ヒューズ
260 : NOTゲート
400 : マイクロ回路カード

Claims (8)

  1. 当該モジュールへの攻撃を検出するための手段と、
    攻撃が検出されたときに当該モジュールのヒューズ(250)を切ることができる指令手段(130)とを備えるモジュール(200、400)。
  2. 前記指令手段(130)が、通常の動作においてコンデンサ(140)の充電を指令でき、攻撃が検出されたときに前記ヒューズ(250)を切るために前記コンデンサ(140)の放電を指令できることを特徴とする請求項1に記載のモジュール(200、400)。
  3. 前記ヒューズ(250)に直列に接続されたNOTゲート(260)を備えており、
    該NOTゲート(260)の出力が、通常の動作において高レベル(NH)であり、攻撃が検出されたときに低レベル(NB)である制御信号(SC)であり、
    該制御信号(SC)が、攻撃が検出されたときに当該モジュール(200)の重要信号(SIV)を維持するために使用されることを特徴とする請求項1に記載のモジュール(200)。
  4. 前記重要信号(SIV)が、リセット信号、クロック信号、又は当該モジュール(200)の外部の機器に接続された入力/出力信号の中から選択されることを特徴とする請求項3に記載のモジュール(200)。
  5. 前記ヒューズ(250)の出力に、当該モジュールの重要部品(150)への電力の供給を制御するスイッチに指令を行うことができる制御信号(SC)を含んでいることを特徴とする請求項1に記載のモジュール(400)。
  6. 前記スイッチ(T3)が、PMOSトランジスタであることを特徴とする請求項5に記載のモジュール(400)。
  7. 前記重要部品が、プロセッサ(150)であることを特徴とする請求項5に記載のモジュール(400)。
  8. ISO 7816規格によるマイクロ回路カードで構成される請求項1に記載のモジュール(200、400)。
JP2011273507A 2010-12-14 2011-12-14 ヒューズによって保護されたマイクロ回路カード Active JP6066554B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1060464A FR2968805B1 (fr) 2010-12-14 2010-12-14 Carte a microcircuit protegee par un fusible
FR1060464 2010-12-14

Publications (2)

Publication Number Publication Date
JP2012128861A true JP2012128861A (ja) 2012-07-05
JP6066554B2 JP6066554B2 (ja) 2017-01-25

Family

ID=45093631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011273507A Active JP6066554B2 (ja) 2010-12-14 2011-12-14 ヒューズによって保護されたマイクロ回路カード

Country Status (5)

Country Link
US (1) US8806623B2 (ja)
EP (1) EP2466529B1 (ja)
JP (1) JP6066554B2 (ja)
FR (1) FR2968805B1 (ja)
TW (1) TWI589083B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106156827B (zh) * 2016-07-29 2019-01-18 福州瑞芯微电子股份有限公司 一种芯片信息保护装置及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937465A (en) * 1988-12-08 1990-06-26 Micron Technology, Inc. Semiconductor fuse blowing and verifying method and apparatus
JPH11306786A (ja) * 1998-04-21 1999-11-05 Nippon Telegr & Teleph Corp <Ntt> 自己破壊型半導体装置
US20010026184A1 (en) * 1998-04-30 2001-10-04 Andrew Marshall Hysteretic fuse control circuit with serial interface fusing
JP2004302845A (ja) * 2003-03-31 2004-10-28 Canon Inc 不正アクセス防止方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2513408A1 (en) * 1981-09-18 1983-03-25 Thomson Csf Self-destructing memory system for card reader - uses volatile memory in logic authentication circuit providing power cut=out control signal
EP0964361A1 (en) * 1998-06-08 1999-12-15 International Business Machines Corporation Protection of sensitive information contained in integrated circuit cards
CN2859678Y (zh) * 2005-12-08 2007-01-17 深圳长城开发科技股份有限公司 税控器
EP2164053A1 (fr) * 2008-09-11 2010-03-17 Gemplus Procédé de contre-attaque autonome en réponse à une ou plusieurs agressions physiques, et dispositif associé

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937465A (en) * 1988-12-08 1990-06-26 Micron Technology, Inc. Semiconductor fuse blowing and verifying method and apparatus
JPH11306786A (ja) * 1998-04-21 1999-11-05 Nippon Telegr & Teleph Corp <Ntt> 自己破壊型半導体装置
US20010026184A1 (en) * 1998-04-30 2001-10-04 Andrew Marshall Hysteretic fuse control circuit with serial interface fusing
JP2004302845A (ja) * 2003-03-31 2004-10-28 Canon Inc 不正アクセス防止方法

Also Published As

Publication number Publication date
TW201238196A (en) 2012-09-16
FR2968805A1 (fr) 2012-06-15
US20130117844A1 (en) 2013-05-09
FR2968805B1 (fr) 2013-09-27
EP2466529A1 (fr) 2012-06-20
EP2466529B1 (fr) 2015-11-04
TWI589083B (zh) 2017-06-21
JP6066554B2 (ja) 2017-01-25
US8806623B2 (en) 2014-08-12

Similar Documents

Publication Publication Date Title
JP5976308B2 (ja) 攻撃の場合のマイクロ回路カードの指令手段の電源の安全確保
KR101110994B1 (ko) 에러 동작으로부터 집적 회로를 보호하는 방법 및 장치
JP5888387B1 (ja) 電池保護回路及び電池保護装置、並びに電池パック
JP5900598B1 (ja) 二次電池保護回路、二次電池保護装置及び電池パック、並びにデータ書き込み方法
JP5939675B2 (ja) 半導体装置及び制御システム
KR101108516B1 (ko) 비휘발성 저장 장치와 방법
JP4670972B2 (ja) 集積回路装置、及び電子機器
JP2004140376A5 (ja)
JP6066554B2 (ja) ヒューズによって保護されたマイクロ回路カード
JP3641182B2 (ja) 自己破壊型半導体装置
US11222679B2 (en) Packaged integrated circuit having a photodiode and a resistive memory
CN110967568B (zh) 静电放电检测装置
US10147033B2 (en) Electronic component suitable for detecting attacks by delivering energy
JP2016086640A (ja) 電池保護回路、電池保護装置、電池パック及び電池保護ic
US7748637B2 (en) Smart card with laser attack detector
TWI770265B (zh) 靜電放電偵測裝置
JP3938376B2 (ja) テスト端子無効化回路
US20230127577A1 (en) Input/output pad suitable for memory and method of controlling same
JP2017011982A (ja) 電池保護集積回路及び回路特性設定方法
CN104701808A (zh) 一种电源保护芯片
KR100370224B1 (ko) 메모리 보호 장치 및 방법
KR20060119086A (ko) 노이즈 방지 회로를 가지는 메모리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161018

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161220

R150 Certificate of patent or registration of utility model

Ref document number: 6066554

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250