JP2004302845A - 不正アクセス防止方法 - Google Patents
不正アクセス防止方法 Download PDFInfo
- Publication number
- JP2004302845A JP2004302845A JP2003094813A JP2003094813A JP2004302845A JP 2004302845 A JP2004302845 A JP 2004302845A JP 2003094813 A JP2003094813 A JP 2003094813A JP 2003094813 A JP2003094813 A JP 2003094813A JP 2004302845 A JP2004302845 A JP 2004302845A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- impedance state
- state
- irreversibly
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07363—Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
Abstract
【課題】簡単な構造でかつ製造が容易で、安価な不正アクセス防止方法を提供する。
【解決手段】集積回路内のインターフェイス部分または周辺回路部分に不可逆的に高インピーダンス状態と低インピーダンス状態を選択できる抵抗素子を少なくとも1個以上備え、あらかじめ集積回路内に設定された照合情報および規格と異なる信号を少なくとも1回受けたときに前記抵抗素子のインピーダンスを初期状態から変化させ、前記集積回路への一部または全部のアクセスを不可逆的に停止させる。
【選択図】 図1
【解決手段】集積回路内のインターフェイス部分または周辺回路部分に不可逆的に高インピーダンス状態と低インピーダンス状態を選択できる抵抗素子を少なくとも1個以上備え、あらかじめ集積回路内に設定された照合情報および規格と異なる信号を少なくとも1回受けたときに前記抵抗素子のインピーダンスを初期状態から変化させ、前記集積回路への一部または全部のアクセスを不可逆的に停止させる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は集積回路の不正アクセス防止方法に関する。
【0002】
【従来の技術】
近年、半導体集積回路を用いた情報タグ、ICカードが交通、クレジットカード、プリペイドカードなどが市場に投入され、徐々に市場拡大している。このような情報タグ、カードを一般にスマートカードと称することが多く、磁気ストライプカードなどに比べ、偽造カードの製造が困難であるとされている。しかし、カード内部のキーワードや論理回路構造が解析され、偽造、改ざん、成りすましの被害が絶えないのも事実である。これに対抗して、スマートカードの安全性を高めるために、データ幅を大きくしたり、ロジックを複雑にしたりする対策がなれているが、いずれも格段に高コストになり、低価格への圧力が強いスマートカード市場ではおのずと限界があるのが実情である。
【0003】
また、スマートカードに限らず、秘匿性の高い暗号技術は、128ビットの鍵を持ち、大規模なマイクロプロセッサを備えたシステムになっており、今後ますます大規模化、複雑化してゆくと考えられる。
【0004】
【発明が解決しようとする課題】
本発明は、偽造や成りすまし、不正アクセスに強い集積回路は、複雑で高価であるという、従来の課題を解決しようとするものである。したがって、本発明の目的は、簡単な構造でかつ製造が容易で、安価な不正アクセス防止方法を提供することにある。
【0005】
【課題を解決するための手段】
よって本発明は、
集積回路内のインターフェイス部分または周辺回路部分において、不可逆的に高インピーダンス状態と低インピーダンス状態を選択できる抵抗素子を1個または複数個備え、あらかじめ集積回路内に設定された照合情報および規格と異なる信号を少なくとも1回受けたときに前記抵抗素子のインピーダンスを初期状態から変化させ、前記集積回路への一部または全部のアクセスを不可逆的に停止させることを特徴とする集積回路の不正アクセス防止方法を提供する。
【0006】
【発明の実施の形態】
本発明は、
(1);集積回路内のインターフェイス部分または周辺回路部分において、不可逆的に高インピーダンス状態と低インピーダンス状態を選択できる抵抗素子を1個または複数個備え、あらかじめ集積回路内に設定された照合情報および規格と異なる信号を少なくとも1回受けたときに前記抵抗素子のインピーダンスを初期状態から変化させ、前記集積回路への一部または全部のアクセスを不可逆的に停止させることを特徴とする集積回路の不正アクセス防止方法に係る。
また(2);前記抵抗素子が有機物導電体を含むことを特徴とする、(1)記述される集積回路の不正アクセス防止方法も好ましい。
また(3);前記抵抗素子がキャパシタであることを特徴とする、(1)に記述される集積回路の不正アクセス防止方法も好ましい。
また(4);前記抵抗素子のインピーダンスを変化させる手段として、通常動作時より高い電圧を印加することを特徴とする、(1)に記述される集積回路の不正アクセス防止方法も好ましい。
また(5);前記抵抗素子のインピーダンスを変化させる手段として、通常動作時より大きな電流を印加することを特徴とする、(1)に記述される集積回路の不正アクセス防止方法も好ましい。
また(6);前記あらかじめ集積回路内に設定された照合情報および規格が、キーワードまたは論理であることを特徴とする、(1)に記述される集積回路の不正アクセス防止方法も好ましい。
また(7);前記あらかじめ集積回路内に設定された照合情報および規格が、仕様と異なるクロック周波数であることを特徴とする、(1)に記述される集積回路および不正アクセス防止方法も好ましい。
また(8);前記あらかじめ集積回路内に設定された照合情報および規格が、仕様と異なる電源電圧であることを特徴とする、(1)に記述される集積回路および不正アクセス防止方法も好ましい。
また(9);前記集積回路が有機物半導体を含むことを特徴とする(1)に記述される集積回路の不正アクセス防止方法も好ましい。
また(10);前記不正アクセス防止方法を使用したICカードも好ましい。
【0007】
本発明の特徴は、集積回路内のインターフェイス部分または周辺回路部分において、不可逆的に高インピーダンス状態と低インピーダンス状態を選択できる抵抗素子を1個または複数個備え、あらかじめ集積回路内に設定された照合情報および規格と異なるデータを少なくとも1回受けたときに前記抵抗素子のインピーダンスを初期状態から変化させ、前記集積回路への一部または全部のアクセスを不可逆的に停止させることにある。前記インターフェイス部分とは、前記集積回路に信号を入力、出力する回路部分のことである。また、前記周辺回路とは、メモリアレイ、マイクロプロセッサコア以外の回路部分のことである。本発明は、前記抵抗素子には、前記高または低インピーダンス状態、すなわち抵抗値が高い常態と低い状態の2つがあり、このうちどちらかが初期状態であり、これを変化させることができる。前記あらかじめ集積回路内に設定された照合情報および規格と異なる信号とは、キーワード、論理、電源電圧、駆動周波数(クロック周波数)などであり、これらが故意に入力されることは、悪意の(チップ解析により、駆動条件やキーワードなどを盗むことを目的とするような)不正アクセスがなされたと判断される。
【0008】
前記抵抗素子が有機物導電体を含むものであってもよい。
【0009】
前記抵抗素子がキャパシタ構造であってもよい。
【0010】
前記抵抗素子のインピーダンスを変化させる手段として、通常動作時より高い電圧または大きな電流を印加してもよい。
【0011】
前記あらかじめ集積回路内に設定された照合情報および規格が、キーワードまたは論理、仕様と異なるクロック周波数、仕様と異なる電源電圧であってもよい。
【0012】
前記集積回路が有機物半導体を含むものであってもよい。
【0013】
これらの方法により、集積回路が不正アクセスによる解析を受けにくくなり、安全性が向上する。したがって、ローコストで安全性の高い前記不正アクセス防止方法を使用したICカードなどを実現することができる。
【0014】
以下、本発明の実施の形態について図面を参照して説明する。
【0015】
図1、図2に示す本実施形態の集積回路および不正アクセス防止方法について説明する。
【0016】
図1は、集積回路のインターフェイス部分の一例を示したものである。入力端子には、電源電圧と信号パルスを重ねた信号を入力する。信号パルスは、16ビットのキーワード信号と、16ビットの計算ロジック用データからなる。インターフェイス回路には、電源電圧と信号パルスを分離する回路が含まれ、キーワード信号は、キーワード照合回路に送られ、ロジック用データはロジック回路に送られる。不可逆的に高インピーダンス状態と低インピーダンス状態を選択できる抵抗素子として、一例として初期状態が低インピーダンス状態にあるものを用いる。これをヒューズ素子と称し、インターフェイス回路入力端子部分に取り付けられる。
【0017】
図2は、ヒューズ素子の電気特性を示したものである。1回目の電圧印加では、4V付近で高インピーダンス状態に変移し、2回目の電圧印加では高インピーダンス状態を維持し、以後低インピーダンス状態に戻ることはない。
【0018】
図1の電源電圧は、5V以上である。信号待ち受け状態では、トランジスタ1(Tr1)がON、トランジスタ2(Tr2)はOFF状態である。16ビットのキーワード信号が、キーワード照合回路によって、あらかじめ設定されていたキーワード情報と照合される。キーワードが誤っていたとき、NG信号を出力するが、この例では、3回連続誤ったキーワードを入力されると、不正アクセスと判断する。その場合、Tr1がOFF、Tr2がON状態になり、電源電圧がヒューズ素子に直接印加され、ヒューズ素子は、高インピーダンス状態に不可逆的に変移する。この結果、この集積回路は、外部からの電源電圧、信号を受け取ることが不可能となり、アクセスできなくなる。
【0019】
(第1の実施形態)
図1におけるヒューズ素子として、PEDOT/PSS(poly(ethylenedioxythiphene)/polystyrenesulphonic acid )をインクジェット法を用いて、幅50ミクロンの線状に形成し、駆動実験を行なった。インターフェイス回路部分は、Tr1,Tr2トランジスタに関する部分のみ、有機半導体を用いたTFT(Thin Film Transistor)を用いた。基板は、ポリイミドフィルムを用いた。TFTのゲート長は50ミクロン、ゲート幅は10mmであった。
【0020】
不正アクセスを受けたと想定し、Tr1をOFF状態、Tr2をON状態としたところ、ヒューズ素子は高インピーダンス状態となり、アクセスは受け入れられない状態となった。
【0021】
(第2の実施形態)
図3は、第1の実施形態と同様に集積回路のインターフェイス部分の一例を示したものである。不可逆的に高インピーダンス状態と低インピーダンス状態を選択できる抵抗素子として、一例として初期状態が高インピーダンス状態にあるものを用いる。これをアンチヒューズ素子と称し、インターフェイス回路入力部分に取り付けられる。
【0022】
図4は、アンチヒューズ素子の電気特性を示したものである。1回目の電圧印加では、3.7V付近で低インピーダンス状態に変移し、2回目の電圧印加では低インピーダンス状態を維持し、以後高インピーダンス状態に戻ることはない。
【0023】
図1の電源電圧は、5V程度である。信号待ち受け状態では、トランジスタ1(Tr1)、トランジスタ2(Tr2)ともON状態である。16ビットのキーワード信号が、キーワード照合回路によって、あらかじめ設定されていたキーワード情報と照合される。キーワードが誤っていたとき、NG信号を出力するが、この例では、3回連続誤ったキーワードを入力されると、不正アクセスと判断する。その場合、Tr1、Tr2ともOFF状態になり、電圧昇圧器が起動し、10V程度の高電圧がアンチヒューズ素子に直接印加され、アンチヒューズ素子は、低インピーダンス状態に不可逆的に変移する。この結果、この集積回路は、外部からの電源電圧、信号を受け取ることが不可能となり、アクセスできなくなる。
【0024】
本実施形態では、アンチヒューズ素子として、高抵抗のシリコン酸化膜を金薄膜で挟んだ構造(キャパシタ構造)をもった素子を用いた。
【0025】
【発明の効果】
本発明によると、簡単な方法で、偽造や成りすまし、不正アクセスに強い集積回路を構成することが可能になる。
【0026】
また、さらに安全性の高いICカードを実現することができる。
【図面の簡単な説明】
【図1】本発明の回路の概念を示す概略図である。
【図2】第1の実施形態の抵抗素子の電気特性を示すグラフである。
【図3】第2の実施形態の回路の概念を示す概略図である。
【図4】第2の実施形態の抵抗素子の電気特性を示すグラフである。
【発明の属する技術分野】
本発明は集積回路の不正アクセス防止方法に関する。
【0002】
【従来の技術】
近年、半導体集積回路を用いた情報タグ、ICカードが交通、クレジットカード、プリペイドカードなどが市場に投入され、徐々に市場拡大している。このような情報タグ、カードを一般にスマートカードと称することが多く、磁気ストライプカードなどに比べ、偽造カードの製造が困難であるとされている。しかし、カード内部のキーワードや論理回路構造が解析され、偽造、改ざん、成りすましの被害が絶えないのも事実である。これに対抗して、スマートカードの安全性を高めるために、データ幅を大きくしたり、ロジックを複雑にしたりする対策がなれているが、いずれも格段に高コストになり、低価格への圧力が強いスマートカード市場ではおのずと限界があるのが実情である。
【0003】
また、スマートカードに限らず、秘匿性の高い暗号技術は、128ビットの鍵を持ち、大規模なマイクロプロセッサを備えたシステムになっており、今後ますます大規模化、複雑化してゆくと考えられる。
【0004】
【発明が解決しようとする課題】
本発明は、偽造や成りすまし、不正アクセスに強い集積回路は、複雑で高価であるという、従来の課題を解決しようとするものである。したがって、本発明の目的は、簡単な構造でかつ製造が容易で、安価な不正アクセス防止方法を提供することにある。
【0005】
【課題を解決するための手段】
よって本発明は、
集積回路内のインターフェイス部分または周辺回路部分において、不可逆的に高インピーダンス状態と低インピーダンス状態を選択できる抵抗素子を1個または複数個備え、あらかじめ集積回路内に設定された照合情報および規格と異なる信号を少なくとも1回受けたときに前記抵抗素子のインピーダンスを初期状態から変化させ、前記集積回路への一部または全部のアクセスを不可逆的に停止させることを特徴とする集積回路の不正アクセス防止方法を提供する。
【0006】
【発明の実施の形態】
本発明は、
(1);集積回路内のインターフェイス部分または周辺回路部分において、不可逆的に高インピーダンス状態と低インピーダンス状態を選択できる抵抗素子を1個または複数個備え、あらかじめ集積回路内に設定された照合情報および規格と異なる信号を少なくとも1回受けたときに前記抵抗素子のインピーダンスを初期状態から変化させ、前記集積回路への一部または全部のアクセスを不可逆的に停止させることを特徴とする集積回路の不正アクセス防止方法に係る。
また(2);前記抵抗素子が有機物導電体を含むことを特徴とする、(1)記述される集積回路の不正アクセス防止方法も好ましい。
また(3);前記抵抗素子がキャパシタであることを特徴とする、(1)に記述される集積回路の不正アクセス防止方法も好ましい。
また(4);前記抵抗素子のインピーダンスを変化させる手段として、通常動作時より高い電圧を印加することを特徴とする、(1)に記述される集積回路の不正アクセス防止方法も好ましい。
また(5);前記抵抗素子のインピーダンスを変化させる手段として、通常動作時より大きな電流を印加することを特徴とする、(1)に記述される集積回路の不正アクセス防止方法も好ましい。
また(6);前記あらかじめ集積回路内に設定された照合情報および規格が、キーワードまたは論理であることを特徴とする、(1)に記述される集積回路の不正アクセス防止方法も好ましい。
また(7);前記あらかじめ集積回路内に設定された照合情報および規格が、仕様と異なるクロック周波数であることを特徴とする、(1)に記述される集積回路および不正アクセス防止方法も好ましい。
また(8);前記あらかじめ集積回路内に設定された照合情報および規格が、仕様と異なる電源電圧であることを特徴とする、(1)に記述される集積回路および不正アクセス防止方法も好ましい。
また(9);前記集積回路が有機物半導体を含むことを特徴とする(1)に記述される集積回路の不正アクセス防止方法も好ましい。
また(10);前記不正アクセス防止方法を使用したICカードも好ましい。
【0007】
本発明の特徴は、集積回路内のインターフェイス部分または周辺回路部分において、不可逆的に高インピーダンス状態と低インピーダンス状態を選択できる抵抗素子を1個または複数個備え、あらかじめ集積回路内に設定された照合情報および規格と異なるデータを少なくとも1回受けたときに前記抵抗素子のインピーダンスを初期状態から変化させ、前記集積回路への一部または全部のアクセスを不可逆的に停止させることにある。前記インターフェイス部分とは、前記集積回路に信号を入力、出力する回路部分のことである。また、前記周辺回路とは、メモリアレイ、マイクロプロセッサコア以外の回路部分のことである。本発明は、前記抵抗素子には、前記高または低インピーダンス状態、すなわち抵抗値が高い常態と低い状態の2つがあり、このうちどちらかが初期状態であり、これを変化させることができる。前記あらかじめ集積回路内に設定された照合情報および規格と異なる信号とは、キーワード、論理、電源電圧、駆動周波数(クロック周波数)などであり、これらが故意に入力されることは、悪意の(チップ解析により、駆動条件やキーワードなどを盗むことを目的とするような)不正アクセスがなされたと判断される。
【0008】
前記抵抗素子が有機物導電体を含むものであってもよい。
【0009】
前記抵抗素子がキャパシタ構造であってもよい。
【0010】
前記抵抗素子のインピーダンスを変化させる手段として、通常動作時より高い電圧または大きな電流を印加してもよい。
【0011】
前記あらかじめ集積回路内に設定された照合情報および規格が、キーワードまたは論理、仕様と異なるクロック周波数、仕様と異なる電源電圧であってもよい。
【0012】
前記集積回路が有機物半導体を含むものであってもよい。
【0013】
これらの方法により、集積回路が不正アクセスによる解析を受けにくくなり、安全性が向上する。したがって、ローコストで安全性の高い前記不正アクセス防止方法を使用したICカードなどを実現することができる。
【0014】
以下、本発明の実施の形態について図面を参照して説明する。
【0015】
図1、図2に示す本実施形態の集積回路および不正アクセス防止方法について説明する。
【0016】
図1は、集積回路のインターフェイス部分の一例を示したものである。入力端子には、電源電圧と信号パルスを重ねた信号を入力する。信号パルスは、16ビットのキーワード信号と、16ビットの計算ロジック用データからなる。インターフェイス回路には、電源電圧と信号パルスを分離する回路が含まれ、キーワード信号は、キーワード照合回路に送られ、ロジック用データはロジック回路に送られる。不可逆的に高インピーダンス状態と低インピーダンス状態を選択できる抵抗素子として、一例として初期状態が低インピーダンス状態にあるものを用いる。これをヒューズ素子と称し、インターフェイス回路入力端子部分に取り付けられる。
【0017】
図2は、ヒューズ素子の電気特性を示したものである。1回目の電圧印加では、4V付近で高インピーダンス状態に変移し、2回目の電圧印加では高インピーダンス状態を維持し、以後低インピーダンス状態に戻ることはない。
【0018】
図1の電源電圧は、5V以上である。信号待ち受け状態では、トランジスタ1(Tr1)がON、トランジスタ2(Tr2)はOFF状態である。16ビットのキーワード信号が、キーワード照合回路によって、あらかじめ設定されていたキーワード情報と照合される。キーワードが誤っていたとき、NG信号を出力するが、この例では、3回連続誤ったキーワードを入力されると、不正アクセスと判断する。その場合、Tr1がOFF、Tr2がON状態になり、電源電圧がヒューズ素子に直接印加され、ヒューズ素子は、高インピーダンス状態に不可逆的に変移する。この結果、この集積回路は、外部からの電源電圧、信号を受け取ることが不可能となり、アクセスできなくなる。
【0019】
(第1の実施形態)
図1におけるヒューズ素子として、PEDOT/PSS(poly(ethylenedioxythiphene)/polystyrenesulphonic acid )をインクジェット法を用いて、幅50ミクロンの線状に形成し、駆動実験を行なった。インターフェイス回路部分は、Tr1,Tr2トランジスタに関する部分のみ、有機半導体を用いたTFT(Thin Film Transistor)を用いた。基板は、ポリイミドフィルムを用いた。TFTのゲート長は50ミクロン、ゲート幅は10mmであった。
【0020】
不正アクセスを受けたと想定し、Tr1をOFF状態、Tr2をON状態としたところ、ヒューズ素子は高インピーダンス状態となり、アクセスは受け入れられない状態となった。
【0021】
(第2の実施形態)
図3は、第1の実施形態と同様に集積回路のインターフェイス部分の一例を示したものである。不可逆的に高インピーダンス状態と低インピーダンス状態を選択できる抵抗素子として、一例として初期状態が高インピーダンス状態にあるものを用いる。これをアンチヒューズ素子と称し、インターフェイス回路入力部分に取り付けられる。
【0022】
図4は、アンチヒューズ素子の電気特性を示したものである。1回目の電圧印加では、3.7V付近で低インピーダンス状態に変移し、2回目の電圧印加では低インピーダンス状態を維持し、以後高インピーダンス状態に戻ることはない。
【0023】
図1の電源電圧は、5V程度である。信号待ち受け状態では、トランジスタ1(Tr1)、トランジスタ2(Tr2)ともON状態である。16ビットのキーワード信号が、キーワード照合回路によって、あらかじめ設定されていたキーワード情報と照合される。キーワードが誤っていたとき、NG信号を出力するが、この例では、3回連続誤ったキーワードを入力されると、不正アクセスと判断する。その場合、Tr1、Tr2ともOFF状態になり、電圧昇圧器が起動し、10V程度の高電圧がアンチヒューズ素子に直接印加され、アンチヒューズ素子は、低インピーダンス状態に不可逆的に変移する。この結果、この集積回路は、外部からの電源電圧、信号を受け取ることが不可能となり、アクセスできなくなる。
【0024】
本実施形態では、アンチヒューズ素子として、高抵抗のシリコン酸化膜を金薄膜で挟んだ構造(キャパシタ構造)をもった素子を用いた。
【0025】
【発明の効果】
本発明によると、簡単な方法で、偽造や成りすまし、不正アクセスに強い集積回路を構成することが可能になる。
【0026】
また、さらに安全性の高いICカードを実現することができる。
【図面の簡単な説明】
【図1】本発明の回路の概念を示す概略図である。
【図2】第1の実施形態の抵抗素子の電気特性を示すグラフである。
【図3】第2の実施形態の回路の概念を示す概略図である。
【図4】第2の実施形態の抵抗素子の電気特性を示すグラフである。
Claims (1)
- 集積回路内のインターフェイス部分または周辺回路部分において、不可逆的に高インピーダンス状態と低インピーダンス状態を選択できる抵抗素子を1個または複数個備え、あらかじめ集積回路内に設定された照合情報および規格と異なる信号を少なくとも1回受けたときに前記抵抗素子のインピーダンスを初期状態から変化させ、前記集積回路への一部または全部のアクセスを不可逆的に停止させることを特徴とする集積回路の不正アクセス防止方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003094813A JP2004302845A (ja) | 2003-03-31 | 2003-03-31 | 不正アクセス防止方法 |
PCT/JP2004/004341 WO2004088581A1 (en) | 2003-03-31 | 2004-03-26 | Unauthorized access prevention method |
US10/538,037 US20060108416A1 (en) | 2003-03-31 | 2004-03-26 | Unauthorized access prevention method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003094813A JP2004302845A (ja) | 2003-03-31 | 2003-03-31 | 不正アクセス防止方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004302845A true JP2004302845A (ja) | 2004-10-28 |
Family
ID=33127408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003094813A Withdrawn JP2004302845A (ja) | 2003-03-31 | 2003-03-31 | 不正アクセス防止方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20060108416A1 (ja) |
JP (1) | JP2004302845A (ja) |
WO (1) | WO2004088581A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006172451A (ja) * | 2004-12-17 | 2006-06-29 | Internatl Business Mach Corp <Ibm> | アーキテクチャを隠し、リバースエンジニアリングを防止し、デバイスを動作不能にするための、電気的にプログラム可能なヒューズの使用 |
JP2012128861A (ja) * | 2010-12-14 | 2012-07-05 | Oberthur Technologies | ヒューズによって保護されたマイクロ回路カード |
JP2019016950A (ja) * | 2017-07-07 | 2019-01-31 | 富士通株式会社 | 電子装置、情報処理装置及び電子装置の制御方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7817043B2 (en) * | 2004-11-30 | 2010-10-19 | Canon Kabushiki Kaisha | Radio frequency tag |
WO2006075800A1 (en) * | 2005-01-17 | 2006-07-20 | Canon Kabushiki Kaisha | Resonance tag, method of reversibly changing resonance characteristics of resonance circuit, and capacitive element |
JP2008164587A (ja) * | 2006-12-06 | 2008-07-17 | Canon Inc | 温度センサ付共振タグ |
EP2174360A4 (en) | 2007-06-29 | 2013-12-11 | Artificial Muscle Inc | CONVERTER WITH ELECTROACTIVE POLYMER FOR SENSOR REVIEW APPLICATIONS |
KR20140008416A (ko) | 2011-03-01 | 2014-01-21 | 바이엘 인텔렉쳐 프로퍼티 게엠베하 | 변형가능한 중합체 장치 및 필름을 제조하기 위한 자동화 제조 방법 |
WO2012148644A2 (en) * | 2011-04-07 | 2012-11-01 | Bayer Materialscience Ag | Conductive polymer fuse |
WO2013192143A1 (en) | 2012-06-18 | 2013-12-27 | Bayer Intellectual Property Gmbh | Stretch frame for stretching process |
US9590193B2 (en) | 2012-10-24 | 2017-03-07 | Parker-Hannifin Corporation | Polymer diode |
MX356472B (es) * | 2013-08-14 | 2018-05-30 | Saga Coffee S P A | Aparato dispensador para despachar un producto alimenticio. |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2206431B (en) * | 1987-06-30 | 1991-05-29 | Motorola Inc | Data card circuits |
FR2704081B1 (fr) * | 1993-04-16 | 1995-05-19 | France Telecom | Procédé de mise à jour d'une carte à mémoire et carte à mémoire pour la mise en Óoeuvre de ce procédé. |
GB2288048A (en) * | 1994-03-29 | 1995-10-04 | Winbond Electronics Corp | Intergrated circuit |
US6681304B1 (en) * | 2000-06-30 | 2004-01-20 | Intel Corporation | Method and device for providing hidden storage in non-volatile memory |
US6895509B1 (en) * | 2000-09-21 | 2005-05-17 | Pitney Bowes Inc. | Tamper detection system for securing data |
AU2002227138A1 (en) * | 2000-10-24 | 2002-05-06 | Molecular Electronics Corporation | Three-terminal field-controlled molecular devices |
US6608498B2 (en) * | 2001-06-20 | 2003-08-19 | Koninklijke Philips Electronics N.V. | Method for characterizing an active track and latch sense-amp (comparator) in a one time programmable (OTP) salicided poly fuse array |
US6495426B1 (en) * | 2001-08-09 | 2002-12-17 | Lsi Logic Corporation | Method for simultaneous formation of integrated capacitor and fuse |
US6873027B2 (en) * | 2001-10-26 | 2005-03-29 | International Business Machines Corporation | Encapsulated energy-dissipative fuse for integrated circuits and method of making the same |
US6735108B2 (en) * | 2002-07-08 | 2004-05-11 | Micron Technology, Inc. | ROM embedded DRAM with anti-fuse programming |
US20040068656A1 (en) * | 2002-10-07 | 2004-04-08 | Max Lu | Smart card wake up system |
US20060109264A1 (en) * | 2003-03-28 | 2006-05-25 | Cannon Kabushiki Kaisha | Driving method of integrated circuit |
US7817043B2 (en) * | 2004-11-30 | 2010-10-19 | Canon Kabushiki Kaisha | Radio frequency tag |
US7359173B2 (en) * | 2005-07-26 | 2008-04-15 | Texas Instruments Incorporated | System and method for protecting IC components |
-
2003
- 2003-03-31 JP JP2003094813A patent/JP2004302845A/ja not_active Withdrawn
-
2004
- 2004-03-26 US US10/538,037 patent/US20060108416A1/en not_active Abandoned
- 2004-03-26 WO PCT/JP2004/004341 patent/WO2004088581A1/en active Application Filing
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006172451A (ja) * | 2004-12-17 | 2006-06-29 | Internatl Business Mach Corp <Ibm> | アーキテクチャを隠し、リバースエンジニアリングを防止し、デバイスを動作不能にするための、電気的にプログラム可能なヒューズの使用 |
JP2012128861A (ja) * | 2010-12-14 | 2012-07-05 | Oberthur Technologies | ヒューズによって保護されたマイクロ回路カード |
JP2019016950A (ja) * | 2017-07-07 | 2019-01-31 | 富士通株式会社 | 電子装置、情報処理装置及び電子装置の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US20060108416A1 (en) | 2006-05-25 |
WO2004088581A1 (en) | 2004-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7090139B2 (en) | IC card and method of manufacturing the same | |
JP2004302845A (ja) | 不正アクセス防止方法 | |
CA2612589C (en) | Security document comprising an integrated circuit and an integrated display element | |
CN100461411C (zh) | 半导体器件 | |
US7210634B2 (en) | Circuit for generating an identification code for an IC | |
US20090199004A1 (en) | System and method for self-authenticating token | |
US7835422B2 (en) | Semiconductor device | |
WO2002031761A1 (en) | Dual mode smart card and associated methods | |
US7973410B2 (en) | Semiconductor device | |
US8772917B2 (en) | Semiconductor device having an antenna | |
EP2135254A1 (en) | Stressed magnetoresistive tamper detection devices | |
US7375714B2 (en) | Active-matrix driving device, electrostatic capacitance detection device, and electronic equipment | |
JP2004220175A (ja) | 情報カード、情報カード用装着装置、情報カード装置、情報カード処理装置及び情報カード処理方法 | |
JP2005069869A (ja) | 静電容量検出装置及びその駆動方法、指紋センサ並びにバイオメトリクス認証装置 | |
JP3874054B2 (ja) | 半導体回路内蔵構造体 | |
US11250224B2 (en) | Power supply package with built-in radio frequency identification tag | |
EP0013192A1 (fr) | Système de traitement d'informations à cartes portatives et à postes de commande, utilisant des éléments à bulles magnétiques | |
JP2001034725A (ja) | 非接触icモジュール及びその製造方法、並びに、非接触情報媒体 | |
JP3641182B2 (ja) | 自己破壊型半導体装置 | |
US9226392B2 (en) | Tamper protection device and data transaction apparatus | |
JP6623473B2 (ja) | 偽造防止回路 | |
KR100675247B1 (ko) | 테스트 단자 무효화 회로, 테스트 단자 무효화 방법, 불휘발성 반도체 기억 장치 및 ic 카드 | |
US9449204B1 (en) | Anti-recording card reading device | |
JP3542837B2 (ja) | Icカード用リーダライタ | |
JP5398463B2 (ja) | インタフェースic及びこれを備えるメモリカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |