CN100461411C - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN100461411C
CN100461411C CNB200580003483XA CN200580003483A CN100461411C CN 100461411 C CN100461411 C CN 100461411C CN B200580003483X A CNB200580003483X A CN B200580003483XA CN 200580003483 A CN200580003483 A CN 200580003483A CN 100461411 C CN100461411 C CN 100461411C
Authority
CN
China
Prior art keywords
semiconductor device
substrate
antenna
transistor
storage area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200580003483XA
Other languages
English (en)
Other versions
CN1914732A (zh
Inventor
小山润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1914732A publication Critical patent/CN1914732A/zh
Application granted granted Critical
Publication of CN100461411C publication Critical patent/CN100461411C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Abstract

本发明提供一种功率通过尽可能地抑制功耗来稳定的半导体器件。本发明的半导体器件包括每个包含多个晶体管的逻辑部分和存储部分，检测逻辑部分和存储部分的工作频率的一个或全部两个的检测部分，提供第V控制信号到逻辑部分和存储部分的一个或全部两个的第V控制，以及天线。多个晶体管的每个具有输入有逻辑信号的第一栅电极，输入有第V控制信号的第二栅电极，以及半导体薄膜，使得第二栅电极、半导体薄膜和第一栅电极从底部开始以该顺序提供。

Description

半导体器件
技术领域
本发明涉及一种能够发送和接收数据的半导体器件。
背景技术
近年来，半导体器件已经研制并用作CPU和存储器。其中，消耗大功率的半导体器件具有如下问题，即需要较大的电池和冷却风扇，从而电子装置自身尺寸增加。考虑到上述，提出一种复合半导体器件，其具有布线衬底和包装附着到彼此以满足高导热性和低弹性的结构。
[专利文献1]
日本专利公开07-74282号
能够发送和接收数据的半导体器件已经被研制，称作无线标签、RFID标签等。已经进入实际使用的半导体器件在许多情况下包括天线和使用半导体衬底(IC芯片)形成的电路。IC芯片包括每个具有固定阈电压的多个晶体管。
发明内容
在无线标签中，功率难以稳定并且功耗需要尽可能地抑制，因为功率从天线提供。另外，无线标签执行复杂的处理例如从存储介质中读出数据和密码分析。为了执行这种复杂处理例如密码分析，已经存在需要高功耗的问题。随着功耗增加，需要输入强电磁波，已经存在例如需要读写器的高功耗并且其他设备和人体已经受到不利影响的问题。此外，无线标签和读写器之间的通信距离受到限制。
考虑到上述，本发明提供一种半导体器件，其中功率的稳定性通过尽可能地抑制功耗来实现。另外，本发明提供一种半导体器件，其中功率不会因复杂处理例如密码分析而不稳定并且实现功率的稳定性。此外，本发明提供一种半导体器件，其中不需要输入强电磁波并且到读写器的通信距离改进。
本发明采取下面的措施以解决常规技术的上述问题。
本发明的半导体器件包括每个包含多个晶体管的逻辑部分和存储部分，用于检测逻辑部分和存储部分的一个或全部两个的工作频率的检测部分，提供第V控制信号到逻辑部分和存储部分的一个或全部两个的第V控制，以及天线。多个晶体管的每个具有输入有逻辑信号的第一栅电极，输入有第V控制信号的第二栅电极，以及半导体薄膜使得第二栅电极、半导体薄膜和第一栅电极从底部开始以该顺序提供。
另外，本发明的半导体器件可以包括提供有多个晶体管的衬底。作为选择，本发明的半导体器件可以包括提供有多个晶体管和天线的衬底。作为选择，本发明的半导体器件包括提供有多个晶体管的衬底以及提供有天线的基底使得衬底和基底可以附着到彼此以便将多个晶体管连接到天线。
另外，在本发明的半导体器件中，衬底可以是玻璃衬底或柔性衬底。另外，逻辑部分可以包括控制电路、运算电路、输入/输出电路、电源电路、时钟发生电路、数据解调/调制电路和接口电路中不止一个。另外，检测部分可以是程序或者存储该程序的存储介质。
根据具有上述构造的本发明，可以提供实现低功耗的半导体器件。因此，可以提供这种半导体器件，即功率不会因复杂处理例如密码分析而不稳定并且实现稳定操作。另外，可以提供这种半导体器件，即不需要输入强电磁波并且到读写器的通信距离改进。
附图说明
图1是说明本发明半导体器件的构造的图。
图2A～2C是说明本发明半导体器件的构造的图。
图3是说明本发明半导体器件的构造的图。
图4A和4B是说明本发明半导体器件的构造的图。
图5是说明本发明半导体器件的构造的图。
图6A～6D说明描述本发明半导体器件的构造。
图7A～7D是说明本发明半导体器件的构造的图。
图8A～8H是说明本发明半导体器件的应用的视图。
图9A和9B是说明本发明半导体器件的应用的视图。
图10A～10C是说明本发明半导体器件的构造的图。
具体实施方式
虽然本发明将参考附随附图通过实施方案特别地描述，应当理解，各种改变和修改将对本领域技术人员显然。因此，除非这种改变和修改背离于本发明的范围，否则它们应当解释为包括在本发明中。因此，本发明不应当解释为局限于实施方案的公开内容。注意，本发明构成中完全相同的部分在不同附图中由相同的参考数字表示。
本发明的半导体器件10包括逻辑部分11、存储部分12、检测部分13、第V控制14和天线15(参看图1)。本发明的半导体器件10以非接触方式通信数据。逻辑部分11是电源电路、时钟发生电路、数据解调/调制电路、接口电路、控制电路、运算电路和输入/输出电路中不止一个。控制电路、运算电路和输入/输出电路是CPU(中央处理单元)的组件。电源电路用来基于从天线15输入的交变信号为半导体器件中的各个电路产生电源。时钟发生电路用来基于从天线15输入的交变信号为半导体器件中的各个电路产生时钟。数据解调/调制电路用来解调和调制与读写器18通信的数据。天线15用来发送和接收电磁场和无线电波。读写器18控制与半导体器件的通信、控制及其数据的处理。注意，逻辑部分11并不局限于该构造并且可以采取各种构造。例如，另一个组件例如电源电压的补偿电路和专用于密码分析的硬件另外提供。存储部分12是DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、FeRAM(铁电随机存取存储器)、掩模ROM(掩模只读存储器)、熔丝PROM(熔丝可编程只读存储器)、反熔丝PROM、EPROM(电可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)、闪速存储器等的一个或多个。
逻辑部分11和存储部分12每个包括多个晶体管。晶体管的每个具有输入有逻辑信号的第一栅电极和输入有第V控制信号的第二栅电极。下面描述具有第一和第二栅电极的晶体管的结构(参看图2A和2B)。在附图中，n型晶体管21和p型晶体管22作为多个晶体管实例显示。
n型晶体管21和p型晶体管22在由玻璃、石英、塑料、金属氧化物或硅制成的衬底20上形成。n型晶体管21具有第一栅电极33，包括源极和漏极区域(也称作杂质区域)26和27以及通道形成区域30的半导体薄膜，以及第二栅电极23。p型晶体管22具有第一栅电极34，包括源极和漏极区域28和29以及通道形成区域31的半导体薄膜，以及第二栅电极24。第一栅极绝缘薄膜32提供在第一栅电极33/34与半导体薄膜之间。第二栅极绝缘薄膜25提供在第二栅电极23/24与半导体薄膜之间。而且，连接到源极和漏极区域26～29的源极和漏极导线35～37提供在衬底20上。
接下来，描述具有第一和第二栅电极的上述晶体管的漏极电流(Id)和栅极电压(Vg)之间的特性(参看图2C)。曲线91显示当晶体管的第二栅电极施加正电压时的特性，曲线92显示当第二栅电极施加0V时的特性，而曲线93显示当第二栅电极施加负电压时的特性。
如这里所示，当第二栅电极施加正电压时，曲线向左偏移并且域电压降低。另一方面，当第二栅电极施加负电压时，曲线向右偏移并且域电压升高。本发明利用该现象使得在需要高速操作的情况下，第二栅电极施加正电压以降低阈电压，然而在功耗通过减小漏电流而减少的情况下，第二栅电极施加负电压以增加阈电压。
检测部分13包括用于检测逻辑部分11和存储部分12的工作频率的工作频率检测装置，以及用于鉴别逻辑部分11和存储部分12的工作方式的鉴别装置(参看图3)。工作频率检测装置计数在某一时期内某个指令使用了多少次。鉴别装置比较工作频率检测装置的输出和存储在存储器中的参考值，并且如果工作频率检测装置的输出等于或小于参考值，工作方式识别为第一方式(备用方式)。另一方面，如果工作频率检测装置的输出等于或大于参考值时，工作方式识别为第二方式(活动方式)。检测部分13是程序或者存储该程序的存储介质。注意，存储参考值的存储器可以提供在半导体器件的内部或外部。
第V控制14包括存储器63、D/A转换器部分64和缓冲器65(参看图3)。存储器63接收关于来自检测部分13的检测结果的数据以存储它。D/A转换器部分64将存储的数据转换成模式电压。缓冲器65输出缓冲之后的模拟电压并且输出第V控制信号。这里，使阈电压为高的第V控制信号输出到处于备用方式的逻辑部分11和存储部分12的块中的晶体管，而使阈电压为低的第V控制信号输出到处于活动方式的逻辑部分11和存储部分12的块中的晶体管。通过提供有设置高阈电压的第V控制信号，处于备用方式的块的晶体管当然关闭。结果，漏电流减小并且实现低功耗。另一方面，通过提供有设置低阈电压的第V控制信号，实现处于活动方式的块的晶体管的高速操作。
注意，第V控制信号在这里提供到处于备用方式和活动方式的块，但是，本发明并不局限于此，并且第V控制信号可以提供到处于备用方式的块或者处于活动方式的块。第V控制14的构造并不局限于上述构造。例如，在逻辑部分11和存储部分12具有多个块的情况下，存储器63、D/A转换器部分64和缓冲器65可以为每个块而提供。
非接触型半导体器件在上面描述，但是，本发明并不局限于此并且可以是接触型。
[实施方案1]
检测部分13中的工作频率检测装置和鉴别装置的构造使用图4A和4B描述。工作频率检测装置包括地址比较器71、地址存储器72、计数器73和复位信号产生电路74。鉴别装置包括鉴别电路75和鉴别参考数据存储器76。
地址比较器71连接到地址总线70和地址存储器72。第一地址数据从地址总线70输入。第一地址数据和输入到地址存储器72的第二地址数据由地址比较器71彼此比较。当第一地址数据和第二地址数据彼此一致时，显示一致的信号输出到计数器73。计数器73计数地址比较器71的输出。复位信号产生电路74周期性地输出复位信号到计数器73。
在每0.01秒一个复位信号输入到计数器73的情况下，例如，计数器73计数0.01秒中第一地址数据和第二地址数据彼此一致多少次。
注意，具有复位端子的已知计数器可以用作计数器73。复位信号产生电路74将固定频率信号例如时钟信号划分成所需数目。
鉴别电路75比较计数器73的输出和存储在鉴别参考数据存储器76中的参考值。在计数器73的输出等于或大于参考值的情况下，第V控制14操作以提供使阈电压为低的第V控制信号。同时，在计数器73的输出等于或小于参考值的情况下，第V控制14操作以提供使阈电压为高的第V控制信号。具体地，鉴别参考数据存储器76中的参考值从计数器73的输出中减去。当差从正值变成0时或者当差从负值变成0时第V控制14操作。另外，当差从0变成负值时或者当差从0变成正值时，第V控制14操作。
当存储在鉴别参考数据存储器76中的参考值从计数器73的输出中减去，并且差从正值变成0或者当差从负值变成0时，第V控制14提供使阈电压为低的第V控制信号，使阈电压为高的第V控制信号，或不提供第V控制信号。
当差从0变成负值时，第V控制14提供使阈电压为高的第V控制信号。
同时，当差从0变成正值时，第V控制14提供使阈电压为低的第V控制信号。
接下来描述地址比较器71的构造。4位的情况为了简单而在这里说明。地址总线70和地址存储器72的每位的地址数据输入到EXOR电路77～80的输入节点的每个。EXOR电路77～80的输出输入到NOR电路81的输入节点。NOR电路81的输出节点连接到闩锁电路82。闩锁脉冲输入到闩锁电路82以在开/关切换终止之后闩锁数据。注意，闩锁电路82为防止切换操作时的假信号而提供，并且不一定提供。
[实施方案2]
作为本发明上述五个组件(逻辑部分11、存储部分12、检测部分13、第V控制14和天线15)之一的逻辑部分11的构造使用图5详细描述。与CPU相对应的半导体器件这里为描述而说明。
与CPU相对应的半导体器件包括定时控制51、指令译码器52、寄存器阵列53、地址逻辑和缓冲器54、数据总线接口55、ALU(运算逻辑单元)56、指令寄存器57、检测部分13和第V控制14。定时控制51例如从外部接收指令并且将其转换成数据供内部发送到另一块，并且依赖于内部操作提供存储数据等到外部的读或写的指令。指令译码器52将外部指令转换成内部指令。寄存器阵列53是临时保存数据的易失性存储器。地址逻辑和缓冲器54指定外部存储器的地址。数据总线接口55，例如，提供数据到外部存储器等，并且读取外部存储器的数据。ALU 56执行运算操作。指令寄存器57临时存储数据。
逻辑部分11对应于定时控制51、指令译码器52、存储器阵列53、地址逻辑和缓冲器54、数据总线接口55、ALU 56和指令寄存器57。检测部分13连接到包括在逻辑部分11中的电路的每个和连接到第V控制14。第V控制14连接到逻辑部分11中的电路的每个和连接到检测部分13。
[实施方案3]
根据本发明的半导体器件，数据读取和数据写入可以非接触方式执行，并且可以使用通常划分成三种方法的数据传输方法的任何一种，即数据通信由面向彼此而提供的一对线圈的相互感应而执行的电磁耦合方法，数据通信由感应电磁场执行的电磁感应方法，以及数据通信通过利用无线电波执行的无线电波方法。用于发送数据的天线15以两种方式提供，即天线15提供在具有多个晶体管的衬底20上的情况(参看图6A和6C)，以及端子部分提供在具有多个晶体管的衬底20上而天线15提供以连接到端子部分的情况(参看图6B和6D)。提供在衬底20上的多个晶体管在这里称作元件组85。
在前者结构(图6A和6C)中，构成逻辑部分11等的元件组85，以及用作天线15的导电薄膜提供在衬底20上。在附图中，用作天线15的导电薄膜与源极和漏极导线提供在同一层中。但是，本发明并不局限于该结构。将天线15与第一栅电极或第二栅电极提供在同一层中，或者用绝缘薄膜覆盖元件组85并且将天线15提供在绝缘薄膜上是可能的。
在后者结构(图6B和6D)中，元件组85和端子部分86提供在衬底20上。在附图中，包括在元件组85中的晶体管的源极或漏极导线用作端子部分86。而且，衬底20附着到衬底(基底)84使得端子部分86和天线15彼此连接。导电粒子87和树脂88置于衬底20和衬底84之间。
元件组85可以通过在大的衬底上形成多个元件组85然后彼此隔离而以低成本提供。石英衬底、玻璃衬底等可以用作衬底，并且优选地使用尺寸上没有限制的玻璃衬底。
包括在元件组85中的多个晶体管可以提供在多个层中。当将元件组85形成在多个层中时，使用层间绝缘薄膜，其优选地由树脂材料例如环氧树脂或丙烯酸树脂、透射树脂材料例如聚酰亚胺树脂、通过聚合而产生的复合材料例如硅氧烷聚合物、包含水溶性均聚物和水溶性共聚物的材料或者无机材料形成。
硅氧烷复合材料以硅氧键作为主链结构并且包含氢作为取代基，或者还包含氟、烷基和芳香族烃的至少一种作为取代基。此外，作为层间绝缘薄膜的材料，优选地使用低介电常数(低k)材料以便减小层间的寄生电容。当寄生电容减小时，高速操作和低功耗可以实现。
作为元件组85中的每个晶体管的活动层，非晶半导体、微晶半导体、多晶半导体、有机半导体的任何一种可以使用，虽然特别地，使用金属元素作为催化剂而结晶的活动层或者由激光照射而结晶的活动层优选地使用以便获得具有良好性质的晶体管。此外，使用SiH4/F2气体或SiH4/H2气体由等离子CVD形成的半导体层，或通过照射激光到半导体层而获得的层可以优选地用作活动层。
对于元件组85中的多个晶体管，在200～600℃(优选地350～500℃)的温度结晶的结晶半导体层(低温多晶硅层)或在600℃或更高的温度结晶的结晶半导体层(高温多晶硅层)可以使用。注意，在高温多晶硅层在衬底上形成的情况下，石英衬底可以使用，与玻璃衬底一样。
期望地，氢或卤素以1×1019～1×1022原子/立方厘米，更优地1×1019～5×1020原子/立方厘米的浓度添加到元件组85中每个晶体管的活动层(特别地，通道形成区域)。根据这一点，可以获得具有很少缺陷的活动层，其中很少裂缝产生。
另外，防止污染物例如碱金属的阻挡薄膜优选地提供以覆盖元件组85中的晶体管或元件组85自身。根据这一点，可以获得没有污染物并且具有提高可靠性的这种元件组85。注意，阻挡薄膜可以由氮化硅薄膜、氮氧化硅薄膜、氧氮化硅薄膜等形成。
元件组85中晶体管的活动层的厚度是20～200nm，优选地40～170nm，更优地45～55nm或145～155nm，再优地50nm或150nm。根据这一点，可以获得甚至当它弯曲时很少裂缝产生的元件组85。
此外，构成元件组85中晶体管的活动层的晶体优选地形成使得其晶粒间界平行于载流子的流动方向(通道长度方向)而延伸。这种活动层可以使用以10MHz或更大，优选地60～100M Hz频率工作的连续波激光(CWLC)或脉冲激光形成。
元件组85中的晶体管优选地具有0.35V/sec或更小(优选地，0.09～0.25V/sec)的S值(亚阈值)和10cm2/Vs或更大的迁移率。这种性质可以通过使用以10MHz或更大频率工作的连续波激光或脉冲激光形成活动层来实现。
此外，元件组85在环形振荡器级别具有1MHz或更大，优选地10MHz或更大的频率(3～5V的电压)。作为选择，每个栅极的频率性质是100kHz或更大，优选地1MHz或更大(3～5V的电压)。
元件组85在由玻璃、石英等形成的衬底20上形成。衬底20上的元件组85可以按照原状使用，或者可以从衬底20剥离(参看图7A)然后附着到柔性衬底59(参看图7B)以便增加更多值。作为柔性衬底20，塑料衬底例如聚碳酸酯、聚芳酯、聚醚砜以及聚四氟乙烯衬底、陶瓷衬底等可以使用。
元件组85可以通过用腐蚀剂去除在衬底20和元件组85之间提供的剥离层的方法；或者通过部分地使用腐蚀剂去除剥离层然后将元件组85物理地从衬底20剥离的方法从衬底20剥离。注意，物理剥离是由外部施加的应力而剥离，例如因从喷嘴喷射的气体的气压或超声波而引起的应力。
作为选择，元件组85可以通过(1)金属氧化物薄膜在高耐热衬底20和元件组85之间形成，并且金属氧化物薄膜由结晶而变弱，从而将元件组85剥离的方法；(2)包含氢的非晶硅薄膜在高耐热衬底20和元件组85之间形成，并且非晶硅薄膜由激光照射或刻蚀而去除，从而将元件组85剥离的方法；(3)元件组85形成于其上的高耐热衬底20机械地或通过使用溶液或气体例如ClF3，ClF2，ClF或BrF3刻蚀而去除，从而将元件组85剥离的方法等从衬底20剥离。剥离的元件组85可以使用商用粘合剂例如环氧树脂粘合剂或树脂添加剂附着到衬底59。
如上所述，通过将元件组85附着到柔性第二衬底59，薄、轻且高度耐冲击半导体器件可以提供(参看图7C)。另外，柔性能够将半导体器件附着到弯曲表面或不规则形状表面，引起各种应用。例如，作为本发明半导体器件一种方式的无线标签61可以紧密附着到弯曲表面例如药瓶(参看图7D)。如果衬底20重复使用，半导体器件的成本可以减少。另外，柔性衬底59与衬底20相比较便宜，从而减少半导体器件的成本。该实施方案可以与前述实施方式和实施方案自由结合来实现。
[实施方案4]
在该实施方案中，描述由剥离处理形成的柔性无线标签(参看图10A)。无线标签包括柔性保护层2301，具有天线2304的柔性保护层2303以及由剥离处理形成的元件组2302。在保护层2303上形成的天线2304电连接到元件组2302。虽然在附图中天线2304仅在保护层2303上形成，本发明并不局限于此，并且天线2304可以另外邻近于保护层2301而形成。注意，阻挡薄膜优选地使用氮化硅薄膜等在元件组2302与保护层2301和2303之间形成。根据这一点，可以提供具有高可靠性的无线标签以便不污染元件组2303。
天线2304期望由银、铜或涂敷有它们的金属形成。天线2304和元件组2302使用各向异性导电薄膜由UV处理或超声波处理彼此连接，虽然本发明并不局限于该种连接方法并且各种方法可以采用。
夹在保护层2301和2303之间的元件组2302具有5μm或更小，优选地0.1～3μm的厚度(参看显示横截面结构的图10B)。当保护层2301和2303的总厚度为d时，保护层2301和2303每个的厚度优选地设置为(d/2)±30μm，更优地(d/2)±10μm。期望地，保护层2301和2303每个具有10～200μm的厚度。元件组2302的面积是5毫米平方(25mm2)或更小，优选地0.3～4毫米平方(0.09～16mm2)。
由有机树脂材料形成的保护层2301和2303具有耐弯曲的性质。由剥离处理形成的元件组2302自身与单晶半导体相比较也耐弯曲。元件组2302可以紧密附着到保护层2301和2303而其间没有任何间隔，从而完成的无线标签自身可以具有耐弯曲的结构。夹在保护层2301和2303之间的这种元件组2302可以置于物体表面上或物体内部，或者安装在纸张内部。
接下来描述将由剥离处理形成的元件组附着到具有弯曲表面的衬底的情况(参看图10C)。从由剥离处理形成的元件组中选择的一个晶体管在图10C中说明。该晶体管在电流流动的方向上线性形成。换句话说，漏电极2305、栅电极2307和源电极2306线性排列。另外，由衬底划出的弧形方向垂直于电流流动的方向。根据这种结构，甚至当衬底弯曲以划出弧形时，减小应力的效应并且抑制包括在元件组中的晶体管特性的变化是可能的。
另外，为了防止活动元件例如晶体管因应力而损坏，期望活动元件的活动区域(硅绝缘区部分)占据衬底整个面积的5～50％(优选地5～30％)。在没有提供活动元件例如TFT的区域中，主要提供基本绝缘薄膜材料、层间绝缘薄膜材料和导线材料。除晶体管等的活动区域之外的区域优选地占据衬底整个面积的60％或更多。根据这种结构，可以提供高度集成且容易弯曲的半导体器件。
本发明的半导体器件可以应用于各种领域。例如，作为本发明半导体器件一种方式的无线标签例如可以安装在账单、硬币、有价证券、证书、不记名债券、包装箱、书籍、记录介质、私人物品、车辆、食品、衣服、保健物品、生活用品、药品、电子装置等上。账单和硬币指市场中的货币并且包括在特殊领域(现金凭单)中作为货币的票据，纪念币等。有价证券指支票、股份证书、期票等(参看图8A)。证书指驾驶执照、居留卡等(参看图8B)。不记名债券指邮票、各种赠券等(参看图8C)。包装箱指饭盒等的包装纸、塑料瓶等(参看图8D)。书籍指书、卷等(参看图8E)。记录介质指DVD软件、录像带等(参看图8F)。私人物品指包、眼镜等(参看图8G)。车辆指有轮车辆例如自行车、船舶等(参看图8H)。食品指食物、饮料等。衣服指服装、鞋袜等。保健物品指医疗设备、健康器械等。生活用品指家具、照明设备等。药品指药、农药等。电子装置指液晶显示设备、EL显示设备、TV接收器(电视机、电视设备和薄电视设备)、移动电话等。当无线标签安装在账单、硬币、有价证券、证书、不记名债券等上时，其伪造可以防止。当无线标签安装在包装箱、书籍、记录介质、私人物品、食品、生活用品、电子装置等上时，检查系统、租赁系统等的效率可以提高。当无线标签安装在车辆、保健物品、药品等上时，其伪造和偷窃可以防止并且可以防止药品以错误的方式取用。无线标签可以附着到产品表面或安装在产品内部。例如，无线标签可以安装在书页内，或者安装在包装的有机树脂内。
当本发明这样应用于产品管理或分配系统时，高性能系统可以实现。例如，读写器95提供在包括显示部分94的便携式终端一侧，而作为本发明半导体器件一种方式的无线标签96提供在产品97一侧(参看图9A)。在这种情况下，当无线标签96接近读写器95时，显示部分94显示关于产品97的数据例如成分、原产地和分配过程的记录。常规地，关于产品97的数据局限于标签上显示的数据。同时，大量数据可以通过提供无线标签96而获得。作为另一个实例，读写器95可以提供在传送带旁边(参看图9B)。在这种情况下，产品97可以容易地检查。该实施方案可以与前述实施方式和实施方案自由结合来实现。

Claims (12)

1.一种半导体器件，包括：
逻辑部分；
存储部分；
检测部分，用于检测逻辑部分的工作频率和存储部分的工作频率的至少一个；
第V控制，用于依据来自检测部分的检测结果将第V控制信号提供到逻辑部分和存储部分的至少一个；以及
天线，
其中逻辑部分和存储部分的每个包括至少一个晶体管；
其中所述至少一个晶体管具有输入有逻辑信号的第一栅电极和输入有第V控制信号的第二栅电极，以及
其中至少逻辑部分提供有来自天线的电功率。
2.一种半导体器件，包括：
逻辑部分；
存储部分；
检测部分，用于检测逻辑部分的工作频率和存储部分的工作频率的至少一个；
第V控制，用于依据来自检测部分的检测结果将第V控制信号提供到逻辑部分和存储部分的至少一个；以及
天线，
其中逻辑部分和存储部分的每个包括至少一个晶体管；
其中所述至少一个晶体管具有输入有逻辑信号的第一栅电极，输入有第V控制信号的第二栅电极，和半导体薄膜，
其中半导体薄膜提供在第二栅电极上，
其中第一栅电极提供在半导体薄膜上，以及
其中至少逻辑部分提供有来自天线的电功率。
3.根据权利要求1和2的任何一个的半导体器件，
其中逻辑部分包括控制电路、运算电路、输入/输出电路、电源电路、时钟发生电路、数据解调/调制电路和接口电路中的不止一个。
4.根据权利要求1和2的任何一个的半导体器件，
其中逻辑部分包括定时控制、指令译码器、寄存器阵列、地址逻辑和缓冲器、数据总线接口、运算逻辑单元和指令寄存器。
5.根据权利要求1和2的任何一个的半导体器件，其中存储部分包括DRAM、SRAM、FeRAM、掩模ROM、熔丝PROM、反熔丝PROM、EPROM、EEPROM和闪速存储器的一个或多个。
6.根据权利要求1和2的任何一个的半导体器件，其中检测部分是程序或存储该程序的存储介质。
7.根据权利要求1或2的任何一个的半导体器件，其中至少一个晶体管被提供在衬底上。
8.根据权利要求1和2的任何一个的半导体器件，其中至少一个晶体管和天线被提供在衬底上。
9.根据权利要求1和2的任何一个的半导体器件，还包括第一衬底和第二衬底，
其中至少一个晶体管被提供为与第一衬底相邻，
其中天线被提供为与第二衬底相邻，以及
其中第一衬底和第二衬底相附着使得至少一个晶体管和天线彼此电连接。
10.根据权利要求7的半导体器件，其中衬底是玻璃衬底和柔性衬底中的一个。
11.根据权利要求8的半导体器件，其中衬底是玻璃衬底和柔性衬底中的一个。
12.根据权利要求9的半导体器件，其中第一和第二衬底的每个是玻璃衬底和柔性衬底中的一个。
CNB200580003483XA 2004-01-30 2005-01-27 半导体器件 Expired - Fee Related CN100461411C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004024248 2004-01-30
JP024248/2004 2004-01-30

Publications (2)

Publication Number Publication Date
CN1914732A CN1914732A (zh) 2007-02-14
CN100461411C true CN100461411C (zh) 2009-02-11

Family

ID=34823921

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200580003483XA Expired - Fee Related CN100461411C (zh) 2004-01-30 2005-01-27 半导体器件

Country Status (5)

Country Link
US (3) US7487373B2 (zh)
EP (1) EP1709688A4 (zh)
JP (2) JP5552500B2 (zh)
CN (1) CN100461411C (zh)
WO (1) WO2005074030A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005074030A1 (en) * 2004-01-30 2005-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
GB0407739D0 (en) * 2004-04-05 2004-05-12 Univ Cambridge Tech Dual-gate transistors
KR100970194B1 (ko) * 2004-06-02 2010-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
KR101328152B1 (ko) 2004-07-14 2013-11-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 무선 프로세서, 무선 메모리, 정보 처리 시스템, 및반도체장치
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
CN100565794C (zh) * 2004-09-24 2009-12-02 株式会社半导体能源研究所 半导体器件及其制造方法
CN101115990B (zh) * 2005-02-10 2010-12-01 株式会社半导体能源研究所 半导体器件
ATE481690T1 (de) * 2005-03-21 2010-10-15 Nxp Bv Rfid-kennzeichnung und verfahren zur herstellung einer rfid-kennzeichnung
US20070220737A1 (en) * 2006-03-17 2007-09-27 Anthony Stoughton Integrated circuit test result communication
US8164933B2 (en) 2007-04-04 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Power source circuit
US8085208B2 (en) * 2007-05-16 2011-12-27 Infineon Technologies Ag Configurable radio frequency element
KR101484297B1 (ko) * 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
CN101884135A (zh) * 2007-12-04 2010-11-10 松下电器产业株式会社 天线装置和通信装置
JP5460108B2 (ja) * 2008-04-18 2014-04-02 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
KR101596698B1 (ko) 2008-04-25 2016-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101582503B1 (ko) 2008-05-12 2016-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
EP2297778A1 (en) * 2008-05-23 2011-03-23 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
WO2009142310A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8053253B2 (en) * 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5248412B2 (ja) * 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101753574B1 (ko) 2008-07-10 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
TWI475282B (zh) * 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
WO2010032602A1 (en) 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102160179B (zh) * 2008-09-19 2014-05-14 株式会社半导体能源研究所 半导体装置及其制造方法
KR101611643B1 (ko) * 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2491586B1 (en) * 2009-10-21 2019-11-20 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
US8907392B2 (en) 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
US20130173944A1 (en) * 2011-12-28 2013-07-04 Lsi Corporation Reducing power consumption of memory
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
CN104485334B (zh) * 2014-12-16 2018-02-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US9847406B2 (en) 2015-08-27 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, storage device, resistor circuit, display device, and electronic device
JP6811084B2 (ja) 2015-12-18 2021-01-13 株式会社半導体エネルギー研究所 半導体装置
WO2017212363A1 (en) 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621443A (ja) * 1992-04-17 1994-01-28 Nec Corp 半導体集積回路
WO1999026290A1 (fr) * 1997-11-13 1999-05-27 Seiko Epson Corporation Semiconducteur integre, detecteur d'etat de fonctionnement, et materiel electronique
JP2000252470A (ja) * 1999-02-25 2000-09-14 Sony Corp 半導体装置およびその製造方法
JP2002041160A (ja) * 2000-07-24 2002-02-08 Univ Tokyo 電力制御装置及び方法並びに電力制御プログラムを記録した記録媒体
JP2003086706A (ja) * 2001-09-13 2003-03-20 Sharp Corp 半導体装置及びその製造方法、スタティック型ランダムアクセスメモリ装置並びに携帯電子機器

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2524679B1 (fr) 1982-04-01 1990-07-06 Suwa Seikosha Kk Procede d'attaque d'un panneau d'affichage a cristaux liquides a matrice active
US4897662A (en) * 1988-12-09 1990-01-30 Dallas Semiconductor Corporation Integrated circuit with wireless freshness seal
DE69108062T2 (de) 1990-01-17 1995-07-20 Toshiba Kawasaki Kk Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix.
JP2939086B2 (ja) 1992-03-30 1999-08-25 三菱電機株式会社 半導体装置
EP0564204A3 (en) 1992-03-30 1994-09-28 Mitsubishi Electric Corp Semiconductor device
US5461338A (en) 1992-04-17 1995-10-24 Nec Corporation Semiconductor integrated circuit incorporated with substrate bias control circuit
JP3254007B2 (ja) 1992-06-09 2002-02-04 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
US5807772A (en) 1992-06-09 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor device with bottom gate connected to source or drain
JP2974552B2 (ja) 1993-06-14 1999-11-10 株式会社東芝 半導体装置
US5477073A (en) 1993-08-20 1995-12-19 Casio Computer Co., Ltd. Thin film semiconductor device including a driver and a matrix circuit
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JPH07134572A (ja) 1993-11-11 1995-05-23 Nec Corp アクティブマトリクス型液晶表示装置の駆動回路
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3253808B2 (ja) 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6489833B1 (en) 1995-03-29 2002-12-03 Hitachi, Ltd. Semiconductor integrated circuit device
JP3557275B2 (ja) 1995-03-29 2004-08-25 株式会社ルネサステクノロジ 半導体集積回路装置及びマイクロコンピュータ
KR100300263B1 (ko) 1995-08-04 2001-12-17 구사마 사부로 박막트랜지스터의제조방법,액티브매트릭스기판의제조방법및액정표시장치
JP3647523B2 (ja) 1995-10-14 2005-05-11 株式会社半導体エネルギー研究所 マトリクス型液晶表示装置
JP3409542B2 (ja) 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
US5814834A (en) 1995-12-04 1998-09-29 Semiconductor Energy Laboratory Co. Thin film semiconductor device
JP3516424B2 (ja) 1996-03-10 2004-04-05 株式会社半導体エネルギー研究所 薄膜半導体装置
US6000036A (en) 1996-07-17 1999-12-07 International Business Machines Corp. Logical steering to avoid hot spots on integrated circuits
JP3424891B2 (ja) 1996-12-27 2003-07-07 三洋電機株式会社 薄膜トランジスタの製造方法および表示装置
KR100506099B1 (ko) 1997-02-24 2005-09-26 산요덴키가부시키가이샤 다결정실리콘막제조방법,박막트랜지스터제조방법,및어닐링장치
US6010923A (en) 1997-03-31 2000-01-04 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region
JP3376247B2 (ja) 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
JPH1131784A (ja) 1997-07-10 1999-02-02 Rohm Co Ltd 非接触ｉｃカード
WO1999010796A1 (fr) 1997-08-27 1999-03-04 Hitachi, Ltd. Circuit integre a semi-conducteurs et systeme de traitement de donnees
US6197624B1 (en) 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JP3552500B2 (ja) 1997-11-12 2004-08-11 セイコーエプソン株式会社 論理振幅レベル変換回路，液晶装置及び電子機器
US6922134B1 (en) * 1998-04-14 2005-07-26 The Goodyear Tire Rubber Company Programmable trimmer for transponder
JP3573957B2 (ja) 1998-05-20 2004-10-06 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ内のプロセッサの動作速度制御方法及びコンピュータ
JP2001051292A (ja) 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
US6512271B1 (en) 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6447448B1 (en) * 1998-12-31 2002-09-10 Ball Semiconductor, Inc. Miniature implanted orthopedic sensors
EP1020839A3 (en) 1999-01-08 2002-11-27 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving circuit therefor
JP2000295488A (ja) * 1999-04-08 2000-10-20 Matsushita Research Institute Tokyo Inc 色域判定装置及び色域変換装置並びに色域表面学習法
JP3376960B2 (ja) 1999-06-01 2003-02-17 日本電気株式会社 半導体記憶装置およびそれを用いたシステム
JP2001109538A (ja) * 1999-10-08 2001-04-20 Nec Eng Ltd パワーマネジメントシステム
JP4347496B2 (ja) 2000-03-31 2009-10-21 共同印刷株式会社 可逆性感熱記録媒体の製造方法
JP2001298090A (ja) 2000-04-17 2001-10-26 Nec Corp 半導体装置
JP3377786B2 (ja) 2000-06-21 2003-02-17 日立マクセル株式会社 半導体チップ
KR100741039B1 (ko) 2000-06-21 2007-07-20 히다치 막셀 가부시키가이샤 반도체칩 및 이것을 사용한 반도체장치
JP4373595B2 (ja) 2000-09-25 2009-11-25 株式会社東芝 コンピュータシステム
JP4599746B2 (ja) * 2001-04-04 2010-12-15 ソニー株式会社 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法
US6815739B2 (en) * 2001-05-18 2004-11-09 Corporation For National Research Initiatives Radio frequency microelectromechanical systems (MEMS) devices on low-temperature co-fired ceramic (LTCC) substrates
US20040207011A1 (en) 2001-07-19 2004-10-21 Hiroshi Iwata Semiconductor device, semiconductor storage device and production methods therefor
JP2003031697A (ja) 2001-07-19 2003-01-31 Sharp Corp スタティック型ランダムアクセスメモリ装置及びその製造方法
JP3873827B2 (ja) * 2001-07-26 2007-01-31 セイコーエプソン株式会社 液晶装置及び電子機器
JP2003280034A (ja) * 2002-03-20 2003-10-02 Sharp Corp Ｔｆｔ基板およびそれを用いる液晶表示装置
JP4457209B2 (ja) * 2002-04-10 2010-04-28 セイコーインスツル株式会社 絶縁ゲート薄膜トランジスタとその制御方法
JP2004110906A (ja) 2002-09-17 2004-04-08 Renesas Technology Corp 半導体記憶装置
JP4012025B2 (ja) 2002-09-24 2007-11-21 大日本印刷株式会社 微小構造体付きフィルムの製造方法と微小構造体付きフィルム
US7307317B2 (en) 2003-04-04 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device
WO2005074030A1 (en) * 2004-01-30 2005-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100970194B1 (ko) 2004-06-02 2010-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7591863B2 (en) 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
CN100474629C (zh) 2004-08-23 2009-04-01 株式会社半导体能源研究所 无线芯片及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621443A (ja) * 1992-04-17 1994-01-28 Nec Corp 半導体集積回路
WO1999026290A1 (fr) * 1997-11-13 1999-05-27 Seiko Epson Corporation Semiconducteur integre, detecteur d'etat de fonctionnement, et materiel electronique
JP2000252470A (ja) * 1999-02-25 2000-09-14 Sony Corp 半導体装置およびその製造方法
JP2002041160A (ja) * 2000-07-24 2002-02-08 Univ Tokyo 電力制御装置及び方法並びに電力制御プログラムを記録した記録媒体
JP2003086706A (ja) * 2001-09-13 2003-03-20 Sharp Corp 半導体装置及びその製造方法、スタティック型ランダムアクセスメモリ装置並びに携帯電子機器

Also Published As

Publication number Publication date
US7987379B2 (en) 2011-07-26
EP1709688A4 (en) 2014-12-31
US20110255326A1 (en) 2011-10-20
US7487373B2 (en) 2009-02-03
JP2012169637A (ja) 2012-09-06
JP5634590B2 (ja) 2014-12-03
WO2005074030A1 (en) 2005-08-11
EP1709688A1 (en) 2006-10-11
JP5552500B2 (ja) 2014-07-16
US20080231354A1 (en) 2008-09-25
US8321711B2 (en) 2012-11-27
JP2014112376A (ja) 2014-06-19
CN1914732A (zh) 2007-02-14
US20090127641A1 (en) 2009-05-21

Similar Documents

Publication Publication Date Title
CN100461411C (zh) 半导体器件
JP7250882B2 (ja) 半導体装置、電子機器
KR101152199B1 (ko) 반도체장치
KR101416876B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
KR20120099432A (ko) 반도체 장치 및 그 제조 방법
CN1892983B (zh) 半导体装置的制造方法
JP5159024B2 (ja) 半導体装置
KR101219068B1 (ko) 반도체 장치 및 이를 이용한 무선 통신 시스템
US8437194B2 (en) Driving method of semiconductor device
CN102750565B (zh) 半导体器件
JP4667053B2 (ja) 半導体装置
JP2005203079A (ja) 半導体装置
JP5049686B2 (ja) 半導体装置及びその駆動方法
JP4789696B2 (ja) 半導体装置
JP2004258559A (ja) 平面表示装置及びその製品情報管理方法
JP2007006464A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090211

Termination date: 20210127