JP3557275B2 - 半導体集積回路装置及びマイクロコンピュータ - Google Patents
半導体集積回路装置及びマイクロコンピュータ Download PDFInfo
- Publication number
- JP3557275B2 JP3557275B2 JP07113695A JP7113695A JP3557275B2 JP 3557275 B2 JP3557275 B2 JP 3557275B2 JP 07113695 A JP07113695 A JP 07113695A JP 7113695 A JP7113695 A JP 7113695A JP 3557275 B2 JP3557275 B2 JP 3557275B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- frequency
- mis transistor
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 230000010355 oscillation Effects 0.000 claims description 182
- 239000000758 substrate Substances 0.000 claims description 113
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims 1
- 230000001419 dependent effect Effects 0.000 description 37
- 101100343605 Arabidopsis thaliana LOG1 gene Proteins 0.000 description 33
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 21
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 21
- 101100339482 Colletotrichum orbiculare (strain 104-T / ATCC 96160 / CBS 514.97 / LARS 414 / MAFF 240422) HOG1 gene Proteins 0.000 description 18
- 238000010586 diagram Methods 0.000 description 18
- 101100350613 Arabidopsis thaliana PLL1 gene Proteins 0.000 description 15
- 230000008859 change Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 7
- 239000002011 CNT10 Substances 0.000 description 6
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 6
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 101000605345 Homo sapiens Prefoldin subunit 1 Proteins 0.000 description 4
- 102100038255 Prefoldin subunit 1 Human genes 0.000 description 4
- 101100236764 Caenorhabditis elegans mcu-1 gene Proteins 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 101100439288 Bombyx mori nuclear polyhedrosis virus CG30 gene Proteins 0.000 description 2
- 239000002229 CNT20 Substances 0.000 description 2
- 101100272680 Paracentrotus lividus BP10 gene Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 1
- 239000002230 CNT30 Substances 0.000 description 1
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 1
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 1
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 1
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
Description
【０００１】
【産業上の利用分野】
本発明は半導体集積回路に係わり、特に高速かつ低電圧動作に適した半導体集積回路装置とマイクロコンピュータおよびそれらを用いたマイクロコンピュータシステムに関する。
【０００２】
【従来の技術】
ＭＯＳトランジスタを１Ｖ程度の低電源電圧で動作させる場合、ドライブ能力を上げ回路の動作速度を向上させるため、ＭＯＳトランジスタのしきい値を低く設定しなければならない。しかし、１９９３ シンポジュウム オン ブイ・エル・エス・アイ サーキッツ ダイジェスト オブ テクニカル ペーパーズ（１９９３年５月）第４５頁から第４６頁（１９９３ Ｓｙｍｐｏｓｉｕｍ ｏｎＶＬＳＩ Ｃｉｒｃｕｉｔｓ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ、 ｐｐ４５−４６（Ｍａｙ １９９３））に述べられているように、しきい値をあまり低く設定すると、ＭＯＳトランジスタのサブスレッショルド特性（テーリング特性）によって、トランジスタを完全にオフすることができなくなり、サブスレッショルドリーク電流が流れ、消費電力が増大するという問題が生じる。
【０００３】
また、１９９４ シンポジュウム オン ブイ・エル・エス・アイ テクノロジ ダイジェスト オブ テクニカル ペーパーズ（１９９４年６月）第１３頁から第１４頁（１９９４ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ、 ｐｐ１３−１４ （Ｊｕｎｅ １９９４））に述べられているように、ＭＯＳトランジスタが微細化するにつれプロセスばらつきに起因するしきい値等のＭＯＳトランジスタの基本パラメータの変動が大きくなる。
【０００４】
図１５はＭＯＳトランジスタのゲート長Ｌｇに対するしきい値の変化を示している。ゲート長Ｌｇが短くなるにつれ、ゲート長の加工寸法ばらつきによるしきい値のばらつきは大きくなる。
【０００５】
サブスレッショルドリーク電流をある値以下に制限するためのしきい値の下限を ０．２Ｖ、上記プロセスばらつきによるしきい値ばらつきを ±０．１５Ｖと仮定すると、しきい値の事実上の下限は ０．２Ｖ と ０．１５Ｖ の和 ０．３５Ｖ になってしまう。
【０００６】
このように従来の集積回路ではしきい値をあまり低く設定できない。特に電源電圧が低い場合にはＭＯＳトランジスタが完全に飽和していない領域で動作するため、ＭＯＳトランジスタ回路の動作速度はしきい値がわずかに高くなるだけで急激に遅くなり、従来から用いられているワーストケースを考慮した設計手法では所望の性能を得ることが困難になる。
【０００７】
【発明が解決しようとする課題】
本発明の課題は上記したような従来回路の問題点を解決することにある。
【０００８】
すなわち、ＭＯＳトランジスタによって構成される半導体集積回路において、サブスレッショルドリーク電流によって生じる消費電力の増加とＭＯＳトランジスタの動作速度との調和を好適に図ることのできる半導体集積回路を提供することにある。
【０００９】
さらには、上記消費電力と動作速度の調和を図るため、好適にしきい値電力の制御を行うことのできる半導体集積回路を提供することにある。
【００１０】
さらには、上記しきい値電力の制御を外部クロックの周波数を用いて簡便に制御することのできる半導体集積回路を提供することにある。
【００１１】
さらには、半導体集積回路装置が複数の動作周波数で動作する場合に、該動作周波数に対応したしきい値の制御を実現できる半導体集積回路装置を提供することにある。
【００１２】
さらには、ＭＯＳトランジスタのしきい値がバラツキを有する場合であっても、それぞれのトランジスタに最適なしきい値の制御を行うことのできる半導体集積回路装置を提供することにある。
【００１３】
さらには、上述した半導体集積回路装置を用いて、消費電力と動作速度との調和が最適に制御されるマイクロプロセッサ及びそれを用いたマイクロプロセッサシステムを提供することにある。
【００１４】
【課題を解決するための手段】
本発明の代表的な実施例によれば、上記課題を克服するため、主回路である論理回路に、主回路の基板バイアスと基板バイアスを共有する基板バイアス依存型の発振回路と、動作モードによって発振周波数が変化する動作モード依存型の発振回路を接続し、この二つの発振回路の発振出力を用いて基板バイアス制御回路によって両発振出力が同期するように比較制御することにより、主回路の基板バイアスを制御する。
【００１５】
さらに本発明の代表的な実施例による半導体集積回路装置は、
所定の処理を行う論理回路と、該論理回路を構成するトランジスタのしきい値を制御する制御回路と、発振出力の周波数を可変とできる発振回路とを有し、上記論理回路は、半導体基体に形成されたＭＩＳトランジスタを含んで構成され、上記発振回路の発振出力は上記制御回路に供給され、上記制御回路には所定の周波数を有する基準クロックが供給され、上記制御回路は上記発振回路の発振出力の周波数を上記基準クロックの周波数に対応する値となるよに制御する第１の制御信号を出力し、上記論理回路を形成するＭＩＳトランジスタのしきい値電圧は上記第１の制御信号に対応した第２の制御信号により制御されることを特徴とする。
【００１６】
さらに本発明の代表的な実施例による半導体集積回路装置は、
半導体基体に形成されたＭＩＳトランジスタを含む論理回路と、上記論理回路を構成するＭＩＳトランジスタのしきい値を制御する制御回路と、上記半導体基体に形成されたＭＩＳトランジスタを含み、発振出力の周波数を可変とできるよう構成されて発振回路とを有し、
上記制御回路には、所定の周波数を有するクロック信号と、上記発振回路の発振出力が供給され、上記制御回路は、上記発振出力の発振周波数と上記クロック信号の周波数を比較し第１の制御信号を発生し、上記発振回路は、上記第１の制御信号により、上記発振出力の発振周波数が上記クロック信号の周波数に対応するよう制御され、上記発振出力の周波数の制御は、上記第１の制御信号により上記発振回路のしきい値を制御することにより行われ、上記第１の制御信号に対応した第２の制御信号により上記論理回路を形成するＭＩＳトランジスタのしきい値が制御されるよう構成されたことを特徴とする。
【００１７】
さらに本発明の代表的な実施例による半導体集積回路装置は、
Ｐチャネル型ＭＩＳトランジスタとＮチャネル型ＭＩＳトランジスタを含んで形成された論理回路と、Ｐチャネル型ＭＩＳトランジスタとＮチャネル型ＭＩＳトランジスタを含んで形成された周波数可変の第１の発振回路と、上記Ｐチャネル型ＭＩＳトランジスタと上記Ｎチャネル型ＭＩＳトランジスタのしきい値電圧を制御する制御信号を発生する制御回路と、動作モードに応じて周波数の異なった複数の基準クロックを出力する第２の発振回路とを有し、上記制御回路は、上記基準クロックを受け、上記制御信号により上記第１の発振回路の発振周波数と上記基準クロックの周波数とが対応するよう制御することを特徴とする。
さらに本発明の代表的な実施例による半導体集積回路装置は、
少なくとも第１及び第２の回路ブロックを有する論理回路と、発振周波数を可変とできる第１及び第２の発振回路と、上記第１の回路ブロック及び上記第１の発振回路を構成するＭＩＳトランジスタのしきい値電圧を制御する第１の制御回路と、上記第２の回路ブロック及び上記第２の発振回路を構成するＭＩＳトランジスタのしきい値電圧を制御する第２の制御回路と、上記第１及び第２の制御回路に共通に所定に周波数のクロック信号を供給するクロック供給回路とを有し、上記第１の制御回路は、クロック信号の周波数と上記発振回路の発振出力の周波数とが一致するように上記第１の回路ブロック及び上記第１の発振回路を構成するＭＩＳトランジスタのしきい値電圧を制御し、上記第２の制御回路は、クロック信号の周波数と上記発振回路の発振出力の周波数とが一致するように上記第２の回路ブロック及び上記第２の発振回路を構成するＭＩＳトランジスタのしきい値電圧を制御するよう構成されることを特徴とする。
【００１８】
さらに本発明の代表的な実施例によるマイクロコンピュータは、
上述した半導体集積回路装置内の論理回路の処理量を検出する負荷検出手段を有し、 上記負荷検出手段は、上記処理量に応じて上記クロック信号の周波数を変化させるよう構成されたことを特徴とする。
【００１９】
【作用】
本発明の代表的な実施例によれば、回路中に設けた基板バイアス依存型の発振回路が、主回路である論理回路の動作モードによって決定された既知の周波数に同期して動作するので、基板バイアス依存型発振回路を構成するＭＯＳトランジスタのしきい値を動作モードに応じて最適制御できる。さらに、基板バイアス依存型発振回路の基板バイアスを主回路のそれと共通化してあるので、主回路を構成するＭＯＳトランジスタのしきい値を動作モードに応じて最適制御できる。これにより、サブスレッショルドリーク電流による消費電流増加が必要最低限に抑えることができる。また、発振回路が動作モードによって決定された既知の周波数に同期しているので、主回路のＭＯＳトランジスタの遅延時間を容易に見積もることができ、主回路の設計が容易になる。
【００２０】
さらに本発明の代表的な実施例によれば、所定の基準クロックによりトランジスタのしきい値を制御することができるため、簡単な回路構成によりトランジスタのしきい値を制御することができ、動作の高速性と消費電力の調和を図ることができる。
【００２１】
さらに本発明の代表的な実施例によれば、所定の基準クロックの周波数に同期するよう制御される発振回路の周波数の制御がしきい値電圧の制御により行われるため、内部の論理回路のしきい値電圧を効率良く制御することができる。
【００２２】
さらに本発明の代表的な実施例によれば、動作モードに応じて内部の論理回路のしきい値が変化するよう構成されるため、所定の動作モードに応じて論理回路を最適な動作速度とすることができる。
【００２３】
さらに本発明の代表的な実施例によれば、論理回路を複数のブロックに分割して上述の制御を行うよう構成されるため、製造プロセスによる素子ばらつきを補償したしきい値電圧の制御を行うことができる。
【００２４】
さらに本発明の代表的な実施例によれば、上述の論理回路の処理量を検出しこれに応じて論理回路の動作速度を制御することのできるマイクロコンピュータを得ることができる。
【００２５】
【実施例】
以下、図を参照して本発明の実施例を説明する。
【００２６】
図１は本発明の第１の実施例を示す図である。
【００２７】
ＬＯＧ０は論理回路等の主回路、ＯＳＣ０は周波数を可変にできる周波数可変型の発振回路、ＣＮＴ０は制御回路である。
【００２８】
発振回路ＯＳＣ０は、端子Ｂ１に制御回路から制御信号を受けその信号の値により発振周波数が変化するよう構成される。制御回路ＣＮＴ０は、外部からクロック信号ＣＬＫ０を受けるとともに、発振回路ＯＳＣ０の発振出力を受けるよう構成される。ここで、周波数可変型発振回路ＯＳＣ０と、周波数可変型発振回路ＯＳＣ０の出力Ｓ０を入力とする制御回路ＣＮＴ０からなる閉回路系は、互いに負帰還がかかる安定な系になるように構成されている（周波数可変型発振回路ＯＳＣ０の出力Ｓ０によって負帰還がかかっている）。この閉回路系により、周波数可変型発振回路ＯＳＣ０の出力Ｓ０の発振周波数は外部クロックＣＬＫ０の周波数に対応した周波数となり、例えば出力Ｓ０の発振周波数と外部クロックの周波数とは同じ周波数で同期することとなる。
【００２９】
また、後述するように、発振回路ＯＳＣ０は半導体基板上に形成されたＮチャネル型ＭＯＳＦＥＴとＰチャネル型ＭＯＳＦＥＴとにより構成され、制御回路ＣＮＴ０からの制御電圧がＭＯＳＦＥＴの基板バイアスを変化させるように構成されており、基板バイアスの変化によりそのしきい値電圧が変化し、発振周波数が変化するように構成されている。
【００３０】
また、主回路ＬＯＧ０は、端子Ｂ０に制御回路ＣＮＴ０の制御信号をうけるよう構成され、この制御信号により主回路ＬＯＧ０を構成するＭＯＳトランジスタの基板バイアスを制御し、しきい値電圧を制御するよう構成されている。このような構成により、外部クロックＣＬＫ０により内部回路である主回路のしきい値を制御することが可能となり、外部クロックの周波数に応じて、内部回路のしきい値電圧、ひいては消費電力と動作速度を可変とすることができる。
【００３１】
すなわち、発振回路ＯＳＣ０は制御回路ＣＮＴ０の制御信号け、所定の周波数で発振する。ここで、発振回路ＯＳＣ０の発振出力の周波数と外部クロックの周波数が対応しない場合には、制御信号によりこの発振出力の周波数と外部から供給される外部クロックの周波数が対応するように制御される。そして、この制御信号は発振回路ＯＳＣ０を構成しているＭＯＳトランジスタの基板バイアスを変化させることによりそのしきい値を制御するよう構成されているため、発振回路のＭＯＳトランジスタは外部クロックに対応した発振周波数の出力が可能となる動作速度で動作するよう制御されることとなる。このように、発振回路を構成するＭＯＳトランジスタの基板バイアスが外部クロックの周波数に対応した値に制御可能となるため、発振回路の基板バイアスを制御する信号に対応した信号により主回路ＬＯＧ０の基板バイアスを制御すれば、外部クロックの周波数に対応した動作速度で動作するように主回路ＬＯＧ０を構成するＭＯＳトランジスタのしきい値を制御することが可能となる。
【００３２】
一般に、高い発振周波数を得るため高速な動作を行う場合にはしきい値の絶対値は低くされる変わりにサブシュレショールド電流による消費電力が増加し、低い発振周波数で足りる場合にはしきい値の絶対値は高くされ動作速度は低下する変わりに消費電力は少なくなる。主回路ＬＯＧ０が外部クロックを基準クロックとして動作する論理回路であれば、上述の構成をとることにより、外部クロックに対応した動作速度を有するようしきい値が適切に制御され、また、動作速度が比較的低速である場合には消費電力が少なくなるよう制御されることとなる。
【００３３】
以上説明した例では、発振回路の基板バイアスを制御することにより、発振回路の周波数を制御しているが、これに限らず、外部クロックの周波数に対応してＭＯＳトランジスタの動作速度を可変にすることができれば他の制御手段を採用するこも可能である。この場合、発振回路は外部クロックの周波数に対応した動作速度を得るために必要な主回路ＬＯＧ０のしきい値を知るためのモニター手段として機能しているため、発振回路の周波数を制御する信号を主回路ＬＯＧ０のしきい値を制御するための信号に変換する必要が生ずる。
【００３４】
また、本実施例では、主回路のトランジスタのしきい値を制御するために基板バイアスを変化させている例を説明したが、基板バイアスに限らず、トランジスタのしきい値を制御でいるものであればよい。
【００３５】
なお、従来の周波数可変型発振回路では、リングオシレータを構成するインバータ回路の動作速度を可変とするため、インバータ回路への電流供給を制御するようなトランジスタが付加されている構成が一般的であるが、本実施例のように、基板バイアスの変化により発振周波数を変化させるよう構成すると、上述して電流制御用のトランジスタ等の素子が不要となるとともに、電流制御用の素子が存在しないため電源電圧を損失なくインバータ回路等に供給することができ発振周波数の上限を大きくし、可変となる周波数の範囲を広くとることができる。
【００３６】
また、発振回路の発振周波数を外部から供給されるクロック信号の周波数と同期させることが可能となり、外部から供給されるクロック信号の周波数が高くてもそれに追随することのできるＰＬＬ（フェーズ・ロックド・ループ）回路を構成することが可能となる。
【００３７】
図２は、本発明の別の実施例を示す図である。
【００３８】
主要部分は図１に説明した第１の実施例と同様であるため、その詳細については説明を省略する。本実施例が図１と異なるところは、しきい値を制御するための端子であるＢ０と周波数を制御するための端子であるＢ１を共通にノードＢ３により接続した点である。本実施例では、発振回路の発振周波数の制御は制御回路ＣＮＴ０からの制御信号により基板バイアスを変化させ行っているため、同じ制御信号により主回路ＬＯＧ０の基板バイアスを制御する構成をとっている。
【００３９】
この実施例においても図１の例と同様な効果を生ずることができ、且つ、制御回路ＣＮＴ０からの制御信号が共通にされているため、回路構成が簡潔にできる。
【００４０】
また、この場合においても、上述したように発振可能な周波数範囲の広い発振回路および、高い周波数の外部クロック信号に追随することのできるＰＬＬ回路を得ることができ、また、主回路の動作速度と消費電力を外部クロックの周波数により制御することが可能となる。
【００４１】
図３は、本発明の別の実施例を示す図である。
【００４２】
この実施例では、ＭＯＳトランジスタの基板バイアスをそのトランジスタのしきい値制御端子として使用した場合を説明する。
【００４３】
主回路ＬＯＧ１と、基板バイアスによって発振周波数が変化する基板バイアス依存型の発振回路ＯＳＣ１があり、その基板バイアス依存型発振回路ＯＳＣ１の発振出力Ｓ１と動作モードに依存する発振回路ＶＣＬＫ１の発振出力ＣＬＫ１を用いて、基板バイアス制御回路ＣＮＴ１により主回路ＬＯＧ１の基板バイアスＢＰ１、ＢＮ１を発生している。
【００４４】
とくに制限されないが、本実施例による発振回路は半導体基板上に形成されたＰチャネル型ＭＯＳＦＥＴとＮチャネル型ＭＯＳＦＥＴにより構成され、インバータ回路を多段に接続したリングオシレータにより構成される。また、主回路の同様にＰチャネル型ＭＯＳＦＥＴとＮチャネル型ＭＯＳＦＥＴにより構成されるいわゆるＣＭＯＳ論理回路である。そして、ＢＰ１はＰＭＯＳトランジスタに印可する基板バイアス、ＢＮ１はＮＭＯＳトランジスタに印可する基板バイアスを表している。ここで、基板バイアスＢＰ１、ＢＮ１はそれぞれｐチャネルＭＯＳＦＥＴのｎ基板電極（またはｎウェル電極）と、ｎチャネルＭＯＳＦＥＴのｐチャネルＭＯＳＦＥＴのｐ基板電極（またはｐウェル電極）に与える電位を表している。
【００４５】
動作モード依存型発振回路ＶＣＬＫ１はシステムクロックＳＣＬＫ１を基準クロックとして、システム外部あるいはシステム内部から発生された動作モードを示す信号ＭＯＤＥ１に従って動作モードに依存した周波数の発振出力ＣＬＫ１を出力している。特に制限されないが、主回路ＬＯＧ１は発振出力ＣＬＫ１をクロックとして動作する論理回路によりこうせいされる。
【００４６】
基板バイアスＢＰ１、ＢＮ１は基板バイアスに依存する発振回路ＯＳＣ１にも接続されており、基板バイアス依存型発振回路ＯＳＣ１と、基板バイアス依存型発振回路ＯＳＣ１の出力Ｓ１を入力とする基板バイアス制御回路ＣＮＴ１からなる閉回路系は、互いに負帰還がかかる安定な系になるように設計されている（基板バイアス依存型発振回路ＯＳＣ１の出力Ｓ１によって負帰還がかかっている）。これにより、基板バイアス依存型発振回路ＯＳＣ１の出力Ｓ１の発振周波数は動作モード依存型発振回路ＶＣＬＫ１の発振出力ＣＬＫ１と同期している。
【００４７】
ここでの動作モードは、特に制限されないが、主回路を高速動作させるモード、比較的低速で動作するモード、回路の待機モードなど主回路に要求される動作速度と消費電力との関係により予め設定されたものである。
【００４８】
このように構成すると、基板バイアス依存型発振回路ＯＳＣ１の基板バイアスと主回路ＬＯＧ１の基板バイアスはともに基板バイアス制御回路ＣＮＴ１の出力ＢＰ１、ＢＮ１で制御されているので、主回路ＬＯＧ１の基板バイアスを動作モード依存型発振回路ＶＣＬＫ１の発振出力ＣＬＫ１によって制御できることになる。基板バイアスによってＭＯＳトランジスタのしきい値が変化するので、動作モードＭＯＤＥ１を変えることで主回路ＬＯＧ１を構成しているＭＯＳトランジスタのしきい値を変化させることができ、且つ動作モードに応じた最適な値にしきい値を制御できる。上述したようにしきい値の変化により主回路の動作速度及び消費電力は変化するため、動作モードを示す信号により制御回路に供給するクロック信号の周波数を変化させ、動作モードに敵した回路の動作速度及び消費電力の制御を行うことが可能となる。
【００４９】
この実施例及び以下に示す実施例では、動作モードを示す信号により動作モード依存型発振回路ＶＣＬＫ１の発振周波数を可変させ発振出力ＣＬＫ１を得ているが、図１あるいは図２に示すように制御回路ＣＮＴ１に直接外部からのクロック信号を入力するよう構成することもできる。この場合予め動作モードにより外部クロック（システムクロック）の周波数が変化すれば、同様に内部回路である主回路の動作速度及び消費電力を制御することができ、動作モード依存型発振回路ＶＣＬＫ１が不要となる分上述した実施例よりも簡単な回路構成により実現することができる。
【００５０】
また、この実施例では、ＢＰ１とＢＮ１によりＮ型ＭＯＳＦＥＴ及びＰ型ＭＯＳＦＥＴの双方の基板バイアスを制御しているが、ＢＰ１あるいはＢＮ１のいずれかを用いて一方のＭＯＳＦＥＴの基板バイアスを変化させることもできる。
【００５１】
上述した実施例を、図４乃至図６を用いてより詳細に説明する。
【００５２】
図４に示す回路の全体的な構成は図３と同様である。図４では図３の基板バイアス依存型発振回路ＯＳＣ１は５段のＣＭＯＳ（例えば、ゲート長０．２５μｍ、ゲート幅５μｍ）リングオシレータで構成されている。リングオシレータを構成しているＭＯＳトランジスタの基板電極（あるいはウェル電極）は発振周波数を可変するための制御線として使用されている。また、特に制限されないが、主回路ＬＯＧ１は信号Ａ，Ｂを入力とし信号Ｃを出力する２入力のＮＡＮＤゲート（ゲート長０。２５μｍ、ゲート幅５μｍ）で構成されている。また、図４では図３の基板バイアス制御回路ＣＮＴ１は基板バイアス発生回路ＢＧＥＮ１およびローパスフィルタＬＰＦ１および周波数位相比較器ＰＦＤ１で構成されており、周波数位相比較器ＰＦＤ１はたとえば図５（ａ）のような回路構成により実現することができる。ローパスフィルタＬＰＦ１はたとえば図５（ｂ）に示したようなラグリードフィルタにより構成することができる。
【００５３】
図５（ａ）は一般的な周波数位相比較器であるため詳細な説明は省略するが、基準となる周波数の信号ＲＥＦ１と所定の周波数の信号Ｓ１が入力され、その位相の差により出力信号Ｓ２を出力するよう構成される。また、図５（ｂ）も一般的な抵抗とコンデンサを用いたローパスフィルタ回路であるため詳細な説明は省略する。
【００５４】
基板バイアス発生回路ＢＧＥＮ１はラグリードフィルタからの電圧出力Ｓ３を基板バイアスに最適な電圧レベルに変換するＤＣ−ＤＣコンバータである。さらに、図４では図３の動作モード依存型発振回路ＶＣＬＫ１は周波数逓倍器ＰＬＬ１および動作モード制御回路ＭＣＵ１によって構成されている。固定周波数発振器ＣＫ１は動作モード依存型発振回路ＶＣＬＫ１の基準クロックとして使用している。
【００５５】
主回路ＬＯＧ１には、上述したような、動作モードがあり、その動作モード制御信号ＭＯＤＥに応じて動作モード制御回路ＭＣＵ１により周波数逓倍器ＰＬＬ１の逓倍率が変化する。したがって、主回路ＬＯＧ１の動作モードごとに異なる逓倍率で、固定周波数発振器ＣＫ１の固定周波数出力が逓倍され、周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１として出力される。ここでは発振出力ＣＬＫ１は周波数ｆ０（０ＭＨｚから１００ＭＨｚの任意の値）の方形波である。
【００５６】
ＣＭＯＳリングオシレータＯＳＣ１の発振出力Ｓ１は周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１とともに周波数位相比較器ＰＦＤ１に入力され、周波数位相比較器ＰＦＤ１の出力Ｓ２はローパスフィルタＬＰＦ１を経由し、基板バイアス発生回路ＢＧＥＮ１により基板バイアスＢＮ１、ＢＰ１を発生する。基板バイアスＢＰ１、ＢＮ１はＣＭＯＳリングオシレータＯＳＣ１と主回路ＬＯＧ１に共通に接続されている。図４に示すとおり、基板バイアスＢＮ１はＮ型ＭＯＳＦＥＴ（チャネル部分にゲート方向の矢印を付してあるトランジスタ）の基板電極に共通に供給され、基板バイアスＢＰ１はＰ型ＭＯＳＦＥＴ（チャネル部分にＮ型ＭＯＳＦＥＴと反対方向の矢印を付してあるトランジスタ）の基板電極に共通に供給されている。また、トランジスタが接続される動作電位点は、とくに制限されないがＶｄｄが約１Ｖ程度、Ｖｓｓが接地電位にされ、約１Ｖ程度の低電圧で動作するよう構成されている。
【００５７】
図７にはＭＯＳトランジスタの基板バイアス電圧としきい値電圧の関係を示してある。図７（ａ）がＮＭＯＳの場合であり、図７が（ｂ）ＰＭＯＳの場合である。
【００５８】
ＭＯＳトランジスタのしきい値は図７（ａ）（ｂ）のように基板バイアスによって変化し、一般に、しきい値の絶対値が大きい方が電流駆動能力が減少するので、図４のＣＭＯＳリングオシレータＯＳＣ１は基板バイアスＢＰ１、ＢＮ１によってその発振周波数が変化する電圧制御型発振器（ＶＣＯ）のように動作する。このことから、図４の回路は全体としてフェイズロックドループ（ＰＬＬ）構造を取り、ＣＭＯＳリングオシレータＯＳＣ１の発振周波数と位相が周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１の周波数と位相に一致するよう構成されている。なお、本実施例による発振回路（ＶＣＯ）及びＰＬＬ回路の図１等に示した実施例と同様に、発振可能な周波数範囲の広い発振回路および、高い周波数の外部クロック信号に追随することのできるＰＬＬ回路を得ることができ、また、主回路の動作速度と消費電力を外部クロックの周波数により制御することが可能となる。
【００５９】
また、ＰＬＬについては例えばアイ・イー・イー・イー、ジャーナル・オブ・ソリッド・ステート・サーキット、第２５５頁から第２６１頁、１９８７年４月号（ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ、ＶＯＬ ２２、ＮＯ ２、ＡＰＲＩＬ １９８７）に記載されている。
【００６０】
次に、主回路ＬＯＧ１の動作モードの変化に対応して主回路ＬＯＧ１を構成しているＭＯＳトランジスタの基板バイアスＢＰ１、ＢＮ１及び、しきい値がどのように変化するかを、図６のタイミングチャートを用いて説明する。動作モードＭＯＤＥが変化すると動作モード制御回路ＭＣＵ１によって周波数逓倍器ＰＬＬ１の周波数逓倍率が変化する。これによって周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１が変化する。ここでは、時間の進行に従い、周波数ｆ０が７５ＭＨｚから５０ＭＨｚに変化している。これにより、基板バイアスＢＰ１の電位は１．３Ｖから１．６Ｖ程度に高くなり、基板バイアスＢＮ１の電位は−０．３Ｖから−０．６Ｖ程度に低くなる。これによってＭＯＳトランジスタのしきい値が大きくなるので（図５参照）、基板バイアス依存型発振回路ＯＳＣ１の周波数ｆ１もしだいに低下し周波数がｆ０（５０ＭＨｚ）に一致する。また、その位相も周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１の位相と一致する。
【００６１】
逆に、動作モードＭＤＯＥの変化により周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１の周波数ｆ０が５０ＭＨｚから１００ＭＨｚに高くなると基板バイアスＢＰ１の電位は１．６Ｖから１．０Ｖ程度に低くなり、基板バイアスＢＮ１の電位は−０．６Ｖから０Ｖ程度に高くなる。これによってＭＯＳトランジスタのしきい値が大きくなるので（図７参照）、基板バイアス依存型発振回路ＯＳＣ１の周波数ｆ１もしだいに増加し周波数がｆ０（１００ＭＨｚ）に一致する。
【００６２】
周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１の周波数ｆ０と基板バイアスＢＰ１、ＢＮ１の関係を示したのが図８である。このように入力する周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１によって基板バイアスが変化し、それにともなってＭＯＳトランジスタのしきい値が変化する。
【００６３】
ここで示した発振出力の周波数ｆ０は５０ＭＨｚ、７５ＭＨｚ、１００ＭＨｚの３種類であるが、本願発明はこれに限らず、しきい値電圧を適当な値に制御可能であれば任意の発振周波数を選択することができる。
【００６４】
また、本実施例では、主回路ＬＯＧ１の動作モードに応じてＣＭＯＳリングオシレータＯＳＣ１の発振周波数を設定値に合わせることができる。これにより、主回路ＬＯＧ１の動作モードに応じて主回路を構成しているＭＯＳトランジスタの伝搬遅延時間を容易に見積もることができる。
【００６５】
図９にＭＯＳトランジスタのドレイン電流のサブスレッショルド領域におけるゲート電圧依存性を示す。一般にＭＯＳトランジスタのしきい値は小さいほどドライブ能力が大きくなるので高速動作が可能になるが、図９のＡ点とＢ点を比較して確認できるように、ＭＯＳトランジスタのオンオフ比が小さくなり、サブスレッショルド電流が増加して回路の消費電流が増加する。
【００６６】
本発明の回路構成では高速動作が必要なときは外部から動作周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１の発振周波数が高くする動作モードを選択することにより、主回路ＬＯＧ１を構成しているＭＯＳトランジスタのしきい値を小さくすることができる。サブスレッショルド電流は増加し主回路ＬＯＧ１の消費電力は増加するが、高速動作が可能になる。また逆に、低速動作が必要なときは外部から動作周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１の発振周波数が低くする動作モードを選択することにより、主回路ＬＯＧ１を構成しているＭＯＳトランジスタのしきい値を高くすることができ、同時にサブスレッショルド電流は減少しＬＯＧ１の消費電力も減少させることができる。
【００６７】
この様子を示したのが、図１０である。図１０のＰ２は動作モードＭＯＤＥを変化させ、動作周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１の発振周波数ｆ０を変化させたときの主回路ＬＯＧ１の消費電力の関係を示したものである。主回路ＬＯＧ１は動作周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１の発振周波数ｆ０と同じ周波数（＝ｆ０）で動作させた例である。図１０でＰ０はサブスレッショルド電流による消費電流Ｔ０がない状態、Ｐ１はサブスレッショルド電流がある状態での主回路ＬＯＧ１の消費電力である。このように主回路ＬＯＧ１の消費電力はその動作周波数ｆ０に対して線形な関係がある。また、サブスレッショルド電流は動作周波数ｆ０に対して同じであるので、Ｐ１はＰ０と平行になる。本発明を適用した場合のＰ２は、サブスレッショルド電流に関係するしきい値が動作周波数ｆ０とともに変化するので、動作モードが変わり、動作周波数ｆ０が低くなるにつれサブスレッショルド電流による消費電流Ｔ０がない状態での消費電力Ｐ０の値に近づいている。主回路ＬＯＧ１が動作周波数ｆ０で動作するのに必要最低限なサブスレッショルド電流による電力消費で主回路ＬＯＧ１を動作させることができる。
【００６８】
この効果はサブスレッショルド電流が問題となる１Ｖ程度の低電圧電圧時や集積度が高くなった場合に特に有効である。
【００６９】
さらに、主回路ＬＯＧ１の動作モードに応じて主回路ＬＯＧ１のしきい値が設定値になるように自動的に制御されるので、主回路を構成するＭＯＳデバイスの特性ばらつきや温度変化、電源電圧変動などの外来変動因子に自動的に追従する回路を提供することができる。
【００７０】
図４において図３の主回路ＬＯＧ１に対応するものは２入力のＮＡＮＤゲートであるが、ＮＡＮＤゲートだけでなくインバータやＮＯＲなどの論理ゲートあるいはそれらが複数個集まって構成された論理ゲート群にも適用できる。また、回路はＣＭＯＳ構造だけでなく、ＮＭＯＳトランジスタのみあるいはＰＭＯＳトランジスタのみ、またはその両方を用いて構成された回路やバイポーラトランジスタを含んだ回路でもよい。また、図４におけるＣＭＯＳリングオシレータＯＳＣ１はＣＭＯＳリングオシレータでなくても、基板バイアスでその発振周波数が変化する発振回路であればよい。
【００７１】
図１１は図４等の実施例を実現するためのＣＭＯＳ構造を示す断面図である。ｐ型Ｓｉ基板１１１の表面層の一部にｎウエル１０９とｐウエル１１０が形成されている。ｎウエルの表面にはｐ＋型のソースドレイン拡散領域１０３、１０４、ゲート電極１０７およびゲート酸化膜１１２からなるＰＭＯＳトランジスタが、ｐウエルの表面にはｎ＋型のソースドレイン拡散領域１０５、１０６、ゲート電極１０８およびゲート酸化膜１１３からなるＮＭＯＳトランジスタが形成されている。そして、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとの間には素子分離絶縁膜１００、１０１、１０２が形成されている。図示されていなが、ＰＭＯＳトランジスタとＮＭＯＳトランジスタに基板バイアスを供給するため、上述のＢＰ１，ＢＮ１が夫々のウェル領域に接続されている。
【００７２】
ここで示した例ではｐ基板を用いているが、逆にｎ基板を用いてもよい。また図１１はｎウエルとｐウエルの両方を用いたツインウエル構造になっているが、ｎウエル１０９またはｐウエル１１０のどちらか一方を基板と共通化したシングルウエル構造でもよい。あるいはアイ・エス・エス・シー・シー、ダイジェスト・オブ・テクニカル・ペーパーズ、第２４８頁から第２４９頁、１９８９年２月（ＩＳＳＣＣ ＤＩｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ、 ｐｐ。２４８−２４９、 Ｆｅｂ。１９８９）に記載されているような三重ウエル構造のＭＯＳトランジスタや、アイ・エー・ディ・エム、テクニカル・ダイジェスト、第３５頁から第３８頁、１９９２年（１９９２ ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ、 ｐｐ３５−３８）に記載されているようなＳＯＩ構造のＭＯＳトランジスタを用いてもよい。
【００７３】
以上の実施例では基板バイアスの値は、ＮＭＯＳトランジスタについては ０Ｖ 以下の電位を、ＰＭＯＳトランジスタでは主回路の電源電圧（例えば、１．０Ｖ）以上の電位をあたえているが、ＮＭＯＳトランジスタあるいはＰＭＯＳトランジスタの拡散層と基板間のＰＮ接合に順方向バイアスがかかる方向に印加してもよい。特に、電源順方向バイアス値が拡散電位（０．６Ｖ程度）を越えない状態では拡散層と基板間のリーク電流は小さいので、消費電力の増加はわずかであり、順方向のバイアスを印加することが可能となる。
【００７４】
この場合、一般に、しきい値の基板バイアス係数（基板バイアスに対するしきい値電圧の変化係数）は上記基板バイアス領域で大きくなるので効率よくＭＯＳトランジスタのしきい値を制御できる。さらに基板バイアスに印可する電位を電源電圧の範囲内で設定できるので、負電圧を形成する回路など基板バイアスのために特別な回路が必要ないという利点がある。
【００７５】
さらに、以上の実施例では基板バイアスを用いて主回路を構成するＭＯＳトランジスタのしきい値を制御しているが、しきい値が制御できる端子を備えたＭＯＳトランジスタ（たとえばＳＯＩＭＯＳＦＥＴで、そのシリコン基体上にシリコン基体から電気的に絶縁された電極を有するＳＯＩＭＯＳＦＥＴ）で主回路を構成し、その端子に電圧を印加することによりしきい値を制御するなど、主回路のしきい値を制御できる端子に電圧を印加する構成とすることもできる。
【００７６】
図１２は一つの主回路ＬＯＧ１を複数の回路ブロックＬＯＧ１０〜ＬＯＧ３０に分解し、本実施例を適用した例である。一つの動作モード依存型発振回路ＶＣＬＫ１０の発振出力ＣＬＫ１０によって複数の回路ブロックＬＯＧ１０〜ＬＯＧ３０の基板バイアスＢＰ１０〜ＢＰ３０、ＢＮ１０〜ＢＮ３０を制御している。動作モード依存型発振回路ＶＣＬＫ１０の発振出力ＣＬＫ１０は制御回路ＣＮＴに共通に供給されるとともに、各回路ブロックＬＯＧ１０〜ＬＯＧ３０に対応して制御回路ＣＮＴ及び発振回路ＯＳＣが配置されている。動作モード依存型発振回路ＶＣＬＫ１０、制御回路ＣＮＴ１０、２０、３０、発振回路ＯＳＣ１０、２０、３０は図４に示すような構成をとることができる。
【００７７】
この実施例では、回路ブロックＬＯＧ１０〜ＬＯＧ３０の基板バイアスはそれぞれ独立に動作モード依存型発振回路ＶＣＬＫ１０の発振出力ＣＬＫ１０によって制御されている。このため、各回路ブロックＬＯＧ１０〜ＬＯＧ３０間で、これを構成するＭＯＳトランジスタのしきい値やしきい値の基板バイアス特性が異なっていても、そのばらつきを補正することができる。例えば、主回路ＬＯＧ１０を構成するＭＯＳトランジスタのしきい値の製造プロセスに起因して他の回路ブロックを構成するＭＯＳトランジスタに変動している場合でも、発振回路ＯＳＣ１０を構成するＭＯＳトランジスタのしきい値も同様に変動していると考えられるため、クロックＣＬＫ１０に対応した基板バイアスとなるよう適切な制御が可能となる。これにより、たとえば従来各回路ブロックＬＯＧ１０〜ＬＯＧ３０間でしきい値ばらつきが０．１５Ｖ程度あったとすると、本実施例により０．０５Ｖ程度に低減できる。
【００７８】
製造プロセスによるバラツキは、半導体集積回路を構成する半導体チップの位置的な場所に依存するため、上述の回路ブロックＬＯＧとそれに対応する発振回路ＯＳＣとは近接して配置することが望ましい。また、主回路を回路ブロックに分割するに際しても、同様に、互いに近接した場所にあるトランジスタを同じブロックとするよう、半導体チップを縦方向及び横方向に４分割するなどの分け方が望ましい。
【００７９】
前記のようにしきい値の許容値の下限はサブスレショルドリークの仕様から決定され、上限は回路の動作速度仕様から決定される。しきい値ばらつきが大きいと、設定段階でのしきい値設定を大きめにせざるを得なくなり回路の高速動作の妨げになるが、本実施例の方法により下限までしきい値を下げることができるため回路の高速動作が可能になる。
【００８０】
これらの実施例の効果は電源電圧が１Ｖ程度の低電圧時により大きな効果がある。
【００８１】
図１３はその様子を表しており、ゲート電極に加わる電圧に対ししきい値が変動した場合のドレイン電流の変化を示している。電源電圧が比較的高いＶＤＤ１＝２．０Ｖの場合しきい値変動によるドレイン電流変動は点Ａ１、点Ｂ１の相違のようにあまりないが、電源電圧が比較的低いＶＤＤ２＝１．０Ｖの場合しきい値変動によるドレイン電流変動は点Ａ２、点Ｂ２の相違のように大きな違いが生じる。電源電圧が１Ｖ以下になるとＡ２、Ｂ２点の差は更に一層大きくなる。
【００８２】
図１２の実施例では各回路ブロックＬＯＧ１０〜ＬＯＧ３０には同一の動作モード依存型発振回路ＶＣＬＫ１０の発振出力ＣＬＫ１０を供給しているが、図１４のように回路ブロックによって動作モード依存型発振回路ＶＣＬＫ２０、ＶＣＬＫ３０を設けてもよい。
【００８３】
図１４では、動作モード依存型発振回路を二つ設け（ＶＣＬＫ２０、ＶＣＬＫ３０）夫々に共通に基準となるシステムクロックＳＣＬＫ２０及びモード信号ＭＯＤＥ２０が供給されている。また、各回路ブロックＬＯＧ１０〜３０はそれぞれ発振回路ＯＳＣ１０〜３０、制御回路ＣＮＴ１０〜３０を有しており、制御回路ＣＮＴ１０及び２０には共通に発振回路ＶＣＬＫ２０の発振出力ＣＬＫ２０が供給され、制御回路ＣＮＴ３０には発振回路ＶＣＬＫ３０の発振出力ＣＬＫ３０が供給されるよう構成されている。動作モード依存型発振回路ＶＣＬＫ２０、３０、制御回路ＣＮＴ１０、２０、３０、発振回路ＯＳＣ１０、２０、３０は図４に示すような構成をとることができる。また、共通の動作モード依存型発振回路ＶＣＬＫ２０により複数の回路ブロックＬＯＧ１０、２０を共通に制御している点は図１２の実施例と同様であり上述した効果をえることができる。
【００８４】
このような構成をとることにより各回路ブロック、例えば回路ブロックＬＯＧ１０とＬＯＧ３０、を独立の動作モード依存型発振回路ＶＣＬＫ２０、３０により制御しているため、夫々の回路ブロックに適した基板バイアスの制御を行うことができ、同じ動作モードの場合であっても回路ブロック毎に異なった基板バイアスで動作させることができる。例えば、高速動作を必要とする回路ブロックはサブスレッショルドリーク電流は大きいが高速に動作させることができ、低速動作で十分な回路ブロックには低速だがサブスレッショルドリーク電流が小さい動作をさせることができ、それぞれの回路ブロックにおいて最適なしきい値の設定が可能になる。
【００８５】
図１２の実施例において述べたしきい値電圧のバラツキを補正する点と、回路ブロックごとに要求される動作速度が異なる場合に適した本実施例を考慮すると、本実施例の場合には、半導体チップ上に主回路を形成する際に要求される動作速度によって主回路を複数の回路ブロックに分割し、この各回路ブロックを構成するトランジスタをチップ上に近接配置することが望ましい。
【００８６】
また、図１４では、動作モード信号を共通に発振回路ＶＣＬＫ２０、３０に供給しているが、夫々独立とし、発振回路ＶＣＬＫ２０とＶＣＬＫ２０、３０の発振出力を異なった周波数のものとすることもできる。このような、構成にすれば処理の内容に応じて特定の回路ブロッのみを高速（あるいは低速）動作させるように制御することができる。例えば、主回路が浮動小数点演算ユニットを有するマイクロプロセッサであり、浮動小数点演算ユニットを一つの回路ブロック（例えば、ＬＯＧ３０）とした場合には、浮動小数点演算が必要な処理の場合には回路ブロックＬＯＧ３０にのみ高速動作を行わせるようモード信号で制御し、該ユニットを使用しない場合には、他の回路ブロックを高速動作させ、ＬＯＧ３０を低速動作させるような制御が可能となる。
【００８７】
なお、本実施例では回路ブロックＬＯＧ１０、２０は共通な発振出力ＣＬＫ２０により制御しているが、これを夫々独立な動作モード依存型発振回路により制御することも可能である。この場合、回路構成が複雑となり動作モード依存型発振回路の占有面積が増える可能性がある。従って回路ブロックに要求される性能に応じて適当な数に分割する必要がある。
【００８８】
また、図１２、図１４では回路ブロックを３つに分けて本発明を適用しているが、より多くの回路ブロックに分けてもよい。小さな回路単位に分割すればするほど上記効果は顕著になる。
【００８９】
また、各回路ブロックＬＯＧ１０〜ＬＯＧ３０は一つのＬＳＩチップにあってもよいし、複数のＬＳＩチップに分かれていてもよい。特に制限されないが、複数のチップにわかれている場合には、夫々のチップに基板バイアスを制御する制御回路（ＣＮＴ１０等）と基板バイアスに依存した発振回路（ＯＳＣ１０等）が形成され、動作モード依存型発振回路については複数のチップに共通に設ける構成をとることができる。特に、主回路のしきい値を適切に制御するためには、主回路のしきい値のモニターとして働く発振回路（ＯＳＣ１０等）は主回路と同一のチップ上に形成することが望ましい。
【００９０】
図１６は本発明をマイクロコンピュータに用いた場合の実施例である。水晶発振器５０１からの固定発振周波数出力５０２と動作モード値５０３をマイクロコンピュータ５００に入力している。マイクロコンピュータ５００は特に制限されないが、単一の半導体基板上にＣＭＯＳ等の回路技術を用いて形成されている。ここでは、動作モードを制御する動作モード値５０３は１ビット以上の信号幅の信号線で、マイクロコンピュータ５００内にある負荷検出器５０５から出力される。負荷検出器５０５はマイクロコンピュータ５００の処理量を検出し、処理量に応じた動作速度となるよう動作モードを制御する信号を出力する。
【００９１】
負荷検出器５０５はマイクロコンピュータ５００内に設置された半導体回路で構成されててもよいし、マイクロコンピュータ５００上で実行されるプログラムで実現されててもよい。また、マイクロコンピュータ５００の外にあり、マイクロコンピュータ５００の負荷を監視できるものでもよい。
【００９２】
マイクロプロセッサ５００にかかる負荷が少ない場合、負荷検出器５０５により動作モード値をそれに対応した小さい値に設定する。これにより動作モードに対応した発振周波数の発振出力を出す発振回路ＶＣＬＫ１が制御され、マイクロプロセッサ内部の動作周波数５０４は低くなり、負荷に適応した動作速度・消費電力で動作する。また、逆に、マイクロプロセッサ５００にかかる負荷が大きくなった場合は、負荷検出器５０５により動作モード値はそれに対応した大きな値に設定される。これによりマイクロプロセッサ内部の動作周波数５０４は高くなり、負荷に適応した動作速度・消費電力で動作できる。マイクロプロセッサを負荷に応じた最適動作周波数で動作できる。
【００９３】
また、動作モード値５０３は数ビットのデジタル信号でもよいが、アナログ信号でもよい。
【００９４】
図１７は図１６に示したマイクロコンピュータを用いてマイクロコンピュータシステムを構成した実施例である。６００がマイクロプロセッサシステムで、マイクロプロセッサ５００が制御するシステムバス６０２にキーボードやマウスなどの入力装置６０１を接続している。マイクロプロセッサ５００は、図１６に示すような構成をとる。
【００９５】
負荷検出器５０５は入力装置６０１の稼働時間を監視しており、動作モード５０３を決定している。
【００９６】
例えば、入力装置６０１の稼働頻度が高いときには動作周波数が高くなる動作モードにする。入力装置６０１が低いときには動作周波数が小さくなる動作モードにする。
【００９７】
一般に入力装置の稼働時間が小さいときにはマイクロコンピュータ６００への負荷が小さいときであり、効率的にマイクロコンピュータにかかる負荷を評価できる。
【００９８】
このような負荷検出方法により、マイクロコンピュータシステムの実効的な動作速度を下げないで、消費電力を削減することができる。
【００９９】
図１７では負荷検出方法としてキーボードやマウスなどの入力装置６０１を用いているが、別のものでもいい、例えばマイクロコンピュータ５００のユーザ使用ＣＰＵ時間を検出できるものでもよい。要はマイクロコンピュータ５００の処理すべきジョブの実行時間を、マイクロコンピュータシステム６００を使うユーザが満足できる時間で終了できるように負荷検出ができるものであればよい。
【０１００】
また、動作モードの設定は入力装置６０１によりコンピュータの利用者が外部から設定できる構成とすることもできる。
【０１０１】
【発明の効果】
以上説明したように、本発明の代表的な実施例によれば、回路を構成しているＭＯＳトランジスタのしきい値を動作モードＭＯＤＥ１によって制御できる。すなわち、高速動作が必要なときは外部から動作モード依存型発振回路ＶＣＬＫ１の発振出力ＣＬＫ１の発振周波数が高くする動作モードを選択することにより、主回路ＬＯＧ１を構成しているＭＯＳトランジスタのしきい値を小さくすることができる。サブスレッショルド電流は増加し主回路ＬＯＧ１の消費電力は増加するが、高速動作が可能になる。また逆に、低速動作が必要なときは外部から動作モード依存型発振回路ＶＣＬＫ１の発振出力ＣＬＫ１の発振周波数が低くする動作モードを選択することにより、主回路ＬＯＧ１を構成しているＭＯＳトランジスタのしきい値を高くすることができ、同時にサブスレッショルド電流は減少しＬＯＧ１の消費電力も減少させることができる。
【０１０２】
【図面の簡単な説明】
【図１】本発明の一実施例の構成を示す図である。
【図２】本発明の他の実施例の構成を示す図である。
【図３】本発明の他の実施例の構成を示す図である。
【図４】本発明の他の実施例の構成を示す図である。
【図５】本発明の周波数位相比較器の回路構成を示す図である。
【図６】本発明の動作周波数と基板バイアスの関係を示すタイミングチャート図である。
【図７】基板バイアスとしきい値の関係を示す図である。
【図８】本発明の動作周波数と基板バイアスの関係を示す図である。
【図９】ゲート電圧とドレイン電流の関係を示す図である。
【図１０】本発明の実施例の動作周波数と消費電力の関係を示す図である。
【図１１】本発明をデバイス構造の一例を示す断面図である。
【図１２】本発明の他の実施例の構成を示す図である。
【図１３】ゲート電圧とドレイン電流の関係を示す図である。
【図１４】本発明の他の実施例の構成を示す図である。
【図１５】ゲート長としきい値との関係を示す図である。
【図１６】本発明をマイクロコンピュータに適用した実施例の構成を示す図である。
【図１７】本発明をマイクロコンピュータシステムに適用した実施例を示す図である。
【符号の説明】
ＬＯＧ０、ＬＯＧ１……主回路、
ＬＯＧ１０、ＬＯＧ２０、ＬＯＧ３０……回路ブロック、
ＯＳＣ１、ＯＳＣ１０、ＯＳＣ２０、ＯＳＣ３０……基板バイアス依存型発振回路、
ＶＣＬＫ１、ＶＣＬＫ１０、ＶＣＬＫ２０、ＶＣＬＫ３０……動作モード依存型発振回路、
ＣＮＴ１、ＣＮＴ１０、ＣＮＴ２０、ＣＮＴ３０……基板バイアス制御回路、
ＢＰ１、ＢＰ１０、ＢＰ２０、ＢＰ３０……Ｐ型ＭＯＳトランジスタの基板バイアス、
ＢＮ１、ＢＮ１０、ＢＮ２０、ＢＮ３０……Ｎ型ＭＯＳトランジスタの基板バイアス、
ＢＧＥＮ１……基板バイアス発生回路、
ＬＰＦ１……ローパスフィルタ、
ＰＦＤ１……位相周波数比較器、
Ｖｄｄ……正電源、
Ｖｓｓ……負電源
ＳＣＬＫ１、ＳＣＬＫ１０、ＳＣＬＫ２０……システムクロック、
ＭＯＤＥ、ＭＯＤＥ１、ＭＯＤＥ１０、ＭＯＤＥ２０……動作モード、
ＣＮＴ０……しきい値制御回路、
ＯＳＣ０……周波数可変型発振回路、
Ｂ１……周波数制御端子、
Ｂ２……しきい値制御端子。
【産業上の利用分野】
本発明は半導体集積回路に係わり、特に高速かつ低電圧動作に適した半導体集積回路装置とマイクロコンピュータおよびそれらを用いたマイクロコンピュータシステムに関する。
【０００２】
【従来の技術】
ＭＯＳトランジスタを１Ｖ程度の低電源電圧で動作させる場合、ドライブ能力を上げ回路の動作速度を向上させるため、ＭＯＳトランジスタのしきい値を低く設定しなければならない。しかし、１９９３ シンポジュウム オン ブイ・エル・エス・アイ サーキッツ ダイジェスト オブ テクニカル ペーパーズ（１９９３年５月）第４５頁から第４６頁（１９９３ Ｓｙｍｐｏｓｉｕｍ ｏｎＶＬＳＩ Ｃｉｒｃｕｉｔｓ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ、 ｐｐ４５−４６（Ｍａｙ １９９３））に述べられているように、しきい値をあまり低く設定すると、ＭＯＳトランジスタのサブスレッショルド特性（テーリング特性）によって、トランジスタを完全にオフすることができなくなり、サブスレッショルドリーク電流が流れ、消費電力が増大するという問題が生じる。
【０００３】
また、１９９４ シンポジュウム オン ブイ・エル・エス・アイ テクノロジ ダイジェスト オブ テクニカル ペーパーズ（１９９４年６月）第１３頁から第１４頁（１９９４ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ、 ｐｐ１３−１４ （Ｊｕｎｅ １９９４））に述べられているように、ＭＯＳトランジスタが微細化するにつれプロセスばらつきに起因するしきい値等のＭＯＳトランジスタの基本パラメータの変動が大きくなる。
【０００４】
図１５はＭＯＳトランジスタのゲート長Ｌｇに対するしきい値の変化を示している。ゲート長Ｌｇが短くなるにつれ、ゲート長の加工寸法ばらつきによるしきい値のばらつきは大きくなる。
【０００５】
サブスレッショルドリーク電流をある値以下に制限するためのしきい値の下限を ０．２Ｖ、上記プロセスばらつきによるしきい値ばらつきを ±０．１５Ｖと仮定すると、しきい値の事実上の下限は ０．２Ｖ と ０．１５Ｖ の和 ０．３５Ｖ になってしまう。
【０００６】
このように従来の集積回路ではしきい値をあまり低く設定できない。特に電源電圧が低い場合にはＭＯＳトランジスタが完全に飽和していない領域で動作するため、ＭＯＳトランジスタ回路の動作速度はしきい値がわずかに高くなるだけで急激に遅くなり、従来から用いられているワーストケースを考慮した設計手法では所望の性能を得ることが困難になる。
【０００７】
【発明が解決しようとする課題】
本発明の課題は上記したような従来回路の問題点を解決することにある。
【０００８】
すなわち、ＭＯＳトランジスタによって構成される半導体集積回路において、サブスレッショルドリーク電流によって生じる消費電力の増加とＭＯＳトランジスタの動作速度との調和を好適に図ることのできる半導体集積回路を提供することにある。
【０００９】
さらには、上記消費電力と動作速度の調和を図るため、好適にしきい値電力の制御を行うことのできる半導体集積回路を提供することにある。
【００１０】
さらには、上記しきい値電力の制御を外部クロックの周波数を用いて簡便に制御することのできる半導体集積回路を提供することにある。
【００１１】
さらには、半導体集積回路装置が複数の動作周波数で動作する場合に、該動作周波数に対応したしきい値の制御を実現できる半導体集積回路装置を提供することにある。
【００１２】
さらには、ＭＯＳトランジスタのしきい値がバラツキを有する場合であっても、それぞれのトランジスタに最適なしきい値の制御を行うことのできる半導体集積回路装置を提供することにある。
【００１３】
さらには、上述した半導体集積回路装置を用いて、消費電力と動作速度との調和が最適に制御されるマイクロプロセッサ及びそれを用いたマイクロプロセッサシステムを提供することにある。
【００１４】
【課題を解決するための手段】
本発明の代表的な実施例によれば、上記課題を克服するため、主回路である論理回路に、主回路の基板バイアスと基板バイアスを共有する基板バイアス依存型の発振回路と、動作モードによって発振周波数が変化する動作モード依存型の発振回路を接続し、この二つの発振回路の発振出力を用いて基板バイアス制御回路によって両発振出力が同期するように比較制御することにより、主回路の基板バイアスを制御する。
【００１５】
さらに本発明の代表的な実施例による半導体集積回路装置は、
所定の処理を行う論理回路と、該論理回路を構成するトランジスタのしきい値を制御する制御回路と、発振出力の周波数を可変とできる発振回路とを有し、上記論理回路は、半導体基体に形成されたＭＩＳトランジスタを含んで構成され、上記発振回路の発振出力は上記制御回路に供給され、上記制御回路には所定の周波数を有する基準クロックが供給され、上記制御回路は上記発振回路の発振出力の周波数を上記基準クロックの周波数に対応する値となるよに制御する第１の制御信号を出力し、上記論理回路を形成するＭＩＳトランジスタのしきい値電圧は上記第１の制御信号に対応した第２の制御信号により制御されることを特徴とする。
【００１６】
さらに本発明の代表的な実施例による半導体集積回路装置は、
半導体基体に形成されたＭＩＳトランジスタを含む論理回路と、上記論理回路を構成するＭＩＳトランジスタのしきい値を制御する制御回路と、上記半導体基体に形成されたＭＩＳトランジスタを含み、発振出力の周波数を可変とできるよう構成されて発振回路とを有し、
上記制御回路には、所定の周波数を有するクロック信号と、上記発振回路の発振出力が供給され、上記制御回路は、上記発振出力の発振周波数と上記クロック信号の周波数を比較し第１の制御信号を発生し、上記発振回路は、上記第１の制御信号により、上記発振出力の発振周波数が上記クロック信号の周波数に対応するよう制御され、上記発振出力の周波数の制御は、上記第１の制御信号により上記発振回路のしきい値を制御することにより行われ、上記第１の制御信号に対応した第２の制御信号により上記論理回路を形成するＭＩＳトランジスタのしきい値が制御されるよう構成されたことを特徴とする。
【００１７】
さらに本発明の代表的な実施例による半導体集積回路装置は、
Ｐチャネル型ＭＩＳトランジスタとＮチャネル型ＭＩＳトランジスタを含んで形成された論理回路と、Ｐチャネル型ＭＩＳトランジスタとＮチャネル型ＭＩＳトランジスタを含んで形成された周波数可変の第１の発振回路と、上記Ｐチャネル型ＭＩＳトランジスタと上記Ｎチャネル型ＭＩＳトランジスタのしきい値電圧を制御する制御信号を発生する制御回路と、動作モードに応じて周波数の異なった複数の基準クロックを出力する第２の発振回路とを有し、上記制御回路は、上記基準クロックを受け、上記制御信号により上記第１の発振回路の発振周波数と上記基準クロックの周波数とが対応するよう制御することを特徴とする。
さらに本発明の代表的な実施例による半導体集積回路装置は、
少なくとも第１及び第２の回路ブロックを有する論理回路と、発振周波数を可変とできる第１及び第２の発振回路と、上記第１の回路ブロック及び上記第１の発振回路を構成するＭＩＳトランジスタのしきい値電圧を制御する第１の制御回路と、上記第２の回路ブロック及び上記第２の発振回路を構成するＭＩＳトランジスタのしきい値電圧を制御する第２の制御回路と、上記第１及び第２の制御回路に共通に所定に周波数のクロック信号を供給するクロック供給回路とを有し、上記第１の制御回路は、クロック信号の周波数と上記発振回路の発振出力の周波数とが一致するように上記第１の回路ブロック及び上記第１の発振回路を構成するＭＩＳトランジスタのしきい値電圧を制御し、上記第２の制御回路は、クロック信号の周波数と上記発振回路の発振出力の周波数とが一致するように上記第２の回路ブロック及び上記第２の発振回路を構成するＭＩＳトランジスタのしきい値電圧を制御するよう構成されることを特徴とする。
【００１８】
さらに本発明の代表的な実施例によるマイクロコンピュータは、
上述した半導体集積回路装置内の論理回路の処理量を検出する負荷検出手段を有し、 上記負荷検出手段は、上記処理量に応じて上記クロック信号の周波数を変化させるよう構成されたことを特徴とする。
【００１９】
【作用】
本発明の代表的な実施例によれば、回路中に設けた基板バイアス依存型の発振回路が、主回路である論理回路の動作モードによって決定された既知の周波数に同期して動作するので、基板バイアス依存型発振回路を構成するＭＯＳトランジスタのしきい値を動作モードに応じて最適制御できる。さらに、基板バイアス依存型発振回路の基板バイアスを主回路のそれと共通化してあるので、主回路を構成するＭＯＳトランジスタのしきい値を動作モードに応じて最適制御できる。これにより、サブスレッショルドリーク電流による消費電流増加が必要最低限に抑えることができる。また、発振回路が動作モードによって決定された既知の周波数に同期しているので、主回路のＭＯＳトランジスタの遅延時間を容易に見積もることができ、主回路の設計が容易になる。
【００２０】
さらに本発明の代表的な実施例によれば、所定の基準クロックによりトランジスタのしきい値を制御することができるため、簡単な回路構成によりトランジスタのしきい値を制御することができ、動作の高速性と消費電力の調和を図ることができる。
【００２１】
さらに本発明の代表的な実施例によれば、所定の基準クロックの周波数に同期するよう制御される発振回路の周波数の制御がしきい値電圧の制御により行われるため、内部の論理回路のしきい値電圧を効率良く制御することができる。
【００２２】
さらに本発明の代表的な実施例によれば、動作モードに応じて内部の論理回路のしきい値が変化するよう構成されるため、所定の動作モードに応じて論理回路を最適な動作速度とすることができる。
【００２３】
さらに本発明の代表的な実施例によれば、論理回路を複数のブロックに分割して上述の制御を行うよう構成されるため、製造プロセスによる素子ばらつきを補償したしきい値電圧の制御を行うことができる。
【００２４】
さらに本発明の代表的な実施例によれば、上述の論理回路の処理量を検出しこれに応じて論理回路の動作速度を制御することのできるマイクロコンピュータを得ることができる。
【００２５】
【実施例】
以下、図を参照して本発明の実施例を説明する。
【００２６】
図１は本発明の第１の実施例を示す図である。
【００２７】
ＬＯＧ０は論理回路等の主回路、ＯＳＣ０は周波数を可変にできる周波数可変型の発振回路、ＣＮＴ０は制御回路である。
【００２８】
発振回路ＯＳＣ０は、端子Ｂ１に制御回路から制御信号を受けその信号の値により発振周波数が変化するよう構成される。制御回路ＣＮＴ０は、外部からクロック信号ＣＬＫ０を受けるとともに、発振回路ＯＳＣ０の発振出力を受けるよう構成される。ここで、周波数可変型発振回路ＯＳＣ０と、周波数可変型発振回路ＯＳＣ０の出力Ｓ０を入力とする制御回路ＣＮＴ０からなる閉回路系は、互いに負帰還がかかる安定な系になるように構成されている（周波数可変型発振回路ＯＳＣ０の出力Ｓ０によって負帰還がかかっている）。この閉回路系により、周波数可変型発振回路ＯＳＣ０の出力Ｓ０の発振周波数は外部クロックＣＬＫ０の周波数に対応した周波数となり、例えば出力Ｓ０の発振周波数と外部クロックの周波数とは同じ周波数で同期することとなる。
【００２９】
また、後述するように、発振回路ＯＳＣ０は半導体基板上に形成されたＮチャネル型ＭＯＳＦＥＴとＰチャネル型ＭＯＳＦＥＴとにより構成され、制御回路ＣＮＴ０からの制御電圧がＭＯＳＦＥＴの基板バイアスを変化させるように構成されており、基板バイアスの変化によりそのしきい値電圧が変化し、発振周波数が変化するように構成されている。
【００３０】
また、主回路ＬＯＧ０は、端子Ｂ０に制御回路ＣＮＴ０の制御信号をうけるよう構成され、この制御信号により主回路ＬＯＧ０を構成するＭＯＳトランジスタの基板バイアスを制御し、しきい値電圧を制御するよう構成されている。このような構成により、外部クロックＣＬＫ０により内部回路である主回路のしきい値を制御することが可能となり、外部クロックの周波数に応じて、内部回路のしきい値電圧、ひいては消費電力と動作速度を可変とすることができる。
【００３１】
すなわち、発振回路ＯＳＣ０は制御回路ＣＮＴ０の制御信号け、所定の周波数で発振する。ここで、発振回路ＯＳＣ０の発振出力の周波数と外部クロックの周波数が対応しない場合には、制御信号によりこの発振出力の周波数と外部から供給される外部クロックの周波数が対応するように制御される。そして、この制御信号は発振回路ＯＳＣ０を構成しているＭＯＳトランジスタの基板バイアスを変化させることによりそのしきい値を制御するよう構成されているため、発振回路のＭＯＳトランジスタは外部クロックに対応した発振周波数の出力が可能となる動作速度で動作するよう制御されることとなる。このように、発振回路を構成するＭＯＳトランジスタの基板バイアスが外部クロックの周波数に対応した値に制御可能となるため、発振回路の基板バイアスを制御する信号に対応した信号により主回路ＬＯＧ０の基板バイアスを制御すれば、外部クロックの周波数に対応した動作速度で動作するように主回路ＬＯＧ０を構成するＭＯＳトランジスタのしきい値を制御することが可能となる。
【００３２】
一般に、高い発振周波数を得るため高速な動作を行う場合にはしきい値の絶対値は低くされる変わりにサブシュレショールド電流による消費電力が増加し、低い発振周波数で足りる場合にはしきい値の絶対値は高くされ動作速度は低下する変わりに消費電力は少なくなる。主回路ＬＯＧ０が外部クロックを基準クロックとして動作する論理回路であれば、上述の構成をとることにより、外部クロックに対応した動作速度を有するようしきい値が適切に制御され、また、動作速度が比較的低速である場合には消費電力が少なくなるよう制御されることとなる。
【００３３】
以上説明した例では、発振回路の基板バイアスを制御することにより、発振回路の周波数を制御しているが、これに限らず、外部クロックの周波数に対応してＭＯＳトランジスタの動作速度を可変にすることができれば他の制御手段を採用するこも可能である。この場合、発振回路は外部クロックの周波数に対応した動作速度を得るために必要な主回路ＬＯＧ０のしきい値を知るためのモニター手段として機能しているため、発振回路の周波数を制御する信号を主回路ＬＯＧ０のしきい値を制御するための信号に変換する必要が生ずる。
【００３４】
また、本実施例では、主回路のトランジスタのしきい値を制御するために基板バイアスを変化させている例を説明したが、基板バイアスに限らず、トランジスタのしきい値を制御でいるものであればよい。
【００３５】
なお、従来の周波数可変型発振回路では、リングオシレータを構成するインバータ回路の動作速度を可変とするため、インバータ回路への電流供給を制御するようなトランジスタが付加されている構成が一般的であるが、本実施例のように、基板バイアスの変化により発振周波数を変化させるよう構成すると、上述して電流制御用のトランジスタ等の素子が不要となるとともに、電流制御用の素子が存在しないため電源電圧を損失なくインバータ回路等に供給することができ発振周波数の上限を大きくし、可変となる周波数の範囲を広くとることができる。
【００３６】
また、発振回路の発振周波数を外部から供給されるクロック信号の周波数と同期させることが可能となり、外部から供給されるクロック信号の周波数が高くてもそれに追随することのできるＰＬＬ（フェーズ・ロックド・ループ）回路を構成することが可能となる。
【００３７】
図２は、本発明の別の実施例を示す図である。
【００３８】
主要部分は図１に説明した第１の実施例と同様であるため、その詳細については説明を省略する。本実施例が図１と異なるところは、しきい値を制御するための端子であるＢ０と周波数を制御するための端子であるＢ１を共通にノードＢ３により接続した点である。本実施例では、発振回路の発振周波数の制御は制御回路ＣＮＴ０からの制御信号により基板バイアスを変化させ行っているため、同じ制御信号により主回路ＬＯＧ０の基板バイアスを制御する構成をとっている。
【００３９】
この実施例においても図１の例と同様な効果を生ずることができ、且つ、制御回路ＣＮＴ０からの制御信号が共通にされているため、回路構成が簡潔にできる。
【００４０】
また、この場合においても、上述したように発振可能な周波数範囲の広い発振回路および、高い周波数の外部クロック信号に追随することのできるＰＬＬ回路を得ることができ、また、主回路の動作速度と消費電力を外部クロックの周波数により制御することが可能となる。
【００４１】
図３は、本発明の別の実施例を示す図である。
【００４２】
この実施例では、ＭＯＳトランジスタの基板バイアスをそのトランジスタのしきい値制御端子として使用した場合を説明する。
【００４３】
主回路ＬＯＧ１と、基板バイアスによって発振周波数が変化する基板バイアス依存型の発振回路ＯＳＣ１があり、その基板バイアス依存型発振回路ＯＳＣ１の発振出力Ｓ１と動作モードに依存する発振回路ＶＣＬＫ１の発振出力ＣＬＫ１を用いて、基板バイアス制御回路ＣＮＴ１により主回路ＬＯＧ１の基板バイアスＢＰ１、ＢＮ１を発生している。
【００４４】
とくに制限されないが、本実施例による発振回路は半導体基板上に形成されたＰチャネル型ＭＯＳＦＥＴとＮチャネル型ＭＯＳＦＥＴにより構成され、インバータ回路を多段に接続したリングオシレータにより構成される。また、主回路の同様にＰチャネル型ＭＯＳＦＥＴとＮチャネル型ＭＯＳＦＥＴにより構成されるいわゆるＣＭＯＳ論理回路である。そして、ＢＰ１はＰＭＯＳトランジスタに印可する基板バイアス、ＢＮ１はＮＭＯＳトランジスタに印可する基板バイアスを表している。ここで、基板バイアスＢＰ１、ＢＮ１はそれぞれｐチャネルＭＯＳＦＥＴのｎ基板電極（またはｎウェル電極）と、ｎチャネルＭＯＳＦＥＴのｐチャネルＭＯＳＦＥＴのｐ基板電極（またはｐウェル電極）に与える電位を表している。
【００４５】
動作モード依存型発振回路ＶＣＬＫ１はシステムクロックＳＣＬＫ１を基準クロックとして、システム外部あるいはシステム内部から発生された動作モードを示す信号ＭＯＤＥ１に従って動作モードに依存した周波数の発振出力ＣＬＫ１を出力している。特に制限されないが、主回路ＬＯＧ１は発振出力ＣＬＫ１をクロックとして動作する論理回路によりこうせいされる。
【００４６】
基板バイアスＢＰ１、ＢＮ１は基板バイアスに依存する発振回路ＯＳＣ１にも接続されており、基板バイアス依存型発振回路ＯＳＣ１と、基板バイアス依存型発振回路ＯＳＣ１の出力Ｓ１を入力とする基板バイアス制御回路ＣＮＴ１からなる閉回路系は、互いに負帰還がかかる安定な系になるように設計されている（基板バイアス依存型発振回路ＯＳＣ１の出力Ｓ１によって負帰還がかかっている）。これにより、基板バイアス依存型発振回路ＯＳＣ１の出力Ｓ１の発振周波数は動作モード依存型発振回路ＶＣＬＫ１の発振出力ＣＬＫ１と同期している。
【００４７】
ここでの動作モードは、特に制限されないが、主回路を高速動作させるモード、比較的低速で動作するモード、回路の待機モードなど主回路に要求される動作速度と消費電力との関係により予め設定されたものである。
【００４８】
このように構成すると、基板バイアス依存型発振回路ＯＳＣ１の基板バイアスと主回路ＬＯＧ１の基板バイアスはともに基板バイアス制御回路ＣＮＴ１の出力ＢＰ１、ＢＮ１で制御されているので、主回路ＬＯＧ１の基板バイアスを動作モード依存型発振回路ＶＣＬＫ１の発振出力ＣＬＫ１によって制御できることになる。基板バイアスによってＭＯＳトランジスタのしきい値が変化するので、動作モードＭＯＤＥ１を変えることで主回路ＬＯＧ１を構成しているＭＯＳトランジスタのしきい値を変化させることができ、且つ動作モードに応じた最適な値にしきい値を制御できる。上述したようにしきい値の変化により主回路の動作速度及び消費電力は変化するため、動作モードを示す信号により制御回路に供給するクロック信号の周波数を変化させ、動作モードに敵した回路の動作速度及び消費電力の制御を行うことが可能となる。
【００４９】
この実施例及び以下に示す実施例では、動作モードを示す信号により動作モード依存型発振回路ＶＣＬＫ１の発振周波数を可変させ発振出力ＣＬＫ１を得ているが、図１あるいは図２に示すように制御回路ＣＮＴ１に直接外部からのクロック信号を入力するよう構成することもできる。この場合予め動作モードにより外部クロック（システムクロック）の周波数が変化すれば、同様に内部回路である主回路の動作速度及び消費電力を制御することができ、動作モード依存型発振回路ＶＣＬＫ１が不要となる分上述した実施例よりも簡単な回路構成により実現することができる。
【００５０】
また、この実施例では、ＢＰ１とＢＮ１によりＮ型ＭＯＳＦＥＴ及びＰ型ＭＯＳＦＥＴの双方の基板バイアスを制御しているが、ＢＰ１あるいはＢＮ１のいずれかを用いて一方のＭＯＳＦＥＴの基板バイアスを変化させることもできる。
【００５１】
上述した実施例を、図４乃至図６を用いてより詳細に説明する。
【００５２】
図４に示す回路の全体的な構成は図３と同様である。図４では図３の基板バイアス依存型発振回路ＯＳＣ１は５段のＣＭＯＳ（例えば、ゲート長０．２５μｍ、ゲート幅５μｍ）リングオシレータで構成されている。リングオシレータを構成しているＭＯＳトランジスタの基板電極（あるいはウェル電極）は発振周波数を可変するための制御線として使用されている。また、特に制限されないが、主回路ＬＯＧ１は信号Ａ，Ｂを入力とし信号Ｃを出力する２入力のＮＡＮＤゲート（ゲート長０。２５μｍ、ゲート幅５μｍ）で構成されている。また、図４では図３の基板バイアス制御回路ＣＮＴ１は基板バイアス発生回路ＢＧＥＮ１およびローパスフィルタＬＰＦ１および周波数位相比較器ＰＦＤ１で構成されており、周波数位相比較器ＰＦＤ１はたとえば図５（ａ）のような回路構成により実現することができる。ローパスフィルタＬＰＦ１はたとえば図５（ｂ）に示したようなラグリードフィルタにより構成することができる。
【００５３】
図５（ａ）は一般的な周波数位相比較器であるため詳細な説明は省略するが、基準となる周波数の信号ＲＥＦ１と所定の周波数の信号Ｓ１が入力され、その位相の差により出力信号Ｓ２を出力するよう構成される。また、図５（ｂ）も一般的な抵抗とコンデンサを用いたローパスフィルタ回路であるため詳細な説明は省略する。
【００５４】
基板バイアス発生回路ＢＧＥＮ１はラグリードフィルタからの電圧出力Ｓ３を基板バイアスに最適な電圧レベルに変換するＤＣ−ＤＣコンバータである。さらに、図４では図３の動作モード依存型発振回路ＶＣＬＫ１は周波数逓倍器ＰＬＬ１および動作モード制御回路ＭＣＵ１によって構成されている。固定周波数発振器ＣＫ１は動作モード依存型発振回路ＶＣＬＫ１の基準クロックとして使用している。
【００５５】
主回路ＬＯＧ１には、上述したような、動作モードがあり、その動作モード制御信号ＭＯＤＥに応じて動作モード制御回路ＭＣＵ１により周波数逓倍器ＰＬＬ１の逓倍率が変化する。したがって、主回路ＬＯＧ１の動作モードごとに異なる逓倍率で、固定周波数発振器ＣＫ１の固定周波数出力が逓倍され、周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１として出力される。ここでは発振出力ＣＬＫ１は周波数ｆ０（０ＭＨｚから１００ＭＨｚの任意の値）の方形波である。
【００５６】
ＣＭＯＳリングオシレータＯＳＣ１の発振出力Ｓ１は周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１とともに周波数位相比較器ＰＦＤ１に入力され、周波数位相比較器ＰＦＤ１の出力Ｓ２はローパスフィルタＬＰＦ１を経由し、基板バイアス発生回路ＢＧＥＮ１により基板バイアスＢＮ１、ＢＰ１を発生する。基板バイアスＢＰ１、ＢＮ１はＣＭＯＳリングオシレータＯＳＣ１と主回路ＬＯＧ１に共通に接続されている。図４に示すとおり、基板バイアスＢＮ１はＮ型ＭＯＳＦＥＴ（チャネル部分にゲート方向の矢印を付してあるトランジスタ）の基板電極に共通に供給され、基板バイアスＢＰ１はＰ型ＭＯＳＦＥＴ（チャネル部分にＮ型ＭＯＳＦＥＴと反対方向の矢印を付してあるトランジスタ）の基板電極に共通に供給されている。また、トランジスタが接続される動作電位点は、とくに制限されないがＶｄｄが約１Ｖ程度、Ｖｓｓが接地電位にされ、約１Ｖ程度の低電圧で動作するよう構成されている。
【００５７】
図７にはＭＯＳトランジスタの基板バイアス電圧としきい値電圧の関係を示してある。図７（ａ）がＮＭＯＳの場合であり、図７が（ｂ）ＰＭＯＳの場合である。
【００５８】
ＭＯＳトランジスタのしきい値は図７（ａ）（ｂ）のように基板バイアスによって変化し、一般に、しきい値の絶対値が大きい方が電流駆動能力が減少するので、図４のＣＭＯＳリングオシレータＯＳＣ１は基板バイアスＢＰ１、ＢＮ１によってその発振周波数が変化する電圧制御型発振器（ＶＣＯ）のように動作する。このことから、図４の回路は全体としてフェイズロックドループ（ＰＬＬ）構造を取り、ＣＭＯＳリングオシレータＯＳＣ１の発振周波数と位相が周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１の周波数と位相に一致するよう構成されている。なお、本実施例による発振回路（ＶＣＯ）及びＰＬＬ回路の図１等に示した実施例と同様に、発振可能な周波数範囲の広い発振回路および、高い周波数の外部クロック信号に追随することのできるＰＬＬ回路を得ることができ、また、主回路の動作速度と消費電力を外部クロックの周波数により制御することが可能となる。
【００５９】
また、ＰＬＬについては例えばアイ・イー・イー・イー、ジャーナル・オブ・ソリッド・ステート・サーキット、第２５５頁から第２６１頁、１９８７年４月号（ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ、ＶＯＬ ２２、ＮＯ ２、ＡＰＲＩＬ １９８７）に記載されている。
【００６０】
次に、主回路ＬＯＧ１の動作モードの変化に対応して主回路ＬＯＧ１を構成しているＭＯＳトランジスタの基板バイアスＢＰ１、ＢＮ１及び、しきい値がどのように変化するかを、図６のタイミングチャートを用いて説明する。動作モードＭＯＤＥが変化すると動作モード制御回路ＭＣＵ１によって周波数逓倍器ＰＬＬ１の周波数逓倍率が変化する。これによって周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１が変化する。ここでは、時間の進行に従い、周波数ｆ０が７５ＭＨｚから５０ＭＨｚに変化している。これにより、基板バイアスＢＰ１の電位は１．３Ｖから１．６Ｖ程度に高くなり、基板バイアスＢＮ１の電位は−０．３Ｖから−０．６Ｖ程度に低くなる。これによってＭＯＳトランジスタのしきい値が大きくなるので（図５参照）、基板バイアス依存型発振回路ＯＳＣ１の周波数ｆ１もしだいに低下し周波数がｆ０（５０ＭＨｚ）に一致する。また、その位相も周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１の位相と一致する。
【００６１】
逆に、動作モードＭＤＯＥの変化により周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１の周波数ｆ０が５０ＭＨｚから１００ＭＨｚに高くなると基板バイアスＢＰ１の電位は１．６Ｖから１．０Ｖ程度に低くなり、基板バイアスＢＮ１の電位は−０．６Ｖから０Ｖ程度に高くなる。これによってＭＯＳトランジスタのしきい値が大きくなるので（図７参照）、基板バイアス依存型発振回路ＯＳＣ１の周波数ｆ１もしだいに増加し周波数がｆ０（１００ＭＨｚ）に一致する。
【００６２】
周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１の周波数ｆ０と基板バイアスＢＰ１、ＢＮ１の関係を示したのが図８である。このように入力する周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１によって基板バイアスが変化し、それにともなってＭＯＳトランジスタのしきい値が変化する。
【００６３】
ここで示した発振出力の周波数ｆ０は５０ＭＨｚ、７５ＭＨｚ、１００ＭＨｚの３種類であるが、本願発明はこれに限らず、しきい値電圧を適当な値に制御可能であれば任意の発振周波数を選択することができる。
【００６４】
また、本実施例では、主回路ＬＯＧ１の動作モードに応じてＣＭＯＳリングオシレータＯＳＣ１の発振周波数を設定値に合わせることができる。これにより、主回路ＬＯＧ１の動作モードに応じて主回路を構成しているＭＯＳトランジスタの伝搬遅延時間を容易に見積もることができる。
【００６５】
図９にＭＯＳトランジスタのドレイン電流のサブスレッショルド領域におけるゲート電圧依存性を示す。一般にＭＯＳトランジスタのしきい値は小さいほどドライブ能力が大きくなるので高速動作が可能になるが、図９のＡ点とＢ点を比較して確認できるように、ＭＯＳトランジスタのオンオフ比が小さくなり、サブスレッショルド電流が増加して回路の消費電流が増加する。
【００６６】
本発明の回路構成では高速動作が必要なときは外部から動作周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１の発振周波数が高くする動作モードを選択することにより、主回路ＬＯＧ１を構成しているＭＯＳトランジスタのしきい値を小さくすることができる。サブスレッショルド電流は増加し主回路ＬＯＧ１の消費電力は増加するが、高速動作が可能になる。また逆に、低速動作が必要なときは外部から動作周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１の発振周波数が低くする動作モードを選択することにより、主回路ＬＯＧ１を構成しているＭＯＳトランジスタのしきい値を高くすることができ、同時にサブスレッショルド電流は減少しＬＯＧ１の消費電力も減少させることができる。
【００６７】
この様子を示したのが、図１０である。図１０のＰ２は動作モードＭＯＤＥを変化させ、動作周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１の発振周波数ｆ０を変化させたときの主回路ＬＯＧ１の消費電力の関係を示したものである。主回路ＬＯＧ１は動作周波数逓倍器ＰＬＬ１の発振出力ＣＬＫ１の発振周波数ｆ０と同じ周波数（＝ｆ０）で動作させた例である。図１０でＰ０はサブスレッショルド電流による消費電流Ｔ０がない状態、Ｐ１はサブスレッショルド電流がある状態での主回路ＬＯＧ１の消費電力である。このように主回路ＬＯＧ１の消費電力はその動作周波数ｆ０に対して線形な関係がある。また、サブスレッショルド電流は動作周波数ｆ０に対して同じであるので、Ｐ１はＰ０と平行になる。本発明を適用した場合のＰ２は、サブスレッショルド電流に関係するしきい値が動作周波数ｆ０とともに変化するので、動作モードが変わり、動作周波数ｆ０が低くなるにつれサブスレッショルド電流による消費電流Ｔ０がない状態での消費電力Ｐ０の値に近づいている。主回路ＬＯＧ１が動作周波数ｆ０で動作するのに必要最低限なサブスレッショルド電流による電力消費で主回路ＬＯＧ１を動作させることができる。
【００６８】
この効果はサブスレッショルド電流が問題となる１Ｖ程度の低電圧電圧時や集積度が高くなった場合に特に有効である。
【００６９】
さらに、主回路ＬＯＧ１の動作モードに応じて主回路ＬＯＧ１のしきい値が設定値になるように自動的に制御されるので、主回路を構成するＭＯＳデバイスの特性ばらつきや温度変化、電源電圧変動などの外来変動因子に自動的に追従する回路を提供することができる。
【００７０】
図４において図３の主回路ＬＯＧ１に対応するものは２入力のＮＡＮＤゲートであるが、ＮＡＮＤゲートだけでなくインバータやＮＯＲなどの論理ゲートあるいはそれらが複数個集まって構成された論理ゲート群にも適用できる。また、回路はＣＭＯＳ構造だけでなく、ＮＭＯＳトランジスタのみあるいはＰＭＯＳトランジスタのみ、またはその両方を用いて構成された回路やバイポーラトランジスタを含んだ回路でもよい。また、図４におけるＣＭＯＳリングオシレータＯＳＣ１はＣＭＯＳリングオシレータでなくても、基板バイアスでその発振周波数が変化する発振回路であればよい。
【００７１】
図１１は図４等の実施例を実現するためのＣＭＯＳ構造を示す断面図である。ｐ型Ｓｉ基板１１１の表面層の一部にｎウエル１０９とｐウエル１１０が形成されている。ｎウエルの表面にはｐ＋型のソースドレイン拡散領域１０３、１０４、ゲート電極１０７およびゲート酸化膜１１２からなるＰＭＯＳトランジスタが、ｐウエルの表面にはｎ＋型のソースドレイン拡散領域１０５、１０６、ゲート電極１０８およびゲート酸化膜１１３からなるＮＭＯＳトランジスタが形成されている。そして、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとの間には素子分離絶縁膜１００、１０１、１０２が形成されている。図示されていなが、ＰＭＯＳトランジスタとＮＭＯＳトランジスタに基板バイアスを供給するため、上述のＢＰ１，ＢＮ１が夫々のウェル領域に接続されている。
【００７２】
ここで示した例ではｐ基板を用いているが、逆にｎ基板を用いてもよい。また図１１はｎウエルとｐウエルの両方を用いたツインウエル構造になっているが、ｎウエル１０９またはｐウエル１１０のどちらか一方を基板と共通化したシングルウエル構造でもよい。あるいはアイ・エス・エス・シー・シー、ダイジェスト・オブ・テクニカル・ペーパーズ、第２４８頁から第２４９頁、１９８９年２月（ＩＳＳＣＣ ＤＩｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ、 ｐｐ。２４８−２４９、 Ｆｅｂ。１９８９）に記載されているような三重ウエル構造のＭＯＳトランジスタや、アイ・エー・ディ・エム、テクニカル・ダイジェスト、第３５頁から第３８頁、１９９２年（１９９２ ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ、 ｐｐ３５−３８）に記載されているようなＳＯＩ構造のＭＯＳトランジスタを用いてもよい。
【００７３】
以上の実施例では基板バイアスの値は、ＮＭＯＳトランジスタについては ０Ｖ 以下の電位を、ＰＭＯＳトランジスタでは主回路の電源電圧（例えば、１．０Ｖ）以上の電位をあたえているが、ＮＭＯＳトランジスタあるいはＰＭＯＳトランジスタの拡散層と基板間のＰＮ接合に順方向バイアスがかかる方向に印加してもよい。特に、電源順方向バイアス値が拡散電位（０．６Ｖ程度）を越えない状態では拡散層と基板間のリーク電流は小さいので、消費電力の増加はわずかであり、順方向のバイアスを印加することが可能となる。
【００７４】
この場合、一般に、しきい値の基板バイアス係数（基板バイアスに対するしきい値電圧の変化係数）は上記基板バイアス領域で大きくなるので効率よくＭＯＳトランジスタのしきい値を制御できる。さらに基板バイアスに印可する電位を電源電圧の範囲内で設定できるので、負電圧を形成する回路など基板バイアスのために特別な回路が必要ないという利点がある。
【００７５】
さらに、以上の実施例では基板バイアスを用いて主回路を構成するＭＯＳトランジスタのしきい値を制御しているが、しきい値が制御できる端子を備えたＭＯＳトランジスタ（たとえばＳＯＩＭＯＳＦＥＴで、そのシリコン基体上にシリコン基体から電気的に絶縁された電極を有するＳＯＩＭＯＳＦＥＴ）で主回路を構成し、その端子に電圧を印加することによりしきい値を制御するなど、主回路のしきい値を制御できる端子に電圧を印加する構成とすることもできる。
【００７６】
図１２は一つの主回路ＬＯＧ１を複数の回路ブロックＬＯＧ１０〜ＬＯＧ３０に分解し、本実施例を適用した例である。一つの動作モード依存型発振回路ＶＣＬＫ１０の発振出力ＣＬＫ１０によって複数の回路ブロックＬＯＧ１０〜ＬＯＧ３０の基板バイアスＢＰ１０〜ＢＰ３０、ＢＮ１０〜ＢＮ３０を制御している。動作モード依存型発振回路ＶＣＬＫ１０の発振出力ＣＬＫ１０は制御回路ＣＮＴに共通に供給されるとともに、各回路ブロックＬＯＧ１０〜ＬＯＧ３０に対応して制御回路ＣＮＴ及び発振回路ＯＳＣが配置されている。動作モード依存型発振回路ＶＣＬＫ１０、制御回路ＣＮＴ１０、２０、３０、発振回路ＯＳＣ１０、２０、３０は図４に示すような構成をとることができる。
【００７７】
この実施例では、回路ブロックＬＯＧ１０〜ＬＯＧ３０の基板バイアスはそれぞれ独立に動作モード依存型発振回路ＶＣＬＫ１０の発振出力ＣＬＫ１０によって制御されている。このため、各回路ブロックＬＯＧ１０〜ＬＯＧ３０間で、これを構成するＭＯＳトランジスタのしきい値やしきい値の基板バイアス特性が異なっていても、そのばらつきを補正することができる。例えば、主回路ＬＯＧ１０を構成するＭＯＳトランジスタのしきい値の製造プロセスに起因して他の回路ブロックを構成するＭＯＳトランジスタに変動している場合でも、発振回路ＯＳＣ１０を構成するＭＯＳトランジスタのしきい値も同様に変動していると考えられるため、クロックＣＬＫ１０に対応した基板バイアスとなるよう適切な制御が可能となる。これにより、たとえば従来各回路ブロックＬＯＧ１０〜ＬＯＧ３０間でしきい値ばらつきが０．１５Ｖ程度あったとすると、本実施例により０．０５Ｖ程度に低減できる。
【００７８】
製造プロセスによるバラツキは、半導体集積回路を構成する半導体チップの位置的な場所に依存するため、上述の回路ブロックＬＯＧとそれに対応する発振回路ＯＳＣとは近接して配置することが望ましい。また、主回路を回路ブロックに分割するに際しても、同様に、互いに近接した場所にあるトランジスタを同じブロックとするよう、半導体チップを縦方向及び横方向に４分割するなどの分け方が望ましい。
【００７９】
前記のようにしきい値の許容値の下限はサブスレショルドリークの仕様から決定され、上限は回路の動作速度仕様から決定される。しきい値ばらつきが大きいと、設定段階でのしきい値設定を大きめにせざるを得なくなり回路の高速動作の妨げになるが、本実施例の方法により下限までしきい値を下げることができるため回路の高速動作が可能になる。
【００８０】
これらの実施例の効果は電源電圧が１Ｖ程度の低電圧時により大きな効果がある。
【００８１】
図１３はその様子を表しており、ゲート電極に加わる電圧に対ししきい値が変動した場合のドレイン電流の変化を示している。電源電圧が比較的高いＶＤＤ１＝２．０Ｖの場合しきい値変動によるドレイン電流変動は点Ａ１、点Ｂ１の相違のようにあまりないが、電源電圧が比較的低いＶＤＤ２＝１．０Ｖの場合しきい値変動によるドレイン電流変動は点Ａ２、点Ｂ２の相違のように大きな違いが生じる。電源電圧が１Ｖ以下になるとＡ２、Ｂ２点の差は更に一層大きくなる。
【００８２】
図１２の実施例では各回路ブロックＬＯＧ１０〜ＬＯＧ３０には同一の動作モード依存型発振回路ＶＣＬＫ１０の発振出力ＣＬＫ１０を供給しているが、図１４のように回路ブロックによって動作モード依存型発振回路ＶＣＬＫ２０、ＶＣＬＫ３０を設けてもよい。
【００８３】
図１４では、動作モード依存型発振回路を二つ設け（ＶＣＬＫ２０、ＶＣＬＫ３０）夫々に共通に基準となるシステムクロックＳＣＬＫ２０及びモード信号ＭＯＤＥ２０が供給されている。また、各回路ブロックＬＯＧ１０〜３０はそれぞれ発振回路ＯＳＣ１０〜３０、制御回路ＣＮＴ１０〜３０を有しており、制御回路ＣＮＴ１０及び２０には共通に発振回路ＶＣＬＫ２０の発振出力ＣＬＫ２０が供給され、制御回路ＣＮＴ３０には発振回路ＶＣＬＫ３０の発振出力ＣＬＫ３０が供給されるよう構成されている。動作モード依存型発振回路ＶＣＬＫ２０、３０、制御回路ＣＮＴ１０、２０、３０、発振回路ＯＳＣ１０、２０、３０は図４に示すような構成をとることができる。また、共通の動作モード依存型発振回路ＶＣＬＫ２０により複数の回路ブロックＬＯＧ１０、２０を共通に制御している点は図１２の実施例と同様であり上述した効果をえることができる。
【００８４】
このような構成をとることにより各回路ブロック、例えば回路ブロックＬＯＧ１０とＬＯＧ３０、を独立の動作モード依存型発振回路ＶＣＬＫ２０、３０により制御しているため、夫々の回路ブロックに適した基板バイアスの制御を行うことができ、同じ動作モードの場合であっても回路ブロック毎に異なった基板バイアスで動作させることができる。例えば、高速動作を必要とする回路ブロックはサブスレッショルドリーク電流は大きいが高速に動作させることができ、低速動作で十分な回路ブロックには低速だがサブスレッショルドリーク電流が小さい動作をさせることができ、それぞれの回路ブロックにおいて最適なしきい値の設定が可能になる。
【００８５】
図１２の実施例において述べたしきい値電圧のバラツキを補正する点と、回路ブロックごとに要求される動作速度が異なる場合に適した本実施例を考慮すると、本実施例の場合には、半導体チップ上に主回路を形成する際に要求される動作速度によって主回路を複数の回路ブロックに分割し、この各回路ブロックを構成するトランジスタをチップ上に近接配置することが望ましい。
【００８６】
また、図１４では、動作モード信号を共通に発振回路ＶＣＬＫ２０、３０に供給しているが、夫々独立とし、発振回路ＶＣＬＫ２０とＶＣＬＫ２０、３０の発振出力を異なった周波数のものとすることもできる。このような、構成にすれば処理の内容に応じて特定の回路ブロッのみを高速（あるいは低速）動作させるように制御することができる。例えば、主回路が浮動小数点演算ユニットを有するマイクロプロセッサであり、浮動小数点演算ユニットを一つの回路ブロック（例えば、ＬＯＧ３０）とした場合には、浮動小数点演算が必要な処理の場合には回路ブロックＬＯＧ３０にのみ高速動作を行わせるようモード信号で制御し、該ユニットを使用しない場合には、他の回路ブロックを高速動作させ、ＬＯＧ３０を低速動作させるような制御が可能となる。
【００８７】
なお、本実施例では回路ブロックＬＯＧ１０、２０は共通な発振出力ＣＬＫ２０により制御しているが、これを夫々独立な動作モード依存型発振回路により制御することも可能である。この場合、回路構成が複雑となり動作モード依存型発振回路の占有面積が増える可能性がある。従って回路ブロックに要求される性能に応じて適当な数に分割する必要がある。
【００８８】
また、図１２、図１４では回路ブロックを３つに分けて本発明を適用しているが、より多くの回路ブロックに分けてもよい。小さな回路単位に分割すればするほど上記効果は顕著になる。
【００８９】
また、各回路ブロックＬＯＧ１０〜ＬＯＧ３０は一つのＬＳＩチップにあってもよいし、複数のＬＳＩチップに分かれていてもよい。特に制限されないが、複数のチップにわかれている場合には、夫々のチップに基板バイアスを制御する制御回路（ＣＮＴ１０等）と基板バイアスに依存した発振回路（ＯＳＣ１０等）が形成され、動作モード依存型発振回路については複数のチップに共通に設ける構成をとることができる。特に、主回路のしきい値を適切に制御するためには、主回路のしきい値のモニターとして働く発振回路（ＯＳＣ１０等）は主回路と同一のチップ上に形成することが望ましい。
【００９０】
図１６は本発明をマイクロコンピュータに用いた場合の実施例である。水晶発振器５０１からの固定発振周波数出力５０２と動作モード値５０３をマイクロコンピュータ５００に入力している。マイクロコンピュータ５００は特に制限されないが、単一の半導体基板上にＣＭＯＳ等の回路技術を用いて形成されている。ここでは、動作モードを制御する動作モード値５０３は１ビット以上の信号幅の信号線で、マイクロコンピュータ５００内にある負荷検出器５０５から出力される。負荷検出器５０５はマイクロコンピュータ５００の処理量を検出し、処理量に応じた動作速度となるよう動作モードを制御する信号を出力する。
【００９１】
負荷検出器５０５はマイクロコンピュータ５００内に設置された半導体回路で構成されててもよいし、マイクロコンピュータ５００上で実行されるプログラムで実現されててもよい。また、マイクロコンピュータ５００の外にあり、マイクロコンピュータ５００の負荷を監視できるものでもよい。
【００９２】
マイクロプロセッサ５００にかかる負荷が少ない場合、負荷検出器５０５により動作モード値をそれに対応した小さい値に設定する。これにより動作モードに対応した発振周波数の発振出力を出す発振回路ＶＣＬＫ１が制御され、マイクロプロセッサ内部の動作周波数５０４は低くなり、負荷に適応した動作速度・消費電力で動作する。また、逆に、マイクロプロセッサ５００にかかる負荷が大きくなった場合は、負荷検出器５０５により動作モード値はそれに対応した大きな値に設定される。これによりマイクロプロセッサ内部の動作周波数５０４は高くなり、負荷に適応した動作速度・消費電力で動作できる。マイクロプロセッサを負荷に応じた最適動作周波数で動作できる。
【００９３】
また、動作モード値５０３は数ビットのデジタル信号でもよいが、アナログ信号でもよい。
【００９４】
図１７は図１６に示したマイクロコンピュータを用いてマイクロコンピュータシステムを構成した実施例である。６００がマイクロプロセッサシステムで、マイクロプロセッサ５００が制御するシステムバス６０２にキーボードやマウスなどの入力装置６０１を接続している。マイクロプロセッサ５００は、図１６に示すような構成をとる。
【００９５】
負荷検出器５０５は入力装置６０１の稼働時間を監視しており、動作モード５０３を決定している。
【００９６】
例えば、入力装置６０１の稼働頻度が高いときには動作周波数が高くなる動作モードにする。入力装置６０１が低いときには動作周波数が小さくなる動作モードにする。
【００９７】
一般に入力装置の稼働時間が小さいときにはマイクロコンピュータ６００への負荷が小さいときであり、効率的にマイクロコンピュータにかかる負荷を評価できる。
【００９８】
このような負荷検出方法により、マイクロコンピュータシステムの実効的な動作速度を下げないで、消費電力を削減することができる。
【００９９】
図１７では負荷検出方法としてキーボードやマウスなどの入力装置６０１を用いているが、別のものでもいい、例えばマイクロコンピュータ５００のユーザ使用ＣＰＵ時間を検出できるものでもよい。要はマイクロコンピュータ５００の処理すべきジョブの実行時間を、マイクロコンピュータシステム６００を使うユーザが満足できる時間で終了できるように負荷検出ができるものであればよい。
【０１００】
また、動作モードの設定は入力装置６０１によりコンピュータの利用者が外部から設定できる構成とすることもできる。
【０１０１】
【発明の効果】
以上説明したように、本発明の代表的な実施例によれば、回路を構成しているＭＯＳトランジスタのしきい値を動作モードＭＯＤＥ１によって制御できる。すなわち、高速動作が必要なときは外部から動作モード依存型発振回路ＶＣＬＫ１の発振出力ＣＬＫ１の発振周波数が高くする動作モードを選択することにより、主回路ＬＯＧ１を構成しているＭＯＳトランジスタのしきい値を小さくすることができる。サブスレッショルド電流は増加し主回路ＬＯＧ１の消費電力は増加するが、高速動作が可能になる。また逆に、低速動作が必要なときは外部から動作モード依存型発振回路ＶＣＬＫ１の発振出力ＣＬＫ１の発振周波数が低くする動作モードを選択することにより、主回路ＬＯＧ１を構成しているＭＯＳトランジスタのしきい値を高くすることができ、同時にサブスレッショルド電流は減少しＬＯＧ１の消費電力も減少させることができる。
【０１０２】
【図面の簡単な説明】
【図１】本発明の一実施例の構成を示す図である。
【図２】本発明の他の実施例の構成を示す図である。
【図３】本発明の他の実施例の構成を示す図である。
【図４】本発明の他の実施例の構成を示す図である。
【図５】本発明の周波数位相比較器の回路構成を示す図である。
【図６】本発明の動作周波数と基板バイアスの関係を示すタイミングチャート図である。
【図７】基板バイアスとしきい値の関係を示す図である。
【図８】本発明の動作周波数と基板バイアスの関係を示す図である。
【図９】ゲート電圧とドレイン電流の関係を示す図である。
【図１０】本発明の実施例の動作周波数と消費電力の関係を示す図である。
【図１１】本発明をデバイス構造の一例を示す断面図である。
【図１２】本発明の他の実施例の構成を示す図である。
【図１３】ゲート電圧とドレイン電流の関係を示す図である。
【図１４】本発明の他の実施例の構成を示す図である。
【図１５】ゲート長としきい値との関係を示す図である。
【図１６】本発明をマイクロコンピュータに適用した実施例の構成を示す図である。
【図１７】本発明をマイクロコンピュータシステムに適用した実施例を示す図である。
【符号の説明】
ＬＯＧ０、ＬＯＧ１……主回路、
ＬＯＧ１０、ＬＯＧ２０、ＬＯＧ３０……回路ブロック、
ＯＳＣ１、ＯＳＣ１０、ＯＳＣ２０、ＯＳＣ３０……基板バイアス依存型発振回路、
ＶＣＬＫ１、ＶＣＬＫ１０、ＶＣＬＫ２０、ＶＣＬＫ３０……動作モード依存型発振回路、
ＣＮＴ１、ＣＮＴ１０、ＣＮＴ２０、ＣＮＴ３０……基板バイアス制御回路、
ＢＰ１、ＢＰ１０、ＢＰ２０、ＢＰ３０……Ｐ型ＭＯＳトランジスタの基板バイアス、
ＢＮ１、ＢＮ１０、ＢＮ２０、ＢＮ３０……Ｎ型ＭＯＳトランジスタの基板バイアス、
ＢＧＥＮ１……基板バイアス発生回路、
ＬＰＦ１……ローパスフィルタ、
ＰＦＤ１……位相周波数比較器、
Ｖｄｄ……正電源、
Ｖｓｓ……負電源
ＳＣＬＫ１、ＳＣＬＫ１０、ＳＣＬＫ２０……システムクロック、
ＭＯＤＥ、ＭＯＤＥ１、ＭＯＤＥ１０、ＭＯＤＥ２０……動作モード、
ＣＮＴ０……しきい値制御回路、
ＯＳＣ０……周波数可変型発振回路、
Ｂ１……周波数制御端子、
Ｂ２……しきい値制御端子。
Claims (11)
- 複数の動作モードを有する半導体集積回路装置であって、
半導体基体に形成され、第１ＭＩＳトランジスタを含む論理回路と、
上記半導体基体に形成され、第２ＭＩＳトランジスタを含み、発振信号を出力するモニター回路と、
上記動作モードに応じた周波数を有するクロック信号と上記モニター回路の出力する上記発振信号とを入力し、上記論理回路及び上記モニター回路に制御信号を出力する制御回路とを有し、
上記制御信号により上記第１ＭＩＳトランジスタのしきい値電圧及び上記第２ＭＩＳトランジスタのしきい値電圧が制御され、
上記制御回路は、上記クロック信号の周波数と上記発振信号の周波数とを比較し、上記クロック信号と上記発振信号とが同期するよう、上記制御信号を制御する半導体集積回路装置。 - 請求項１において、
上記制御信号は上記第１ＭＩＳトランジスタの基板バイアス及び上記第２ＭＩＳトランジスタの基板バイアスを制御する半導体集積回路装置。 - 請求項２において、
上記制御信号により、上記第１ＭＩＳトランジスタのソースを形成する不純物層と上記第１ＭＩＳトランジスタの形成されるウェル間のＰＮ接合に順方向バイアスを印加する半導体集積回路装置。 - 請求項１乃至３のいずれかにおいて、
上記モニター回路は、上記第２ＭＩＳトランジスタを含んで構成されるインバータ回路を多段に接続したリングオシレータにより構成される半導体集積回路装置。 - 請求項１乃至４のいずれかにおいて、
上記制御回路は、上記制御信号を上記論理回路及び上記モニター回路に共通の端子から出力する半導体集積回路装置。 - 請求項１乃至５のいずれかにおいて、
上記半導体基体には、ツインウェル構造、三重ウェル構造またはＳＯＩ構造のＭＩＳトランジスタが形成される半導体集積回路装置。 - 請求項１乃至６のいずれかにおいて、
発振回路を有し、
上記発振回路は、上記複数の動作モードのうち、いずれかの動作モードを選択するための動作モード制御信号の入力を受け、上記選択された動作モードに応じた周波数のクロック信号を上記制御回路に出力する半導体集積回路装置。 - 請求項１乃至７のいずれかにおいて、
上記動作モードには、上記論理回路を高速動作させるモード、上記論理回路を比較的低速で動作するモード及び上記論理回路の待機モードとを含む半導体集積回路装置。 - 請求項１乃至８のいずれかにおいて、
上記論理回路は、第１導電型のＭＩＳトランジスタと上記第１導電型のＭＩＳトランジスタと直列接続される第２導電型のＭＩＳトランジスタとを含むＣＭＯＳ論理回路である半導体集積回路装置。 - 請求項９において、
上記ＣＭＯＳ論理回路を構成するＭＩＳトランジスタはサブスレッショルドリーク電流が流れる半導体集積回路装置。 - 請求項１乃至１０のいずれかにおいて、
上記論理回路及び上記モニター回路の電源電圧は１Ｖ程度である半導体集積回路装置。
Priority Applications (14)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07113695A JP3557275B2 (ja) | 1995-03-29 | 1995-03-29 | 半導体集積回路装置及びマイクロコンピュータ |
| US08/622,389 US6608509B1 (en) | 1995-03-29 | 1996-03-27 | Semiconductor integrated circuit device and microcomputer |
| KR1019960008655A KR100421313B1 (ko) | 1995-03-29 | 1996-03-27 | 반도체집적회로장치및마이크로컴퓨터 |
| TW085104389A TW313639B (ja) | 1995-03-29 | 1996-04-12 | |
| US09/486,057 US6489833B1 (en) | 1995-03-29 | 1998-07-01 | Semiconductor integrated circuit device |
| US09/415,220 US6166577A (en) | 1995-03-29 | 1999-10-12 | Semiconductor integrated circuit device and microcomputer |
| US09/688,234 US6388483B1 (en) | 1995-03-29 | 2000-10-16 | Semiconductor integrated circuit device and microcomputer |
| US09/994,645 US6472916B2 (en) | 1995-03-29 | 2001-11-28 | Semiconductor integrated circuit device and microcomputer |
| US10/241,505 US6597220B2 (en) | 1995-03-29 | 2002-09-12 | Semiconductor integrated circuit device and microcomputer |
| US10/282,080 US20030048125A1 (en) | 1995-03-29 | 2002-10-29 | Semiconductor integrated circuit device |
| US10/446,797 US6819158B2 (en) | 1995-03-29 | 2003-05-29 | Semiconductor integrated circuit device and microcomputer |
| US10/663,736 US6774706B2 (en) | 1995-03-29 | 2003-09-17 | Semiconductor integrated circuit device |
| US10/911,664 US7138852B2 (en) | 1995-03-29 | 2004-08-05 | Semiconductor integrated circuit device |
| US10/982,945 US7161408B2 (en) | 1995-03-29 | 2004-11-08 | Semiconductor integrated circuit device and microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07113695A JP3557275B2 (ja) | 1995-03-29 | 1995-03-29 | 半導体集積回路装置及びマイクロコンピュータ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004116554A Division JP3917985B2 (ja) | 2004-04-12 | 2004-04-12 | 半導体集積回路装置及びマイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08274620A JPH08274620A (ja) | 1996-10-18 |
| JP3557275B2 true JP3557275B2 (ja) | 2004-08-25 |
Family
ID=13451873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07113695A Expired - Fee Related JP3557275B2 (ja) | 1995-03-29 | 1995-03-29 | 半導体集積回路装置及びマイクロコンピュータ |
Country Status (4)
| Country | Link |
|---|---|
| US (7) | US6608509B1 (ja) |
| JP (1) | JP3557275B2 (ja) |
| KR (1) | KR100421313B1 (ja) |
| TW (1) | TW313639B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3270380A1 (en) | 2016-07-12 | 2018-01-17 | Renesas Electronics Corporation | Finfet memory device |
Families Citing this family (80)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999012263A1 (fr) * | 1996-03-27 | 1999-03-11 | Hitachi, Ltd. | Dispositif de circuit integre a semi-conducteurs |
| US6489833B1 (en) | 1995-03-29 | 2002-12-03 | Hitachi, Ltd. | Semiconductor integrated circuit device |
| TW400650B (en) | 1996-11-26 | 2000-08-01 | Hitachi Ltd | Semiconductor integrated circuit device |
| WO1999010796A1 (fr) * | 1997-08-27 | 1999-03-04 | Hitachi, Ltd. | Circuit integre a semi-conducteurs et systeme de traitement de donnees |
| JP3777768B2 (ja) | 1997-12-26 | 2006-05-24 | 株式会社日立製作所 | 半導体集積回路装置およびセルライブラリを記憶した記憶媒体および半導体集積回路の設計方法 |
| US6604202B1 (en) | 1998-11-20 | 2003-08-05 | Hitachi, Ltd. | Low power processor |
| JP2000207884A (ja) | 1999-01-11 | 2000-07-28 | Hitachi Ltd | 半導体集積回路装置 |
| WO2000045437A1 (fr) | 1999-01-26 | 2000-08-03 | Hitachi, Ltd. | Procede de reglage de polarisation inverse de circuit mos, et circuit integre mos |
| JP3630291B2 (ja) * | 1999-03-01 | 2005-03-16 | シャープ株式会社 | タイミング発生回路 |
| JP3850580B2 (ja) | 1999-03-30 | 2006-11-29 | 株式会社東芝 | 半導体装置 |
| JP3928837B2 (ja) * | 1999-09-13 | 2007-06-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| US6629265B1 (en) * | 2000-04-18 | 2003-09-30 | Cypress Semiconductor Corp. | Reset scheme for microcontrollers |
| JP2001345424A (ja) * | 2000-05-30 | 2001-12-14 | Hitachi Ltd | 半導体集積回路装置 |
| US7149674B1 (en) * | 2000-05-30 | 2006-12-12 | Freescale Semiconductor, Inc. | Methods for analyzing integrated circuits and apparatus therefor |
| JP3762856B2 (ja) * | 2000-05-30 | 2006-04-05 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| EP1211811A1 (fr) * | 2000-11-28 | 2002-06-05 | Koninklijke Philips Electronics N.V. | Dispositif de comparaison de fréquences à faible inertie temporelle |
| US6967522B2 (en) * | 2001-04-17 | 2005-11-22 | Massachusetts Institute Of Technology | Adaptive power supply and substrate control for ultra low power digital processors using triple well control |
| JP2003110028A (ja) | 2001-10-01 | 2003-04-11 | Hitachi Ltd | データ処理装置 |
| US6630700B2 (en) * | 2001-10-05 | 2003-10-07 | Motorola, Inc. | NMOS circuit in isolated wells that are connected by a bias stack having pluralirty of diode elements |
| US6985025B1 (en) * | 2002-01-19 | 2006-01-10 | National Semiconductor Corporation | System for adjusting a power supply level of a digital processing component and method of operating the same |
| US7493149B1 (en) * | 2002-03-26 | 2009-02-17 | National Semiconductor Corporation | Method and system for minimizing power consumption in mobile devices using cooperative adaptive voltage and threshold scaling |
| US6731158B1 (en) * | 2002-06-13 | 2004-05-04 | University Of New Mexico | Self regulating body bias generator |
| KR100500928B1 (ko) * | 2002-06-29 | 2005-07-14 | 주식회사 하이닉스반도체 | 스위칭포인트 감지회로 및 그를 이용한 반도체 장치 |
| US6762624B2 (en) * | 2002-09-03 | 2004-07-13 | Agilent Technologies, Inc. | Current mode logic family with bias current compensation |
| US6784722B2 (en) * | 2002-10-09 | 2004-08-31 | Intel Corporation | Wide-range local bias generator for body bias grid |
| US6930534B1 (en) * | 2003-05-16 | 2005-08-16 | Transmeta Corporation | Temperature compensated integrated circuits |
| US6965264B1 (en) * | 2003-06-30 | 2005-11-15 | National Semiconductor Corporation | Adaptive threshold scaling circuit |
| JP3948446B2 (ja) | 2003-09-03 | 2007-07-25 | セイコーエプソン株式会社 | 半導体装置 |
| US7236044B2 (en) * | 2003-10-14 | 2007-06-26 | The Board Of Trustees Of The Leland Stanford Junior University | Apparatus and method for adjusting the substrate impedance of a MOS transistor |
| JP2005166698A (ja) * | 2003-11-28 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| US7282975B2 (en) * | 2003-12-31 | 2007-10-16 | Intel Corporation | Apparatus and method to control self-timed and synchronous systems |
| JP4744807B2 (ja) * | 2004-01-06 | 2011-08-10 | パナソニック株式会社 | 半導体集積回路装置 |
| JP5159024B2 (ja) * | 2004-01-30 | 2013-03-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN100461411C (zh) | 2004-01-30 | 2009-02-11 | 株式会社半导体能源研究所 | 半导体器件 |
| US20050184794A1 (en) * | 2004-02-10 | 2005-08-25 | Summit Microelectronics, Inc. | Active DC output control for active control of leakage in small geometry integrated circuits |
| US20050225376A1 (en) * | 2004-04-08 | 2005-10-13 | Ati Technologies, Inc. | Adaptive supply voltage body bias apparatus and method thereof |
| US7519925B2 (en) * | 2004-06-04 | 2009-04-14 | Texas Instruments Incorporated | Integrated circuit with dynamically controlled voltage supply |
| JP2006053652A (ja) * | 2004-08-10 | 2006-02-23 | Sony Computer Entertainment Inc | 演算パイプライン、演算パイプラインによる処理方法、半導体装置、コンピュータプログラム |
| US7321254B2 (en) * | 2004-12-03 | 2008-01-22 | Lsi Logic Corporation | On-chip automatic process variation, supply voltage variation, and temperature deviation (PVT) compensation method |
| US7453311B1 (en) * | 2004-12-17 | 2008-11-18 | Xilinx, Inc. | Method and apparatus for compensating for process variations |
| JP2006211064A (ja) * | 2005-01-26 | 2006-08-10 | Nec Corp | 論理回路の特性調整回路及びその方法並びにそれを用いた半導体集積回路 |
| JP4607608B2 (ja) * | 2005-02-04 | 2011-01-05 | 株式会社東芝 | 半導体集積回路 |
| JP2006217540A (ja) * | 2005-02-07 | 2006-08-17 | Fujitsu Ltd | 半導体集積回路および半導体集積回路の制御方法 |
| WO2007034540A1 (ja) * | 2005-09-20 | 2007-03-29 | Fujitsu Limited | 電源電圧調整装置 |
| US7295036B1 (en) * | 2005-11-30 | 2007-11-13 | Altera Corporation | Method and system for reducing static leakage current in programmable logic devices |
| US7479418B2 (en) | 2006-01-11 | 2009-01-20 | International Business Machines Corporation | Methods of applying substrate bias to SOI CMOS circuits |
| KR100763850B1 (ko) * | 2006-09-06 | 2007-10-05 | 삼성전자주식회사 | 통합 발진 회로를 구비하는 플래시 메모리 장치 및 상기메모리 장치의 동작 방법 |
| US8081011B2 (en) | 2007-02-06 | 2011-12-20 | Agere Systems | Method and apparatus for regulating a power supply of an integrated circuit |
| US7791368B2 (en) * | 2007-02-06 | 2010-09-07 | Agere Systems Inc. | Method and apparatus for regulating a power supply of an integrated circuit |
| US20080197914A1 (en) | 2007-02-15 | 2008-08-21 | Daniel Shimizu | Dynamic leakage control using selective back-biasing |
| TWI328925B (en) * | 2007-04-11 | 2010-08-11 | Au Optronics Corp | Negative voltage converter |
| JP2009069921A (ja) | 2007-09-11 | 2009-04-02 | Hitachi Ltd | マルチプロセッサシステム |
| DE112007002984T5 (de) * | 2007-10-31 | 2009-10-08 | Agere Systems, Inc. | Kompensationsverfahren zur Reduzierung des Leistungsverbrauchs in digitaler Schaltung |
| JP2008199673A (ja) * | 2008-05-07 | 2008-08-28 | Renesas Technology Corp | 半導体集積回路装置 |
| US20100045364A1 (en) * | 2008-08-25 | 2010-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Adaptive voltage bias methodology |
| US7920019B2 (en) * | 2008-09-25 | 2011-04-05 | Via Technologies, Inc. | Microprocessor with substrate bias clamps |
| US7978001B2 (en) * | 2008-09-25 | 2011-07-12 | Via Technologies, Inc. | Microprocessor with selective substrate biasing for clock-gated functional blocks |
| US7812662B2 (en) * | 2008-10-07 | 2010-10-12 | Via Technologies, Inc. | System and method for adjusting supply voltage levels to reduce sub-threshold leakage |
| US8481372B2 (en) * | 2008-12-11 | 2013-07-09 | Micron Technology, Inc. | JFET device structures and methods for fabricating the same |
| US8154335B2 (en) | 2009-09-18 | 2012-04-10 | Stmicroelectronics Pvt. Ltd. | Fail safe adaptive voltage/frequency system |
| US8154353B2 (en) * | 2009-11-03 | 2012-04-10 | Arm Limited | Operating parameter monitor for an integrated circuit |
| JP2011171999A (ja) | 2010-02-18 | 2011-09-01 | Renesas Electronics Corp | 半導体装置 |
| JP5285643B2 (ja) * | 2010-03-15 | 2013-09-11 | シャープ株式会社 | 半導体集積回路および電子情報機器 |
| US8248113B2 (en) * | 2010-08-23 | 2012-08-21 | Realtek Semiconductor Corp. | Method and apparatus for accurate clock synthesis |
| RU2469473C1 (ru) * | 2011-04-08 | 2012-12-10 | Открытое акционерное общество "Информационные спутниковые системы" имени академика М.Ф. Решетнева" | Силовой ключ на мдп-транзисторе |
| RU2469474C1 (ru) * | 2011-06-16 | 2012-12-10 | Открытое акционерное общество "Информационные спутниковые системы" имени академика М.Ф. Решетнева" | Силовой ключ на мдп-транзисторе |
| US9444440B2 (en) * | 2011-06-30 | 2016-09-13 | Stmicroelectronics International N.V. | Transition detector |
| US8723592B2 (en) * | 2011-08-12 | 2014-05-13 | Nxp B.V. | Adjustable body bias circuit |
| DE102013022449B3 (de) | 2012-05-11 | 2019-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung und elektronisches Gerät |
| US8717084B1 (en) * | 2012-12-06 | 2014-05-06 | Arm Limited | Post fabrication tuning of an integrated circuit |
| US9374072B2 (en) * | 2012-12-06 | 2016-06-21 | Arm Limited | Post fabrication tuning of an integrated circuit |
| JP6328909B2 (ja) * | 2013-06-21 | 2018-05-23 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| FR3009149A1 (fr) * | 2013-07-24 | 2015-01-30 | St Microelectronics Sa | Element a retard variable |
| JP6297575B2 (ja) | 2013-08-19 | 2018-03-20 | 国立研究開発法人科学技術振興機構 | 再構成可能な遅延回路、並びにその遅延回路を用いた遅延モニタ回路、ばらつき補正回路、ばらつき測定方法及びばらつき補正方法 |
| JP6406926B2 (ja) | 2013-09-04 | 2018-10-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9294106B2 (en) * | 2014-07-03 | 2016-03-22 | Stmicroelectronics International N.V. | Capacitance multiplier and loop filter noise reduction in a PLL |
| US9509318B2 (en) * | 2015-03-13 | 2016-11-29 | Qualcomm Incorporated | Apparatuses, methods, and systems for glitch-free clock switching |
| JP6753740B2 (ja) * | 2016-09-05 | 2020-09-09 | ローム株式会社 | 半導体集積回路 |
| JP6884084B2 (ja) | 2017-10-13 | 2021-06-09 | ルネサスエレクトロニクス株式会社 | 電力制御システム及び電力制御方法 |
| EP3713089A1 (en) * | 2019-03-22 | 2020-09-23 | Nexperia B.V. | Power supply detection circuit |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0390226A1 (en) * | 1984-07-31 | 1990-10-03 | Yamaha Corporation | Jitter absorption circuit |
| JPS62272619A (ja) * | 1986-05-21 | 1987-11-26 | Hitachi Ltd | 遅延回路 |
| JPS6369315A (ja) * | 1986-09-11 | 1988-03-29 | Sony Corp | Ｃｍｏｓ回路を用いた可変遅延装置 |
| US4922141A (en) * | 1986-10-07 | 1990-05-01 | Western Digital Corporation | Phase-locked loop delay line |
| US5184027A (en) * | 1987-03-20 | 1993-02-02 | Hitachi, Ltd. | Clock signal supply system |
| JPH01293559A (ja) | 1988-05-20 | 1989-11-27 | Ricoh Co Ltd | Ｍｏｓトランジスタ装置 |
| US4899071A (en) * | 1988-08-02 | 1990-02-06 | Standard Microsystems Corporation | Active delay line circuit |
| US5192886A (en) * | 1990-03-15 | 1993-03-09 | Hewlett-Packard Company | Sub-nanosecond calibrated delay line structure |
| DE69130043T2 (de) * | 1990-09-18 | 1999-04-15 | Fujitsu Ltd | Elektronische Anordnung mit einem Bezugsverzögerungsgenerator |
| JPH04247653A (ja) | 1991-02-04 | 1992-09-03 | Ricoh Co Ltd | 半導体集積回路装置の遅延補正装置 |
| JP3092630B2 (ja) | 1991-03-25 | 2000-09-25 | 株式会社日立製作所 | 制御回路及びその制御回路により制御される集積回路 |
| US5231319A (en) * | 1991-08-22 | 1993-07-27 | Ncr Corporation | Voltage variable delay circuit |
| JP3184265B2 (ja) | 1991-10-17 | 2001-07-09 | 株式会社日立製作所 | 半導体集積回路装置およびその制御方法 |
| US5146121A (en) * | 1991-10-24 | 1992-09-08 | Northern Telecom Limited | Signal delay apparatus employing a phase locked loop |
| US5252867A (en) * | 1992-02-14 | 1993-10-12 | Vlsi Technology, Inc. | Self-compensating digital delay semiconductor device with selectable output delays and method therefor |
| JPH05235714A (ja) * | 1992-02-25 | 1993-09-10 | Sumitomo Electric Ind Ltd | 可変遅延回路 |
| DE69328743T2 (de) | 1992-03-30 | 2000-09-07 | Mitsubishi Electric Corp | Halbleiteranordnung |
| JP2939086B2 (ja) | 1992-03-30 | 1999-08-25 | 三菱電機株式会社 | 半導体装置 |
| US5461338A (en) * | 1992-04-17 | 1995-10-24 | Nec Corporation | Semiconductor integrated circuit incorporated with substrate bias control circuit |
| JP2792801B2 (ja) * | 1992-12-28 | 1998-09-03 | 三菱電機株式会社 | 半導体集積回路並びにその設計方法及び製造方法 |
| FR2711287B1 (fr) * | 1993-10-11 | 1996-01-05 | Sgs Thomson Microelectronics | Circuit d'indication de relation de phase entre plusieurs signaux de même fréquence et son application à un circuit d'ajustage des déphasages entre ces signaux. |
| KR0169157B1 (ko) * | 1993-11-29 | 1999-02-01 | 기다오까 다까시 | 반도체 회로 및 mos-dram |
| US5475344A (en) * | 1994-02-22 | 1995-12-12 | The Board Of Trustees Of The Leland Stanford Junior University | Multiple interconnected ring oscillator circuit |
| US6081146A (en) * | 1996-09-25 | 2000-06-27 | Kabushiki Kaisha Toshiba | Interface circuit and interface circuit delay time controlling method |
-
1995
- 1995-03-29 JP JP07113695A patent/JP3557275B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-27 KR KR1019960008655A patent/KR100421313B1/ko not_active IP Right Cessation
- 1996-03-27 US US08/622,389 patent/US6608509B1/en not_active Expired - Fee Related
- 1996-04-12 TW TW085104389A patent/TW313639B/zh not_active IP Right Cessation
-
1999
- 1999-10-12 US US09/415,220 patent/US6166577A/en not_active Expired - Lifetime
-
2000
- 2000-10-16 US US09/688,234 patent/US6388483B1/en not_active Expired - Fee Related
-
2001
- 2001-11-28 US US09/994,645 patent/US6472916B2/en not_active Expired - Fee Related
-
2002
- 2002-09-12 US US10/241,505 patent/US6597220B2/en not_active Expired - Fee Related
-
2003
- 2003-05-29 US US10/446,797 patent/US6819158B2/en not_active Expired - Fee Related
-
2004
- 2004-11-08 US US10/982,945 patent/US7161408B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3270380A1 (en) | 2016-07-12 | 2018-01-17 | Renesas Electronics Corporation | Finfet memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030197547A1 (en) | 2003-10-23 |
| JPH08274620A (ja) | 1996-10-18 |
| US7161408B2 (en) | 2007-01-09 |
| US20030006816A1 (en) | 2003-01-09 |
| US6388483B1 (en) | 2002-05-14 |
| US6166577A (en) | 2000-12-26 |
| US6597220B2 (en) | 2003-07-22 |
| KR100421313B1 (ko) | 2004-08-25 |
| TW313639B (ja) | 1997-08-21 |
| US20020030521A1 (en) | 2002-03-14 |
| US6819158B2 (en) | 2004-11-16 |
| US6472916B2 (en) | 2002-10-29 |
| US20050083096A1 (en) | 2005-04-21 |
| US6608509B1 (en) | 2003-08-19 |
| KR960036141A (ko) | 1996-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3557275B2 (ja) | 半導体集積回路装置及びマイクロコンピュータ | |
| US7112999B2 (en) | Semiconductor integrated circuit device | |
| JP3928837B2 (ja) | 半導体集積回路装置 | |
| US6455901B2 (en) | Semiconductor integrated circuit | |
| JP3195256B2 (ja) | 半導体集積回路 | |
| US20010048319A1 (en) | Semiconductor integrated circuit device | |
| US6774706B2 (en) | Semiconductor integrated circuit device | |
| US20180005685A1 (en) | Semiconductor device comprising charge pump circuit for generating substrate bias voltage | |
| JPH06120819A (ja) | 位相同期ループ回路 | |
| JP3597961B2 (ja) | 半導体集積回路装置 | |
| JP3917985B2 (ja) | 半導体集積回路装置及びマイクロコンピュータ | |
| KR100480326B1 (ko) | 반도체집적회로장치 및 마이크로컴퓨터 | |
| US7906990B2 (en) | Semiconductor integrated circuit device | |
| JP2007060722A (ja) | 半導体集積回路装置 | |
| JP3767697B2 (ja) | 半導体集積回路装置 | |
| JP4134160B2 (ja) | 半導体集積回路装置 | |
| JP2021163846A (ja) | 半導体装置 | |
| JP3077197B2 (ja) | 半導体装置 | |
| JP2008199673A (ja) | 半導体集積回路装置 | |
| JPH1117111A (ja) | 半導体集積装置 | |
| JPS60123109A (ja) | Ｃ−ｍｏｓ発振回路 | |
| JPH0927735A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040517 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |