JP2003110028A

JP2003110028A - データ処理装置

Info

Publication number: JP2003110028A
Application number: JP2001304897A
Authority: JP
Inventors: Masanobu Tsunoda; 賢伸津野田; Osamu Nishii; 修西井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-10-01
Filing date: 2001-10-01
Publication date: 2003-04-11
Also published as: KR20030028438A; US6654305B2; US20030063513A1

Abstract

(57)【要約】【課題】システムＬＳＩの歩留まりを低下させることな
く高速動作と低消費電力を両立させ、かつ動作中の消費
電力をきめ細かく制御する手段を提供する。【解決手段】システムＬＳＩに集積された各機能モジュ
ールの基板バイアスを互いに独立に生成する基板バイア
ス発生回路と、該基板バイアス発生回路を制御する基板
バイアス制御回路と、該基板バイアス発生回路への制御
値を格納する基板バイアス制御値格納部を備え、前記基
板バイアス制御値格納部の内容を所定の操作により設定
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデータ処理装置に関
し、特にＣＭＯＳ技術を利用した半導体装置から構成さ
れる半導体データ処理装置に関する。

【０００２】

【従来の技術】近年、画像・音声処理や通信機能を集積
した携帯情報機器市場が拡大しており、これらの機器を
小型かつ安価に提供するため、より高性能・高機能で低
消費電力のデータ処理装置が求められている。半導体微
細加工技術の発展を背景に、高速動作するより多くのト
ランジスタを単一チップ上に集積することが可能にな
り、単一チップ上で機能モジュールを組み合わせてシス
テムを構成するシステムＬＳＩが高性能・高機能化に対
する現実的な選択肢となりつつある。

【０００３】一方、低消費電力化については、システム
ＬＳＩ全体を低電源電圧化するのが有効であるが、高速
動作を維持するため電源電圧の低下に応じてＭＯＳ型Ｆ
ＥＴのしきい電圧を下げるとトランジスタが完全にはオ
フしなくなり、いわゆるサブスレッショルド電流が増大
するという問題が生じる。これはシステムＬＳＩの動作
状態、スタンバイ状態によらず消費電力が増大すること
に相当し、とりわけ電池駆動のデータ処理装置において
は、駆動時間延長のためサブスレッショルド電流による
電力消費を削減することが重要な課題となっている。

【０００４】そこで、低電源電圧時の高速動作と低消費
電力を両立させるための手段として、例えば特開平８−
２０４１４０号公報（以下、第１の従来技術とする）が
開示されている。以下本特開平で提案されている内容の
概要を示す。ＬＳＩの動作時にはＮ型ＭＯＳトランジス
タのＰ型領域を接地電位より高くかつＰＮ接合の順方向
電圧より低い電圧にバイアスする。Ｐ型ＭＯＳトランジ
スタのＮ型領域は電源電圧より低くかつ電源電圧からＰ
Ｎ接合の順方向電圧を減じた電圧より高い電圧にバイア
スする。これによりしきい電圧を下げて高速動作を可能
とする。さらに、スタンバイ時にはＮ型ＭＯＳトランジ
スタのＰ型領域を接地電位にバイアス、またＰ型ＭＯＳ
トランジスタのＮ型領域を電源電圧にバイアスすること
でしきい電圧を上げてサブスレッショルド電流を低減す
るという方式である。

【０００５】本技術によれば、前記システムＬＳＩの各
機能モジュールごとにバイアス電圧発生回路を備え、機
能モジュールの動作時にはＭＯＳトランジスタのしきい
電圧を特定の電圧まで下げて高速動作を実現し、スタン
バイ時にはしきい電圧を特定の電圧まで上げることによ
りサブスレッショルド電流を低減することができる。本
技術では動作時のしきい電圧を設定するための基板バイ
アス電圧に任意性がある。一般に、しきい電圧を低下さ
せると動作速度が向上するが、同時に消費電力が増大す
る。動作時の消費電力を最小とするため、所望の動作速
度および動作速度マージンを達成する最も高いしきい電
圧となるように基板バイアス電圧を設定する必要があ
る。しかし、例えばこのバイアス電圧をバイアス電圧発
生回路によって固定値に設定する場合、低電源電圧時に
顕著なプロセスばらつきに起因するしきい電圧のばらつ
きにより、設定値によっては最高動作周波数の低下や、
サブスレッショルド電流の増加による消費電力の増大に
より、チップの歩留まりが極端に低下するという問題が
ある。そのため、システムＬＳＩにはチップごと、機能
モジュールごとに最適な基板バイアスを設定する手段を
備えることが望ましい。

【０００６】また、特開平８−２７４６２０号公報（以
下、第２の従来技術とする）では、主回路の基板バイア
スと基板バイアスを共有する基板バイアス依存型の発振
回路と、動作モードによって発振周波数が変化する発振
回路を接続し、２つの発振回路の発振出力を用いて基板
バイアス制御回路によって両発振出力が同期するように
比較制御することにより、主回路の基板バイアスを動作
周波数に応じて最適に制御する方式が提案されている。

【０００７】本技術によれば、各機能モジュールに備え
た基板バイアス依存型発振回路の出力を、該機能モジュ
ールの動作クロックに対応する入力クロックに同期させ
ることで、動作クロックに応じて一意に決定される最適
な基板バイアス電圧を得ることができる。しかしなが
ら、例えば機能は同一だが互いに動作周波数マージンが
異なるシステムＬＳＩを実現する場合、本技術では必要
とされるマージンに応じて基板バイアス依存型発振回路
を再設計する必要があるという問題がある。

【０００８】

【発明が解決しようとする課題】本発明の第一の目的
は、ＭＯＳトランジスタで構成されるシステムＬＳＩに
おいて、歩留まりを低下させることなく高速動作と低消
費電力を両立させ、かつ動作中の消費電力をきめ細かく
制御できるシステムＬＳＩを提供することである。

【０００９】本発明の第二の目的は、プロセスばらつき
に起因するシステムＬＳＩ間の動作周波数および消費電
力のばらつきを補償し、歩留まりを向上させる手段を提
供することである。

【００１０】本発明の第三の目的は、単一設計のシステ
ムＬＳＩから任意の動作周波数マージンをもつシステム
ＬＳＩを実現する手段を提供することである。

【００１１】

【課題を解決するための手段】前記システムＬＳＩは、
一般に特定のデータ処理速度および利用率の異なる２つ
以上の機能モジュールから構成される。機能モジュール
とは、特に限定はしないが、例えばＣＰＵ、ＦＰＵ、Ｄ
ＳＰ、キャッシュメモリ、バスステートコントローラ、
リアルタイムクロック、タイマ、通信インタフェース、
ＡＤ変換器、ＤＡ変換器、デジタル回路、アナログ回路
などであり、各機能モジュールが内部でさらに複数のサ
ブモジュールに分割されていてもよい。この構成上の特
徴から、システムＬＳＩの低消費電力化のためには、機
能モジュールごとにきめ細かな電力管理を行うことによ
り不要な電力消費を削減することが重要である。

【００１２】前記課題を解決するため、本発明のシステ
ムＬＳＩは各機能モジュールの基板バイアスを互いに独
立に発生する基板バイアス発生回路と、基板バイアス発
生回路を制御する基板バイアス制御回路と、基板バイア
ス制御回路への制御値を格納する基板バイアス制御値格
納部を備えることを特徴とする。

【００１３】さらに、本発明の各機能モジュールは、そ
れぞれ動作状態およびスタンバイ状態の少なくとも２つ
の動作モードをもち、該機能モジュールの基板バイアス
は、動作状態においては前記不揮発性メモリまたはレジ
スタに格納された制御値に対応した値に制御され、スタ
ンバイなどの低消費電力状態においては該不揮発性メモ
リまたはレジスタの制御値に対応しない所定の値に制御
されることを特徴とする。

【００１４】さらに、本発明の各機能モジュールは、該
機能モジュールのディレイを測定するディレイ測定回路
を備え、該ディレイ測定回路による該機能モジュールの
ディレイテスト結果を用いて、前記不揮発性メモリまた
はレジスタの格納値を決定する処理を含むことを特徴と
する。

【００１５】さらに、本発明のシステムＬＳＩは、外部
との通信インタフェースを備え、該通信インタフェース
を介した所定の手続きにより、特に限定はしないが前記
機能モジュールの基板バイアス・動作モード・クロック
供給制御および初期化、前記不揮発性メモリまたはレジ
スタの検査および初期化、各機能モジュールのディレイ
測定、基板バイアス発生回路への制御値の計算、該制御
値の基板バイアス制御値格納部への格納、インタフェー
ス回路を通した基板バイアス制御値格納部に格納されて
いる内容およびディレイ測定結果の読み出しなどの処理
動作を指示することを特徴とする。

【００１６】さらに、本発明のシステムＬＳＩは、前記
基板バイアス制御値格納部として少なくとも不揮発性メ
モリまたはレジスタを備え、該不揮発性メモリまたは該
レジスタのいずれかに格納された制御値により該機能モ
ジュールに対応した基板バイアスが制御され、該機能モ
ジュール各々に与えられることを特徴とする。

【００１７】さらに、本発明のシステムＬＳＩは、所定
の命令を実行することにより、前記不揮発性メモリまた
はレジスタを読み書き可能であり、前記レジスタに格納
された制御値を不揮発性メモリに格納し、または所定の
手続きにより前期不揮発性メモリに格納された制御値を
前記レジスタに格納することが可能であり、ソフトウエ
アにより柔軟な消費電力管理を実現することを特徴とす
る。

【００１８】さらに、本発明のシステムＬＳＩは、機能
モジュールのクロック信号を互いに独立に生成するクロ
ック発振回路を備え、各機能モジュールのクロック信号
の周波数は各機能モジュールの基板バイアス値に対応し
た周波数に制御されることを特徴とする。

【００１９】本発明のシステムＬＳＩによれば、動作状
態の機能モジュールにはあらかじめレジスタまたは不揮
発性メモリなどからなる基板バイアス制御値格納部に格
納された基板バイアス制御値を用いてチップごとに最適
な基板バイアス電圧を供給することで、動作周波数マー
ジンを任意に設定しつつ高速動作を実現する。またスタ
ンバイ状態など低消費電力状態の機能モジュールには基
板バイアス制御値格納部に格納された制御値とは異なる
所定の制御値を用いてＭＯＳトランジスタのスレッショ
ルド電圧を上げるような基板バイアス電圧を供給するこ
とで、サブスレッショルド電流を低減し消費電力を抑え
ることができる。

【００２０】さらに、通信インタフェースを介して機能
モジュール制御回路を制御することにより、個々のシス
テムＬＳＩごとに、各機能モジュール内に備えたディレ
イ測定回路を用いてディレイを測定する。その測定結果
に基づき不揮発性メモリをプログラムすることにより、
製造プロセスのばらつきによるＭＯＳトランジスタの特
性ばらつきを補償した基板バイアス制御を実現でき、チ
ップの歩留まりを向上させることができる。

【００２１】

【発明の実施の形態】以下、図面を用いて本発明に係る
システムＬＳＩの実施例を説明する。

【００２２】〈実施例１〉図１に、本発明の第１の実施
例におけるシステムＬＳＩのブロック図を示す。図１に
おいて、１００は本発明のシステムＬＳＩであり、１１
０は外部バス１２０と内部バス１２１をインタフェース
するバスインタフェースである。２００〜２０１は２つ
以上の機能モジュールであり、特に限定はしないが、例
えばＣＰＵ、ＦＰＵ、ＤＳＰ、キャッシュメモリ、バス
ステートコントローラ、リアルタイムクロック、タイ
マ、通信インタフェース、ＡＤ変換器、ＤＡ変換器、デ
ジタル回路、アナログ回路などである。ちなみにこれら
は、内部バス１２１により相互に、またバスインタフェ
ース１１０を介してシステムＬＳＩ１００外部と接続さ
れる。

【００２３】２１０〜２１１はそれぞれ機能モジュール
２００〜２０１のディレイを測定するディレイ測定回路
であり、ディレイ測定回路制御インタフェース２２０〜
２２１からディレイ測定開始信号を受け、所定のディレ
イ測定を実行し、ディレイ測定結果を１ビット以上のデ
ジタル値もしくはアナログ値としてディレイ測定回路制
御インタフェース２２０〜２２１に出力する。

【００２４】２３０〜２３１はそれぞれ機能モジュール
２００〜２０１の動作モードを制御する動作モード制御
インタフェースであり、特に限定しないが、該機能モジ
ュールが動作状態またはスタンバイなど低消費電力状態
のいずれの動作モードであるかを識別する動作モード信
号を含む。

【００２５】３００〜３０１はそれぞれ機能モジュール
２００〜２０１の基板バイアスを出力する基板バイアス
発生回路である。１ビット以上のデジタル値もしくはア
ナログ値の基板バイアス制御信号４１０〜４１１から一
意に決定される基板バイアス電圧３１０ｎ〜３１１ｎ、
３１０ｐ〜３１１ｐをそれぞれ該機能モジュールを構成
するＰ型ＭＯＳトランジスタのＮ型ウェル、Ｎ型ＭＯＳ
トランジスタのＰ型ウェルへ供給する。

【００２６】４００は機能モジュール制御回路である。
システムＬＳＩ１００外部との通信インタフェース５０
０、または図示しないシステムＬＳＩ内部からの要求信
号に基づき、特に限定はしないが、ディレイ測定回路制
御インタフェース２２０〜２２１によるディレイ測定お
よび測定結果の収集、動作モード制御インタフェース２
３０〜２３１による各機能モジュールの動作モード設定
および動作モード収集、基板バイアス制御信号４１０〜
４１１に所定の制御値を出力することによる各機能モジ
ュールの基板バイアス制御を行う。

【００２７】４２０は通信インタフェース５００と接続
された通信制御回路であり、通信インタフェース５００
上のコマンドを所定の手続きに従って解釈し、特に限定
はしないが、システムＬＳＩ１００が例えばチップ検査
モードなどの特定のチップモードにあることを示すチッ
プモード信号４２４、およびコマンド解釈結果に基づき
機能モジュール制御回路４００を構成する各制御回路と
の間で所定の信号を授受する制御インタフェース４２１
をもつ。

【００２８】また、特に限定はしないが、前記コマンド
はレジスタ４４０および不揮発性メモリ４５０の読み書
きおよび検査、各機能モジュールのディレイ測定とその
結果出力など、基板バイアスの校正に係る操作を含む。
４２２は機能モジュール制御回路４００内のレジスタ制
御回路４３０と基板バイアス制御回路４６０の間の制御
インタフェースであり、所定の制御信号およびデータを
授受する。

【００２９】４２３は機能モジュール制御回路４００内
の動作モード制御回路４７０と基板バイアス制御回路４
６０の間の制御インタフェースであり、所定の制御信号
およびデータを授受する。４３０は基板バイアス制御値
格納部であり、内部バス１２１および制御インタフェー
ス４２１、４２２からの所定の制御信号およびデータに
応答し、レジスタ４４０および不揮発性メモリ４５０に
対するアクセス制御およびテストを行う。

【００３０】なお、前記不揮発性メモリ４５０には、電
気的消去可能なプログラマブルＲＯＭ（ＥＥＰＲＯＭ）
や、１回のみ書き込み可能なＲＯＭ（ＯＴＰＲＯＭ）な
どが、当該データ処理装置の機能や用途などによって用
いられる。

【００３１】４６０は基板バイアス制御回路であり、制
御インタフェース４２２から読み出したレジスタ４４０
の内容、および制御インタフェース４２３から読み出し
た各機能モジュール２００〜２０１の動作モード信号の
状態をもとに、基板バイアス発生回路３００〜３０１へ
の基板バイアス制御信号４１０〜４１１を出力する。ま
た、各機能モジュール２００〜２０１内のディレイ測定
回路２１０〜２１１により、各機能モジュールのディレ
イを該機能モジュールの基板バイアスを所定の手続きに
より変化させながら測定し、あらかじめ定められた目標
ディレイとの大小を比較し比較結果を生成するととも
に、特に限定はしないが、制御インタフェース４２１上
の制御信号に基づき、前記比較結果を制御インタフェー
ス４２１に出力、あるいは不揮発性メモリ４５０の内容
を更新する。

【００３２】ちなみに前期ディレイ測定は、少なくとも
以下のタイミングで１回以上、各データ処理装置毎に行
われる。データ処理装置のパッケージ封止後、またはバーンイ
ン後に実行されるデータ処理装置のパワーオン時に自動的に実行される所定の命令を実行することにより実行される通信インタフェースを介した所定の手続きにより実行
される４７０は動作モード制御回路であり、機能モジュール２
００〜２０１の動作モードを制御する動作モード制御イ
ンタフェース２３０〜２３１上の動作モード情報を収集
するとともに、制御インタフェース４２３を介して基板
バイアス制御回路４６０に出力する。

【００３３】また、特に限定はしないが、制御インタフ
ェース４２１または図示しないシステムＬＳＩ１００内
部からの要求に基づき、動作モード制御インタフェース
２３０〜２３１を介して、特定の機能モジュールが動作
状態あるいはスタンバイなどの低消費電力状態に遷移す
るように制御する。

【００３４】５００は機能モジュール制御回路４００と
システムＬＳＩ１００外部との通信インタフェースであ
り、所定の手続きにより機能モジュール制御回路４００
の動作を制御する。

【００３５】図２に、本発明の第１の実施例におけるレ
ジスタ４４０および不揮発性メモリ４５０の構成図を示
す。４４１〜４４２はそれぞれ機能モジュール２００〜
２０１の基板バイアス設定フィールドであり、それぞれ
基板バイアス電圧と一対一に対応するビット幅１以上の
デジタル値を格納する。

【００３６】レジスタ４４０は、特に限定はしないが、
特定アドレスへのロード・ストア命令または専用命令を
実行することにより読み書き可能であり、各機能モジュ
ールの基板バイアスをソフトウエアで制御できる。ま
た、システムＬＳＩ１００の電源投入時には、特に限定
はしないが、各機能モジュール２００〜２０１が所定の
動作周波数マージンをもち、最小の消費電力かつ仕様上
の最高動作周波数で動作可能となる値に初期化される。

【００３７】４５１〜４５２はそれぞれ機能モジュール
２００〜２０１の基板バイアス設定フィールドであり、
特に限定はしないが、各機能モジュールが所定の動作周
波数マージンをもち、最小の消費電力かつ仕様上の最高
動作周波数で動作可能となる基板バイアス電圧と一対一
に対応するビット幅１以上のデジタル値を格納する。不
揮発性メモリ４５０は、特に限定はしないが、チップ検
査モードなどの特定のチップモード下でのみ読み書き可
能である。

【００３８】図３に、本発明の第１の実施例における基
板バイアス設定フィールドに格納された基板バイアス制
御信号の制御値と基板バイアス電圧との関係を示す。Ｒ
０は基板バイアス制御信号の制御値の設定可能範囲であ
り、Ｃ１は制御値の下限、Ｃ２は制御値の上限、Ｖ１は
制御値Ｃ１に対する基板バイアス電圧、Ｖ２は制御値Ｃ
２に対する基板バイアス電圧である。特に限定はしない
が、前記Ｖ１およびＶ２はＮ型ウェル、Ｐ型ウェルに対
してそれぞれ異なる好適な値をとる。

【００３９】なお、基板バイアス設定フィールド４４１
〜４４２および４５１〜４５２に格納される制御値は、
特定の基板バイアス電圧に対して同一である必要はな
く、制御値と基板バイアス電圧が一対一に対応していれ
ばよい。例えば、基板バイアス設定フィールド４４１〜
４４２のビット幅は基板バイアス設定フィールド４５１
〜４５２のビット幅より狭くてもよい。

【００４０】次に、本実施例に係るシステムＬＳＩ１０
０の動作を説明する。

【００４１】本システムＬＳＩ１００には以下のモード
が存在する。

【００４２】チップ検査モード：システムＬＳＩ外部か
らの所定の入力により、製品検査時のみ遷移可能なモー
ドである。通信インタフェース５００を介して各機能モ
ジュール２００〜２０１のディレイを測定する。各機能
モジュール２００〜２０１の基板バイアスがそれぞれ仕
様上要求される最高動作周波数および動作周波数マージ
ンを満たしかつ消費電力が最小となるように、不揮発性
メモリ４５０の基板バイアス設定フィールド４５１〜４
５２に好適な制御値をプログラム可能かどうか判定す
る。前記好適な制御値がプログラム可能な場合にはプロ
グラムするとともに、システムＬＳＩ１００の動作につ
いて所定の検査を実施する。

【００４３】チップ校正モード：システムＬＳＩ外部か
らの所定の入力、所定の命令の実行、または電源投入ご
とに自動的に遷移可能なモードである。通信インタフェ
ース５００を介さずに各機能モジュール２００〜２０１
の基板バイアスがそれぞれ仕様上要求される最高動作周
波数および動作マージンを満たしかつ消費電力が最小と
なるように、不揮発性メモリ４５０の基板バイアス設定
フィールド４５１〜４５２に好適な制御値をプログラム
するとともに、システムＬＳＩ１００について所定の校
正を実施する。また、特に限定はしないが、チップ校正
モードにおいて実行可能な機能は前記チップ検査モード
において実行可能な機能に対して制限されていてもよ
い。

【００４４】通常動作モード：各機能モジュール２００
〜２０１に関して、該機能モジュールが仕様上の最高動
作周波数で動作可能な状態であり、基板バイアスを制御
するレジスタ４４０内にある該機能モジュールの基板バ
イアス設定フィールドの制御値は、例えば不揮発性メモ
リ４５０内にある該機能モジュールの基板バイアス設定
フィールドの制御値と同一の値、または不揮発性メモリ
４５０内にある該機能モジュールの基板バイアス設定フ
ィールドの制御値に変換可能な値をとる。

【００４５】低消費電力モード：各機能モジュール２０
０〜２０１に関して、該機能モジュールが仕様上の最高
動作周波数より低周波数で動作可能である、または動作
を停止することにより通常動作モード時より消費電力の
削減された状態であり、該機能モジュールの基板バイア
スを制御するレジスタ４４０内にある基板バイアス設定
フィールドの制御値は、例えば不揮発性メモリ４５０内
にある該機能モジュールの基板バイアス設定フィールド
の制御値に対して該機能モジュールのしきい電圧が大き
くなる方向に異なる値、または不揮発性メモリ４５０内
にある該機能モジュールの基板バイアス設定フィールド
の制御値に対して該機能モジュールのしきい電圧が大き
くなる方向に異なる値に変換可能な値をとる。また、該
機能モジュールが動作モード制御インタフェース２３０
〜２３１上でスタンバイ状態を示す場合は、基板バイア
ス設定フィールドの制御値によらずしきい電圧が最大と
なる制御値、またはしきい電圧が最大となる制御値に変
換可能な値をとる。

【００４６】なお、チップ検査モード・チップ校正モー
ドであるか、非チップ検査モード・チップ校正モードで
あるかはチップモード信号４２４により識別する。ま
た、通常動作モードおよびモジュールスタンバイ状態を
除く低消費電力モードであるか、モジュールスタンバイ
状態であるかは動作モード制御インタフェース２３０〜
２３１により識別する。

【００４７】システムＬＳＩ１００に集積された各機能
モジュール２００〜２０１は、内部バス１２１により相
互に、またバスインタフェース１１０を介して外部バス
１２０と接続され、内部バス１２１から入力される命令
列などの所定の手続きに従い、データ演算、データ転送
などの処理を行う。

【００４８】ここで、各機能モジュール２００〜２０１
は、ＣＰＵ、ＦＰＵ、ＤＳＰ、キャッシュメモリ、バス
ステートコントローラ、リアルタイムクロック、タイ
マ、通信インタフェース、ＡＤ変換器、ＤＡ変換器、デ
ジタル回路、アナログ回路などである。但し、一般的に
それぞれのモジュールに要求される最大の処理性能は異
なり、また要求される処理内容と処理時間に応じて処理
に必要とされる動作周波数は時間的に変化する。

【００４９】本発明では、各機能モジュールの基板バイ
アスをソフトウエアによりきめ細かく制御することによ
り、命令実行時における動的な処理性能と消費電力の制
御を図る。また、製造プロセスの微細化によるプロセス
ばらつきに起因する製造歩留まりの低下をチップ毎、機
能モジュール毎に基板バイアスの設定値を変化させるこ
とにより補償し、製造歩留まりの向上を図る。

【００５０】以下、各動作モードにおけるシステムＬＳ
Ｉ１００の動作を説明する。

【００５１】まず、通常動作モードおよび低消費電力モ
ードにおけるシステムＬＳＩ１００の動作を説明する。
これらの動作モードにおいて、各機能モジュール２００
〜２０１の基板バイアス電圧は、それぞれレジスタ４４
０内にある該機能モジュールの基板バイアス設定フィー
ルドにより決定される。レジスタ４４０は、特に制限は
しないが、例えばシステムＬＳＩ１００への電源投入、
リセットなどの所定の手続きにより不揮発性メモリ４５
０と同一の値、または不揮発性メモリ４５０の値に変換
可能な値に初期化される。

【００５２】図４に、特定の機能モジュールに関する基
板バイアス発生回路への基板バイアス制御信号の制御値
と、該機能モジュールの最高動作周波数との関係を示
す。チップ１、チップ２はプロセスばらつきにより互い
に周波数特性の異なるシステムＬＳＩ、Ｒ０は基板バイ
アス制御信号の設定可能範囲、Ｆ０は該機能モジュール
の仕様上の最高動作周波数、Ｃ１、Ｃ２はそれぞれ制御
値の下限および上限、Ｃ１０、Ｃ２０はそれぞれチップ
１、チップ２が仕様上の最高動作周波数で動作するため
に必要な基板バイアス制御信号の制御値を示す。

【００５３】チップ１、チップ２の不揮発性メモリ４５
０内にある該機能モジュールの基板バイアス設定フィー
ルドには、基板バイアス制御信号の制御値としてそれぞ
れＣ１０、Ｃ２０が設定されているものとする。また、
Ｃ３は動作モード制御インタフェースにより該機能モジ
ュールがスタンバイ状態であるときの基板バイアス制御
信号の制御値であり、設定可能範囲Ｒ０のうち該機能モ
ジュールのしきい値が最も高く、最高動作周波数が最も
低い制御値であるＣ１と一致する。

【００５４】チップ１、チップ２のレジスタ４４０内に
ある該機能モジュールの基板バイアス設定フィールドに
は、基板バイアス制御値として、例えば設定可能範囲Ｒ
０のうちそれぞれＣ３〜Ｃ１０、Ｃ３〜Ｃ２０の範囲の
制御値のみ設定可能である。従って、レジスタ４４０へ
の書き込み命令を実行するなどの所定の手段により前記
範囲外の制御値が設定要求された場合は、レジスタ制御
回路４３０の動作により前記設定要求は無視される。な
お、ソフトウエアによる基板バイアス制御を簡易にする
ため、図５に示すように、チップ１、チップ２の設定可
能範囲Ｃ３〜Ｃ１０、Ｃ３〜Ｃ２０のうち、制御値Ｃ１
０およびＣ２０から所定の演算により計算される代表
値、すなわちチップ１においてはＣ１０、Ｃ１１、Ｃ１
２、チップ２においてはＣ２０、Ｃ２１、Ｃ２２を定義
し、前記代表値を選択するコードをレジスタ４４０内の
基板バイアス制御値として利用してもよい。

【００５５】レジスタ４４０の内容は、レジスタ制御回
路４４０内で所定の手続きにより基板バイアス制御信号
の制御値に変換され、制御インタフェース４２２により
基板バイアス制御回路４６０に転送される。

【００５６】一方、各機能モジュール２００〜２０１の
動作モード情報は動作モード制御インタフェース２３０
〜２３１により動作モード制御回路４７０に集約され、
続いて制御インタフェース４２３を介して基板バイアス
制御回路４６０に転送される。基板バイアス制御回路４
６０は、それぞれ機能モジュール２００〜２０１の基板
バイアスを発生させる基板バイアス発生回路３００〜３
０１に対して、前期制御インタフェース４２２、４２３
により転送される基板バイアス制御信号の制御値および
動作モード情報から例えば以下のように生成した基板バ
イアス制御信号４１０〜４１１を出力する。すなわち、
各モジュール２００〜２０１について、該モジュールの
動作モード情報がスタンバイ状態を要求しない場合に
は、該モジュールの基板バイアスを発生させる基板バイ
アス発生回路への基板バイアス制御信号として制御イン
タフェース４２２から転送された制御値を出力する。

【００５７】該モジュールの動作モード情報がスタンバ
イ状態を要求する場合には、該モジュールの基板バイア
スを発生させる基板バイアス発生回路への基板バイアス
制御信号として制御インタフェース４２２から転送され
た制御値とは異なり、設定可能な制御値のうち該機能モ
ジュールのしきい値が最も高くなる制御値を出力する。
続いて、図６を用いてチップ検査モード、校正モードに
おけるシステムＬＳＩ１００のチップ検査・校正動作フ
ローを説明する。

【００５８】これらのモードにおいては、図６に示す一
連の手続きを通信インタフェース５００により逐次的、
または自動的に、もしくは基板バイアス回路４６０によ
り自動的に実行することにより、不揮発性メモリ４５０
に格納される各機能モジュール２００〜２０１の基板バ
イアス制御に必要な制御値を決定し、その内容を更新す
ることができる。

【００５９】図６において、Ｎは機能モジュール２００
〜２０１のうち基板バイアスを制御すべきモジュールの
数であり、システムＬＳＩ１００に集積される機能モジ
ュール数以下の整数である。

【００６０】所定のモード遷移要求、すなわち外部ピン
からシステムＬＳＩ１００への所定の入力、電源投入、
によりそれぞれチップ検査モード、チップ校正モードへ
の遷移が発生（Ｓ１００，Ｓ１０１）し、チップモード
信号４２４は所定の値を示す。この状態において、
（１）通信制御回路４２０による通信インタフェース５
００上の所定のコマンドをデコード、または（２）校正
動作を指示する命令を実行することにより、システムＬ
ＳＩ１００はチップ検査・校正動作動作を開始（Ｓ１１
０、Ｓ１２０）する。なお、所定のモード遷移要求、チ
ップ検査・校正動作要求がない場合はチップ検査・校正
に係る動作は行われない（Ｓ１３０）。

【００６１】チップ検査・校正動作フローにおいては、
機能モジュールｋ（ｋは１からＮまでの整数）ごとに通
信インタフェース５００上のコマンドに従い、または前
記校正動作を指示する命令実行を受け自動的に、以下の
処理が実行される。

【００６２】まず、基板バイアス制御回路４６０は、モ
ジュールｋの基板バイアス発生回路を制御する制御値と
して、例えば機能モジュールｋのしきい値が最も高くな
る値、すなわち図４におけるＣ３に対応する値を設定
（Ｓ１４０）したのち、ディレイ測定回路制御インタフ
ェースを介してディレイ測定回路を起動し、測定結果を
１ビット以上のビット幅のデジタル値、またはアナログ
値として前記ディレイ測定回路制御インタフェースから
収集（Ｓ１５０）する。ディレイ測定結果が所定の目標
ディレイおよび目標ディレイマージンを満足する場合、
現在の制御値を機能モジュールｋの基板バイアス発生回
路への制御値として決定し、機能モジュール（ｋ＋１）
に対するチップ検査・校正動作フローへ移行（Ｓ１６
０、Ｓ１７０、Ｓ１７１）する。

【００６３】ディレイ測定結果が所定の目標ディレイお
よび目標ディレイマージンを満たさない場合、機能モジ
ュールｋのしきい値がより低くなりかつチップが熱破壊
しない安全な範囲で、基板バイアス発生回路への制御値
を規定量変化（Ｓ１８０、Ｓ１８１）させ、再度ディレ
イ測定を行う。Ｎ個の機能モジュールすべてについて基
板バイアス発生回路の制御値を決定できた場合は、不揮
発性メモリ４５０の内容を更新（Ｓ１７２）し、例えば
制御インタフェース４２１、通信制御回路４２０および
通信インタフェース５００を介し、所定の手続きにより
基板バイアス制御に係る回路の動作が正常である旨を通
知（Ｓ１７３）する。

【００６４】一方、機能モジュールｋにおいて、ディレ
イ測定結果が所定の目標ディレイおよび目標ディレイマ
ージンを満足せず、かつチップが熱破壊しない安全な範
囲で基板バイアス発生回路への制御値を決定できない場
合は、不揮発性メモリ４５０の内容を更新せず、チップ
検査・校正動作を中止し、例えば制御インタフェース４
２１、通信制御回路４２０および通信インタフェース５
００を介し、所定の手続きにより基板バイアス制御に係
る回路の動作が異常である旨を通知（Ｓ１８２）する。
なお、チップ検査・校正結果は、制御インタフェース４
２１、通信制御回路４２０および通信インタフェース５
００によらず、システムＬＳＩ１００内部に設けられた
所定のレジスタ（図１には図示せず）に格納してもよ
い。

【００６５】また、チップ検査・校正動作フローおよび
通常動作時における熱破壊を防止するため、システムＬ
ＳＩ１００のチップ温度測定手段、あるいは消費電流測
定手段（図１には図示せず）をシステムＬＳＩ１００内
部または外部のいずれかに設けてもよい。

【００６６】以上のチップ検査・校正動作フローによ
り、チップを熱破壊することなく、最小限の消費電力で
動作し、目標ディレイおよび目標ディレイマージン、す
なわち仕様上の最高動作周波数および動作周波数マージ
ンを満たすように、各システムＬＳＩの機能モジュール
の基板バイアスを設定することができる。さらに、本フ
ローをチップ検査時、特にチップのパッケージ封止後ま
たはバーンイン後に各システムＬＳＩについて適用する
ことにより、チップ製造時のプロセスばらつきを補償
し、製造歩留まりを向上させることができる。

【００６７】〈実施例２〉図７に、本発明の第２の実施
例におけるレジスタ４４０および不揮発性メモリ４５０
の構成図を示す。なお、本第２の実施例におけるシステ
ムＬＳＩのブロック図は、図１と同一である。図７にお
いて、４４１〜４４２はそれぞれ機能モジュール２００
〜２０１の基板バイアス制御コード設定フィールドであ
り、ビット幅１以上のデジタル値を格納する。レジスタ
４４0は特定アドレスへのロード・ストア命令または専
用命令を実行することにより読み書き可能であり、シス
テムＬＳＩチップ１００の電源投入時には、特に限定は
しないが、機能モジュール２００〜２０１がそれぞれ仕
様上の最高動作周波数で動作可能となる値に初期化され
るという、第１の実施例と同一の特徴を備える。

【００６８】４５０−１〜４５０−２は、第１の実施例
における不揮発性メモリ４５０を、前記基板バイアス制
御コードと一対一に対応するよう拡張した複数の不揮発
性メモリであり、４５１−１〜４５１−２はそれぞれ不
揮発性メモリ４５０−１〜４５０−２の機能モジュール
２００に対する基板バイアス制御値、４５２−２〜４５
２−２はそれぞれ不揮発性メモリ４５０−１〜４５０−
２の機能モジュール２０１に対する基板バイアス設定値
である。

【００６９】特に限定はしないが、４５０−１〜４５０
−２は４本の不揮発性メモリから構成され、それぞれ全
機能モジュールが最高動作周波数で動作可能となる設定
値、全機能モジュールが最高動作周波数の２分の１で動
作可能となる設定値、全機能モジュールが最高動作周波
数の８分の１で動作可能となる設定値、および全機能モ
ジュールが最高動作周波数の３２分の１で動作可能とな
る設定値が格納されており、第１の実施例におけるチッ
プ検査・校正動作フローを４回反復することで初期化さ
れている。不揮発性メモリ４５０−１〜４５０−２は、
特に限定はしないが、チップ検査モードなどの特定のチ
ップモード下でのみ読み書き可能であるという、第１の
実施例と同一の特徴を備える。

【００７０】レジスタ４４０と不揮発性メモリ４５０−
１〜４５０−２との対応関係は以下のとおりである。機
能モジュール２００に関して、基板バイアス制御コード
４４１が第１の値のときは第１の不揮発性メモリ４５０
−１内の該機能モジュールに対応する基板バイアス設定
値４５１−１が選択され、基板バイアス制御コード４４
１が第２の値のときは第２の不揮発性メモリ４５０−２
内の該機能モジュールに対応する基板バイアス設定値４
５１−２が選択される。機能モジュール２０１に関して
も同様である。

【００７１】前記第１の実施例では、不揮発性メモリ４
５０の容量およびチップ検査・校正動作手順が最小化さ
れているのに対し、本第２の実施例では、基板バイアス
制御コードと各機能モジュールの最大動作周波数との対
応づけにより、ソフトウエアで各機能モジュールの使用
率をもとに基板バイアス制御を行う際の制御性を向上さ
せていることを特徴とする。

【００７２】〈実施例３〉図８に、本発明の第３の実施
例におけるシステムＬＳＩのブロック図を示す。レジス
タ４４０および不揮発性メモリ４５０の構成は、図２に
示す第１の実施例または図７に示す第２の実施例のいず
れかと同一である。

【００７３】前記第１または第２の実施例と本第３の実
施例との相違点は、基板バイアス発生回路を共通とし、
その基板バイアス発生回路を各機能モジュールの基板バ
イアスに対応した少なくとも１出力以上を可能とした回
路方式とした点にある。例えば、基板バイアス発生回路
の出力部を抵抗分圧などの簡便な多電圧出力回路方式で
構成する事により、基板バイアス発生回路を安価に実現
できる。

【００７４】〈実施例４〉図９に、本発明の第４の実施
例におけるシステムＬＳＩのブロック図を示す。レジス
タ４４０および不揮発性メモリ４５０の構成は、図２に
示す第１の実施例または図７に示す第２の実施例のいず
れかと同一である。

【００７５】前記第１または第２、第３の実施例と本第
４の実施例との相違点は、各機能モジュールのクロック
信号４９０〜４９１を生成するクロック発振回路４８
０、および基板バイアス制御回路４６０、クロック発振
回路４８０間の制御インタフェース４２５が、機能モジ
ュール制御回路４００内に追加されたことである。

【００７６】ここで、クロック発振回路４８０は、制御
インタフェース４２５を介して基板バイアス制御回路４
６０と所定の協調動作を行う。すなわち、各機能モジュ
ールへ供給されるクロック信号４９０〜４９１の周波数
が、レジスタ４４０で設定され基板バイアス制御回路４
６０により制御される基板バイアス下での最高動作周波
数以下の所定の周波数となるように制御される。

【００７７】本第４の実施例により、スタンバイなどの
低消費電力状態にある機能モジュールについて、前記第
１、第２または第３の実施例に比較してさらなる消費電
力の削減が可能となる。

【００７８】〈実施例５〉図１０に、本発明の第５の実
施例におけるシステムＬＳＩのブロック図を示す。レジ
スタ４４０および不揮発性メモリ４５０の構成は、図２
に示す第１の実施例または図７に示す第２の実施例のい
ずれかと同一である。

【００７９】前記第４の実施例と本第５の実施例との相
違点は、基板バイアス発生回路３００〜３０１を、機能
モジュール制御回路４００の中の１回路として構成して
いる点にある。

【００８０】〈実施例６〉図１１に、本発明の第６の実
施例におけるシステムＬＳＩのブロック図を示す。レジ
スタ４４０および不揮発性メモリ４５０の構成は、図２
に示す第１の実施例または図７に示す第２の実施例のい
ずれかと同一である。

【００８１】前記第４、第５の実施例と本第６の実施例
との相違点は、各機能モジュール２００〜２０１に対応
して、機能モジュール制御回路４００〜４０１を設けた
点にある。

【００８２】

【発明の効果】以上述べたように、本発明によれば、シ
ステムＬＳＩチップを構成する各機能モジュールの基板
バイアスを互いに独立に制御できる基板バイアス発生回
路および基板バイアスをプログラムする手段を備えるこ
とにより、歩留まりを低下させることなく高速動作と低
消費電力を両立させ、かつ動作中の消費電力をきめ細か
く制御できる。

【００８３】また、本発明によれば、プロセスばらつき
に起因するシステムＬＳＩチップ間の最高動作周波数の
ばらつきを補償し、歩留まりを向上させるとともに、任
意の動作周波数マージンをもつシステムＬＳＩを実現で
きる。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるシステムＬＳＩ
のブロック図である。

【図２】本発明の第１の実施例におけるレジスタおよび
不揮発性メモリの構成図である。

【図３】本発明における基板バイアス制御値と基板バイ
アス電圧との関係図である。

【図４】本発明における基板バイアス制御値と機能モジ
ュールの最高動作周波数との関係図である。

【図５】本発明における基板バイアス制御コードと基板
バイアス制御値との関係図である。

【図６】本発明におけるチップ検査・校正動作フロー図
である。

【図７】本発明の第２の実施例におけるレジスタおよび
不揮発性メモリの構成図である。

【図８】本発明の第３の実施例におけるシステムＬＳＩ
のブロック図である。

【図９】本発明の第４の実施例におけるシステムＬＳＩ
のブロック図である。

【図１０】本発明の第５の実施例におけるシステムＬＳ
Ｉのブロック図である。

【図１１】本発明の第６の実施例におけるシステムＬＳ
Ｉのブロック図である。

【符号の説明】

１００：システムＬＳＩ、１１０：バスインタフェース、１２０：外部バス、１２１：内部バス、２００〜２０１：機能モジュール、２１０〜２１１：ディレイ測定回路、２２０〜２２１：ディレイ測定回路制御インタフェー
ス、２３０〜２３１：動作モード制御インタフェース、３００〜３０１：基板バイアス発生回路、３１０ｐ〜３１１ｐ：Ｐ型ウェルへの基板バイアス電
圧、３１０ｎ〜３１１ｎ：Ｎ型ウェルへの基板バイアス電
圧、４００：機能モジュール制御回路、４１０〜４１２：基板バイアス制御信号、４１０A、４１１B：基板バイアス制御信号、４２０：通信制御回路、４２１〜４２３A、４２３B：制御インタフェース、４２４：チップモード信号、４２５、４２５A、４２５B：制御インタフェース、４３０：レジスタ制御回路、４４０：レジスタ、４５０：不揮発性メモリ、４６０：基板バイアス制御回路、４７０：動作モード制御回路、４８０：クロック発振回路、４９０〜４９１：クロック信号、５００：通信インタフェース。

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０３Ｋ 19/096 Ｈ０１Ｌ 27/04 ＴＦターム(参考） 5F038 AV06 BB02 BG01 BG09 CD07 DF03 DF04 DF05 DF08 DF11 DF12 DT02 DT03 DT15 DT18 DT19 EZ20 5F048 AB01 AB03 AB08 AB10 BB14 BE09 5J056 AA03 BB17 BB59 BB60 CC00 CC16 DD13 EE08 GG08 GG09 KK00

Claims

【特許請求の範囲】

【請求項１】それぞれ所定の処理を行う複数個の機能モ
ジュールと、該機能モジュールの基板バイアスを互いに
独立に発生する基板バイアス発生回路と、該基板バイア
ス発生回路を制御する基板バイアス制御回路と、該機能
モジュール毎に基板バイアスを独立に制御するために必
要な制御値を格納する基板バイアス制御値格納部を備
え、該基板バイアス制御値格納部に格納された該機能モ
ジュールに対応した制御値により該機能モジュールに対
応した基板バイアスが制御されることを特徴とするデー
タ処理装置。
【請求項２】前記各機能モジュールはそれぞれ動作状態
およびスタンバイ状態の少なくとも２つの動作モードを
もち、該機能モジュールの基板バイアスは、動作状態に
おいては前記基板バイアス制御値格納部に格納された制
御値に対応した値に制御され、スタンバイ状態において
は該基板バイアス制御値格納部に格納された制御値には
対応しない所定の値に制御され、スタンバイ状態におけ
る該機能モジュールの消費電力は動作状態における該機
能モジュールの消費電力より小さいことを特徴とする、
請求項１に記載された半導体データ処理装置。
【請求項３】前記各機能モジュールは該機能モジュール
のディレイを測定するディレイ測定回路を備え、該ディ
レイ測定回路による該機能モジュールのディレイテスト
結果を用いて、前記基板バイアス制御値格納部に格納す
る制御値を決定する処理を含むことを特徴とする、請求
項１から請求項２のいずれかに記載されたデータ処理装
置。
【請求項４】前記基板バイアス制御値格納部に格納する
制御値及び格納されている制御値の読み書きを含む所定
の処理を外部からの指示により実行するための通信イン
タフェースを備えることを特徴とする、請求項１から請
求項３のいずれかに記載されたデータ処理装置。
【請求項５】機能モジュール毎に基板バイアスを独立に
制御するために必要な制御値を格納する基板バイアス制
御値格納部として少なくとも不揮発性メモリまたはレジ
スタを備え、該不揮発性メモリまたは該レジスタのいず
れかに格納された該機能モジュールに対応した制御値に
より該基板バイアス制御回路にて制御され該基板バイア
ス発生回路より発生した該機能モジュールに対応した基
板バイアスが、該機能モジュール各々に与えられること
を特徴とする、請求項１から請求項４のいずれかに記載
された半導体データ処理装置。
【請求項６】所定の手続きにより前記レジスタに格納さ
れた制御値を不揮発性メモリに格納し、または所定の手
続きにより前記不揮発性メモリに格納された制御値を前
記レジスタに格納することを特徴とする、請求項５に記
載された半導体データ処理装置。
【請求項７】前記機能モジュールのクロック信号を互い
に独立に生成するクロック発振回路を備え、該機能モジ
ュールの該クロック信号の周波数は該機能モジュールの
基板バイアス値に対応した周波数に制御されることを特
徴とする、請求項１から請求項６のいずれかに記載され
たデータ処理装置。