JP5508836B2 - 設定制御装置、および設定制御装置の動作方法 - Google Patents
設定制御装置、および設定制御装置の動作方法 Download PDFInfo
- Publication number
- JP5508836B2 JP5508836B2 JP2009292896A JP2009292896A JP5508836B2 JP 5508836 B2 JP5508836 B2 JP 5508836B2 JP 2009292896 A JP2009292896 A JP 2009292896A JP 2009292896 A JP2009292896 A JP 2009292896A JP 5508836 B2 JP5508836 B2 JP 5508836B2
- Authority
- JP
- Japan
- Prior art keywords
- control value
- control
- storage unit
- storage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 9
- 230000004044 response Effects 0.000 claims description 14
- 238000003384 imaging method Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000012508 change request Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
[1−1.構成概要]
図1は、本実施形態に係る設定制御装置1の構成を示すブロック図である。
次に、設定制御装置1の動作について説明する。設定制御装置1の動作は、レジスタに制御値を初期設定する段階(「初期設定段階」とも称する)と、初期設定後にレジスタの制御値を更新する段階(「更新設定段階」とも称する)とに分けられ、以下では、段階ごとに場合分けして説明する。
以上、この発明の実施の形態について説明したが、この発明は、上記に説明した内容に限定されるものではない。
5 CPU
10 CPUインターフェース回路(CPUIF回路)
100 処理回路
11 一時記憶部
12 設定制御部
121 フラグ用レジスタ
13 読出制御部
14 第1セレクタ
15,15A 第2セレクタ
20 記憶素子
20A 通常レジスタ
20B 特殊レジスタ
Claims (5)
- 所定処理部において用いられる制御値の入力に応じて、当該制御値を第1記憶部に記憶させる記憶制御手段と、
前記所定処理部に対して電気的に接続され、前記制御値を記憶可能な第2記憶部と、
前記第1記憶部から前記第2記憶部への前記制御値の読出動作を制御する読出制御手段と、
前記所定処理部に対して電気的に接続された第3記憶部と、
を備え、
前記読出制御手段は、前記制御値の前記第1記憶部への記憶完了後の所定タイミングで、前記読出動作を実行させ、
前記所定処理部における処理対象には、映像信号が含まれ、
前記記憶制御手段は、前記制御値のうち、前記映像信号に影響を与えない第1制御値を前記第3記憶部に記憶させ、前記映像信号に影響を与える第2制御値を前記第2記憶部に記憶させ、
前記読出制御手段は、前記第2制御値に関する読出動作を実行させる設定制御装置。 - 前記記憶制御手段は、
前記制御値の前記第1記憶部への記憶完了後に、前記第1記憶部への前記制御値の記憶が完了したことを示す記憶完了信号を生成する手段を有し、
前記記憶制御手段は、前記記憶完了信号を前記読出制御手段に与え、
前記読出制御手段は、前記記憶完了信号の入力を前記読出動作の実行開始条件として用いる請求項1に記載の設定制御装置。 - 前記所定処理部における処理対象には、映像信号が含まれ、
前記所定タイミングは、前記映像信号の垂直ブランキング期間に含まれるタイミングである請求項1または請求項2に記載の設定制御装置。 - 前記第1記憶部には、SRAMが採用され、
前記記憶制御手段は、前記SRAMへの前記制御値の記憶を、入力された制御値ごとに個別に行う請求項1から請求項3のいずれかに記載の設定制御装置。 - a)所定処理部において用いられる制御値の入力に応じて、当該制御値を第1記憶部に記憶させる工程と、
b)前記第1記憶部から前記制御値を読み出して、当該制御値を前記所定処理部に対して電気的に接続された第2記憶部に記憶させる工程と、
を備え、
前記b)工程は、前記a)工程完了後の所定タイミングに実行させ、
前記所定処理部における処理対象には、映像信号が含まれ、
前記a)工程は、前記制御値のうち、前記映像信号に影響を与えない第1制御値を第3記憶部に記憶させ、前記映像信号に影響を与える第2制御値を前記第2記憶部に記憶させ、
前記b)工程は、前記第2制御値に関する読出動作を実行させる設定制御装置の動作方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009292896A JP5508836B2 (ja) | 2009-12-24 | 2009-12-24 | 設定制御装置、および設定制御装置の動作方法 |
US12/967,783 US8743132B2 (en) | 2009-12-24 | 2010-12-14 | Setting control apparatus and method for operating setting control apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009292896A JP5508836B2 (ja) | 2009-12-24 | 2009-12-24 | 設定制御装置、および設定制御装置の動作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011133651A JP2011133651A (ja) | 2011-07-07 |
JP5508836B2 true JP5508836B2 (ja) | 2014-06-04 |
Family
ID=44188857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009292896A Active JP5508836B2 (ja) | 2009-12-24 | 2009-12-24 | 設定制御装置、および設定制御装置の動作方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8743132B2 (ja) |
JP (1) | JP5508836B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI509594B (zh) * | 2011-04-18 | 2015-11-21 | Au Optronics Corp | 使顯示器水平同步訊號與外部水平同步訊號同步之方法及相關裝置 |
TWI753908B (zh) * | 2016-05-20 | 2022-02-01 | 日商半導體能源硏究所股份有限公司 | 半導體裝置、顯示裝置及電子裝置 |
JP7044495B2 (ja) | 2016-07-27 | 2022-03-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN108307131B (zh) * | 2016-12-27 | 2021-08-03 | 株式会社半导体能源研究所 | 摄像装置及电子设备 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6275586A (ja) * | 1985-09-30 | 1987-04-07 | 株式会社東芝 | カラ−グラフイツクスデイスプレイ制御装置 |
JPS6329793A (ja) * | 1986-07-23 | 1988-02-08 | 株式会社日立製作所 | 図形処理装置 |
JPH05197359A (ja) * | 1992-01-23 | 1993-08-06 | Toshiba Corp | 表示用ルックアップテーブル回路 |
JP3611511B2 (ja) * | 2000-09-27 | 2005-01-19 | 三菱電機株式会社 | マトリクス型表示装置及び画像データ表示方法並びに携帯情報端末装置 |
JP3636672B2 (ja) * | 2001-04-06 | 2005-04-06 | 松下電器産業株式会社 | 表示処理装置 |
JP2003110028A (ja) * | 2001-10-01 | 2003-04-11 | Hitachi Ltd | データ処理装置 |
JP5006568B2 (ja) | 2005-05-06 | 2012-08-22 | キヤノン株式会社 | レジスタ設定制御装置、レジスタ設定制御方法、プログラム及びデジタルカメラ |
JP2009037074A (ja) * | 2007-08-02 | 2009-02-19 | Nec Electronics Corp | 表示装置 |
-
2009
- 2009-12-24 JP JP2009292896A patent/JP5508836B2/ja active Active
-
2010
- 2010-12-14 US US12/967,783 patent/US8743132B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8743132B2 (en) | 2014-06-03 |
JP2011133651A (ja) | 2011-07-07 |
US20110161574A1 (en) | 2011-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4734003B2 (ja) | ソフトエラー訂正方法、メモリ制御装置及びメモリシステム | |
JP5508836B2 (ja) | 設定制御装置、および設定制御装置の動作方法 | |
WO2011099048A1 (ja) | 伝送制御装置、メモリ制御装置、及び前記伝送制御装置を備えたplc | |
JP2010146084A (ja) | キャッシュメモリ制御部を備えるデータ処理装置 | |
KR100849212B1 (ko) | 메모리 카드 및 메모리 카드의 구동 프로그램 업데이트방법 | |
KR20030087963A (ko) | 모터 제어 장치 및 모터 제어 방법 | |
US7643023B2 (en) | Matrix type display device and display method thereof | |
US20070208886A1 (en) | Data processing apparatus | |
JP3526401B2 (ja) | 画像処理装置 | |
JP2006243550A (ja) | 画像表示処理装置 | |
JP2005182538A (ja) | データ転送装置 | |
JP5537392B2 (ja) | データ処理装置 | |
JP4216848B2 (ja) | 映像信号処理回路、映像信号処理回路の制御方法、及び集積回路 | |
JP2008228955A (ja) | 遊技機 | |
JP2009063699A (ja) | 画像表示駆動装置及び画像表示システム | |
JP2015034891A (ja) | レジスタ設定制御装置 | |
US7552301B2 (en) | Information processing apparatus and memory access arranging method | |
US20140092123A1 (en) | Drawing control device | |
JP2007232844A (ja) | 表示制御回路 | |
JP2008225894A (ja) | Sdramコントローラ | |
KR101600253B1 (ko) | 프로그래머블 표시기 | |
JP2008192066A (ja) | メモリ制御回路およびメモリ制御回路を用いた表示装置 | |
JP5146452B2 (ja) | 監視装置、情報処理装置、及びアラーム信号出力方法 | |
JP2010118023A (ja) | メモリアクセス制御回路及び画像処理装置 | |
JP2006252482A (ja) | 装置の起動方法及び画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140324 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5508836 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |