KR101600253B1 - 프로그래머블 표시기 - Google Patents

프로그래머블 표시기 Download PDF

Info

Publication number
KR101600253B1
KR101600253B1 KR1020157032413A KR20157032413A KR101600253B1 KR 101600253 B1 KR101600253 B1 KR 101600253B1 KR 1020157032413 A KR1020157032413 A KR 1020157032413A KR 20157032413 A KR20157032413 A KR 20157032413A KR 101600253 B1 KR101600253 B1 KR 101600253B1
Authority
KR
South Korea
Prior art keywords
screen data
screen
control
programmable display
volatile memory
Prior art date
Application number
KR1020157032413A
Other languages
English (en)
Other versions
KR20150134436A (ko
Inventor
히로아키 후지야마
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20150134436A publication Critical patent/KR20150134436A/ko
Application granted granted Critical
Publication of KR101600253B1 publication Critical patent/KR101600253B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/13—Plc programming
    • G05B2219/13142—Debugging, tracing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/205—Hybrid memory, e.g. using both volatile and non-volatile memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Human Computer Interaction (AREA)
  • Programmable Controllers (AREA)
  • Debugging And Monitoring (AREA)
  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

디스플레이(102)와, 휘발성 메모리(106)와, 화면 데이터(1091~109n)를 포함하는 제어 화면 데이터(107)를 격납하는 불휘발성 메모리(105)와, 기동시에 불휘발성 메모리(105)로부터 휘발성 메모리(106)에 제어 화면 데이터(107)를 전개하고, 휘발성 메모리(106)에 전개한 제어 화면 데이터(113)에 기초하여 디스플레이(102)에 화면을 표시시키는 제어부(101)를 구비한 프로그래머블 표시기(100)로서, 제어부(101)는 화면 데이터 작성 장치(300)로부터 수신한 제어 화면 데이터(107)를 불휘발성 메모리(105)에 격납하는 기능과, 화면 데이터 작성 장치(300)로부터 수신한 제어 화면 데이터(113)를 휘발성 메모리(106)에 직접 격납하는 기능을 가진다.

Description

프로그래머블 표시기{PROGRAMMABLE DISPLAY DEVICE}
본 발명은 제어 장치와 접속되어, 제어 장치의 정보를 표시하고, 또한 제어 장치에 대한 설정을 행하는 기능을 구비하는 프로그래머블 표시기에 관한 것이다.
프로그래머블 표시기는 PLC(Programmable Logic Controller) 등의 제어 장치와의 인터페이스를 구비하고 있고, 인터페이스를 통해서 접속된 제어 장치의 상태를 표시하거나, 제어 장치로의 제어 지시를 화면으로부터 접수하거나 할 수 있다.
프로그래머블 표시기에서는, 제어 장치의 상태를 표시하기 위해서, 제어 대상의 기기의 장치에 맞춘 화면 데이터를, 화면 작성 소프트웨어 등을 이용함으로써 유저가 임의로 작성할 수 있게 되어 있다. 화면을 작성할 때에는, 화면 작성 소프트웨어에 의해서 제공되는 부품, 묘화(描畵) 기능을 이용하여 화면 데이터를 작성한다.
화면 작성 소프트웨어를 이용하여 작성된 제어 화면 데이터는, 화면 작성 소프트웨어로부터 프로그래머블 표시기에 전송되어, 프로그래머블 표시기의 불휘발성 메모리에 격납된다. 프로그래머블 표시기는 불휘발성 메모리 내에 격납된 제어 화면 데이터를 이용하여 동작한다.
프로그래머블 표시기는 가동 중에 고속 동작시키기 위해, 프로그래머블 표시기의 기동시에 불휘발성 메모리에 격납된 제어 화면 데이터를 I/O(Input/Output) 처리가 고속인 휘발성 메모리에 전개(展開)하고, 가동 후는 휘발성 메모리상의 제어 화면 데이터를 이용하여 동작하는 메카니즘을 이용하고 있다.
상기 메카니즘을 이용하고 있기 때문에, 화면 데이터의 디버그 등으로 화면 데이터의 변경이 필요한 경우는, 화면 작성 소프트웨어를 이용하여 화면 데이터를 변경하고, 변경한 화면 데이터를 프로그래머블 표시기의 불휘발성 메모리에 전송하고, 프로그래머블 표시기의 기동시에 불휘발성 메모리로부터 휘발성 메모리에 전개하여, 화면 데이터의 변경 동작을 확인하게 된다.
특허 문헌 1에는, 화면 데이터를 프로그래머블 표시기에 전송하는 일 없이, 화면 데이터를 디버그하는 것을 목적으로 한 기술이 개시되어 있다.
특허 문헌 1: 일본국 특개 2007－179112호 공보
화면 데이터의 디버그에 있어서는, 화면 데이터에 의해서 원하는 표시/조작의 동작이 실행되는지 확인할 필요가 있다. 이를 위해서, 간이(簡易)적으로는 화면 작성 소프트웨어의 화면 데이터 시뮬레이트 기능에 의해, 프로그래머블 표시기에 전송하지 않아도 화면 데이터의 동작 확인이 가능하지만, 화면 데이터 시뮬레이트 기능에서의 동작과, 화면 데이터를 프로그래머블 표시기에 전송한 상태에서 실행되는 동작에서는 다른 경우가 있어, 프로그래머블 표시기의 정확한 동작을 확인하기 위해서는, 프로그래머블 표시기에서의 동작 확인은 필수가 된다.
프로그래머블 표시기의 표시/조작의 동작을 확인한 결과, 에러가 발견된 경우는, 화면 작성 소프트웨어에 의해서 화면 데이터를 재편집함으로써 에러를 수정해서, 재차 프로그래머블 표시기에 전송하여, 그 화면 데이터에 대해서 표시/조작의 동작 확인을 행한다. 디버그에는, 이러한 일련의 작업이 수반되기 때문에, 에러 수정을 위해서 상기의 작업을 여러 차례 반복할 필요가 생겼을 경우, 디버그에 많은 시간을 필요로 한다. 특히, 프로그래머블 표시기의 불휘발성 메모리로의 화면 데이터의 기입 처리와, 불휘발성 메모리로부터 휘발성 메모리로의 화면 데이터의 전개 처리에 비교적 긴 시간을 필요로 하여, 프로그래머블 표시기 전체의 재기동이 지연되는 큰 요인이 되고 있다. 따라서 상기의 작업의 반복이 디버그의 효율을 저하시키게 된다.
특허 문헌 1에서는, 화면 데이터를 프로그래머블 표시기에 전송하는 일 없이, 화면 데이터를 디버그하는 것을 목적으로 하고 있지만, 화면 작성 소프트웨어가 작성하는 일시 보존된 화면 데이터 및 통상의 화면 데이터를 보존하는 화면 보존 장치가 디버그시에 필요하다. 즉, 특허 문헌 1에 개시되는 기술에서는, 프로그래머블 표시기가 화면 데이터 작성 장치에 접속된 상태가 아니면 디버그를 행할 수 없다.
본 발명은 상기를 감안하여 이루어진 것으로서, 디버그용 화면 데이터를 불휘발성 메모리로부터 휘발성 메모리에 전개할 필요가 없고, 화면 데이터 작성 장치와 접속된 상태가 아니어도 화면 데이터의 디버그를 행할 수 있는 프로그래머블 표시기를 얻는 것을 목적으로 한다.
상술한 과제를 해결하여 목적을 달성하기 위해서, 본 발명은 표시부와, 휘발성 메모리와, 화면 데이터를 포함하는 제어 화면 데이터를 격납하는 불휘발성 메모리와, 기동시에 불휘발성 메모리로부터 휘발성 메모리에 제어 화면 데이터를 전개하고, 휘발성 메모리에 전개한 제어 화면 데이터에 기초하여 표시부에 화면을 표시시키는 제어부를 구비한 프로그래머블 표시기로서, 제어부는 화면 데이터 작성 장치로부터 수신한 제어 화면 데이터를 불휘발성 메모리에 격납하는 기능과, 화면 데이터 작성 장치로부터 수신한 제어 화면 데이터를 휘발성 메모리에 직접 격납하는 기능을 가지는 것을 특징으로 한다.
본 발명에 따른 프로그래머블 표시기는, 화면 데이터의 디버그를 위해서, 화면 데이터를 프로그래머블 표시기의 불휘발성 메모리로 격납할 필요가 없어져, 화면 데이터 전송시의 불휘발성 메모리로의 기입 처리 시간과, 프로그래머블 표시기 기동시의 불휘발성 메모리로부터의 화면 데이터 판독 처리 시간이 불필요해져, 디버그에 필요로 하는 시간을 단축시킬 수 있다고 하는 효과를 달성한다.
도 1은 본 발명에 따른 프로그래머블 표시기의 실시 형태의 구성을 나타내는 도면이다.
도 2는 화면 데이터 정보의 구조를 나타내는 도면이다.
도 3은 화면 전개 정보의 구조를 나타내는 도면이다.
도 4는 제어 화면 데이터에 포함되는 각 화면 데이터의 관계의 일례를 나타내는 도면이다.
도 5는 실시 형태에 따른 프로그래머블 표시기의 휘발성 메모리 내의 화면 데이터의 갱신 처리에 관한 순서도이다.
도 6은 디버그용 화면 데이터를 불휘발성 메모리에 전송하여 디버그를 행하는 프로그래머블 표시기의 화면 데이터의 갱신 처리에 관한 순서도이다.
도 7은 화면 전개 정보의 갱신 처리의 순서도이다.
이하에, 본 발명에 따른 프로그래머블 표시기의 실시 형태를 도면에 기초하여 상세하게 설명한다. 또한, 이 실시 형태에 의해 이 발명이 한정되는 것은 아니다.
실시 형태.
도 1은 본 발명에 따른 프로그래머블 표시기의 실시 형태의 구성을 나타내는 도면이다. 프로그래머블 표시기(100)는 PLC 등의 제어 장치(200)와 접속되어, 제어 장치(200)의 상태를 표시한다. 제어 장치(200)의 상태를 표시하는 제어 화면 데이터(107)는, 프로그래머블 표시기(100)에 접속된 화면 데이터 작성 장치(300)의 화면 작성 소프트웨어(301)에 의해서 작성된다.
프로그래머블 표시기(100)는 제어부(101), 표시부로서의 디스플레이(102), 주변장치 통신 I/F(Interface)(103), 제어 장치 통신 I/F(104), 불휘발성 메모리(105), 휘발성 메모리(106) 및 조작부로서의 터치 패널(110)을 구비한다. 제어부(101)는 화면 데이터 작성 장치(300)로부터 수신한 제어 화면 데이터가 통상의 제어 화면 데이터인지 디버그용 제어 화면 데이터인지를 판단하는 기능을 가진다. 통상의 제어 화면 데이터와 디버그용 제어 화면 데이터의 구별은, 통상 또는 디버그용인 것을 나타내는 식별자를 프로그래머블 표시기(100)로의 제어 화면 데이터 송신시의 헤더에 포함하게 하거나, 통상 또는 디버그용인 것을 나타내는 플래그를 제어 화면 데이터와 함께 프로그래머블 표시기(100)로 송신하는 등의 임의의 방법으로 실행 가능하다.
화면 데이터 작성 장치(300)에서 작성된 통상의 제어 화면 데이터를 주변 장치 통신 I/F(103)를 통해서 수신했을 경우, 제어부(101)는 수신한 통상의 제어 화면 데이터를 불휘발성 메모리(105)에 제어 화면 데이터(107)로서 격납함과 아울러, 화면 데이터 정보(111)를 작성하여, 불휘발성 메모리(105)에 격납한다. 화면 데이터 정보(111)는 프로그래머블 표시기(100)의 기동시에 있어서의 제어 화면 데이터(107)의 전개 처리시에, 불휘발성 메모리(105)의 어느 어드레스에서부터 어느만큼의 크기(사이즈)의 데이터를 판독할지를 결정하기 위한 정보이다.
제어 화면 데이터(107)는 복수의 화면 데이터로 구성된다. 여기에서는, 제어 화면 데이터(107)는 화면 1~화면 N의 화면 데이터(1091~109n)로 구성되는 것으로 한다. 또, 화면 데이터 정보(111)는 복수의 화면 데이터(1091~109n)의 불휘발성 메모리(105)상의 격납처 어드레스, 격납 사이즈를 정의하고 있다.
한편, 화면 데이터 작성 장치(300)에서 작성된 디버그용 제어 화면 데이터를 주변 장치 통신 I/F(103)를 통해서 수신했을 경우, 제어부(101)는 수신한 디버그용 제어 화면 데이터를, 휘발성 메모리(106)에 제어 화면 데이터(113)로서 격납함과 아울러, 화면 전개 정보(112)를 작성하여, 휘발성 메모리(106)에 격납한다. 화면 전개 정보(112)는, 제어부(101)가 후술하는 화면의 전환을 실행할 때에, 휘발성 메모리(106)의 어느 어드레스에서부터 어느만큼의 크기(사이즈)의 데이터를 판독할지를 결정하기 위한 정보이다.
또, 제어부(101)는 불휘발성 메모리(105)에 격납되어 있는 제어 화면 데이터(107)를 휘발성 메모리(106)에 전개하여 제어 화면 데이터(113)로 하는 경우도, 화면 전개 정보(112)를 작성하여, 휘발성 메모리(106)에 격납한다.
따라서 휘발성 메모리(106) 내에는, 프로그래머블 표시기(100)의 기동시에 제어부(101)에 의해서 전개된 제어 화면 데이터든지, 또는 화면 데이터 작성 장치(300)로부터 디버그용으로서 수신한 제어 화면 데이터가 격납된다. 또, 휘발성 메모리(106) 내에는, 제어부(101)가 제어 화면 데이터(107)를 휘발성 메모리(106)에 전개할 때, 또는, 디버그용 제어 화면 데이터를 휘발성 메모리(106)에 격납할 때에 제어부(101)가 작성한 화면 전개 정보(112)가 격납된다. 제어 화면 데이터(107)와 마찬가지로, 제어 화면 데이터(113)는, 화면 1~화면 N의 화면 데이터(1141~114n)로 구성되는 것으로 한다.
도 2는 화면 데이터 정보의 구조를 나타내는 도면이다. 화면 데이터 정보(111)는 제어 화면 데이터(107)의 화면수 만큼의 행을 가지는 테이블로서 구축되어, 화면마다 인덱스(51)와 격납처 어드레스(52)와 격납 사이즈(53)의 정보를 가진다. 이들은, 프로그래머블 표시기(100)의 기동시에, 제어부(101)가 제어 화면 데이터(107)를 휘발성 메모리(106)에 전개할 때에 사용된다. 즉, 격납처 어드레스(52)로부터 격납 사이즈(53) 분의 데이터를 1화면분으로 하여 불휘발성 메모리(105)로부터 데이터를 판독하여, 휘발성 메모리(106)에 전개한다. 예를 들면, 인덱스(51)가 1인 화면 4의 데이터이면, 제어부(101)는 불휘발성 메모리(105)의 어드레스“0x00100000"에서부터 “1024000” 바이트분의 데이터를 1화면분의 데이터로서 판독하여, 휘발성 메모리(106)에 격납한다.
도 3은 화면 전개 정보의 구조를 나타내는 도면이다. 화면 전개 정보(112)는 프로그래머블 표시기(100)의 기동시에, 화면 데이터(1091~109n)의 사양으로서의 최대 화면수 만큼의 행을 가지는 테이블로서 구축되며, 화면마다 인덱스(61)와 격납처 어드레스(62)와 격납 사이즈(63)의 정보를 가진다. 또한, 도 3은 최대 화면수가 32767인 경우를 예로 하고 있다. 화면 전개 정보(112)는, 제어부(101)가 디스플레이(102)에 화면을 표시할 때에 이용된다. 즉, 제어부(101)는 화면의 전환 등으로 디스플레이(102)에 표시하는 화면을 변경할 때는, 화면 전개 정보(112)에 기초하여, 휘발성 메모리(106)의 격납처 어드레스(62)로부터 격납 사이즈(63) 분의 데이터를 1화면분으로서 판독하여, 디스플레이(102)에 표시시키는 처리를 행한다. 예를 들면, 인덱스(61)가 1인 화면 4의 데이터이면, 제어부(101)는 휘발성 메모리(106)의 어드레스“0x80100000”에서부터 “1024000” 바이트분의 데이터를 1화면분의 데이터로서 판독하여, 디스플레이(102)에 표시시키는 처리를 행한다.
도 4는 제어 화면 데이터에 포함되는 각 화면 데이터의 관계의 일례를 나타내는 도면으로, 화면수가 4(N=4)인 경우를 예로 하고 있다. 데이터(1141~1144)에 따른 화면(화면 1~화면 4)이, 제어부(101)에 의해 디스플레이(102)에 선택적으로 표시된다. 각 화면에는, 화면 전환 스위치(71~74)가 배치되어 있다. 화면 전환 스위치(71~74)는, 화면 1~화면 4의 각각으로의 전환 조작을 위한 스위치이고, 디스플레이(102)의 화면 전환 스위치(71~74)가 표시된 영역에 유저가 터치하면, 터치 패널(110)이 스위치의 눌림을 검출하고, 제어부(101)는 터치 패널(110)의 검출 결과에 기초하여 데이터(1141~1144)에 따른 화면을 디스플레이(102)에 표시시킨다. 또한, 도 4에서는, 화면의 천이 관계를 화살표로 도시하고 있다. 예를 들면, 화면 4로부터 화면 1을 향하는 화살표는, 화면 4 상의 화면 전환 스위치(71)를 누름으로써, 디스플레이(102)에 표시하는 화면을 화면 4로부터 화면 1로 천이시키는 것이 가능한 것을 나타내고 있다.
또한, 디스플레이(102)에 표시하는 화면을 천이처로 전환하기 위한 스위치는, 화면 전환 스위치(71~74)와 같이, 천이처가 고정인 것으로 한정되는 것은 아니고, 천이처가 동적으로 바뀌는 것으로 하는 것도 가능하다. 예를 들면, 1개 전의 화면으로 돌아가는(천이원의 화면으로 천이하는) 스위치를 마련하는 것도 가능하고, 이 스위치를 눌렀을 때의 천이처는, 어느 화면으로부터 천이해 왔는지에 따라서, 동적으로 변화하게 된다.
도 5는 실시 형태에 따른 프로그래머블 표시기의 휘발성 메모리 내의 제어 화면 데이터의 갱신 처리에 관한 순서도이다. 화면 데이터 작성 장치(300)로부터 주변 장치 통신 I/F(103)를 통해서 제어 화면 데이터를 수신하면, 제어부(101)는 통상의 제어 화면 데이터인지 디버그용 제어 화면 데이터인지를 판단한다(스텝 S201). 수신한 제어 화면 데이터가 통상의 제어 화면 데이터인 경우는(스텝 S201/No), 수신한 제어 화면 데이터를 불휘발성 메모리(105)에 격납함과 아울러 화면 데이터 정보(111)를 작성하고(스텝 S202), 처리를 종료한다. 수신한 제어 화면 데이터가 디버그용 화면 데이터인 경우는(스텝 S201/Yes), 제어부(101)는 수신한 제어 화면 데이터를 휘발성 메모리(106)에 격납함과 아울러, 화면 전개 정보(112)를 작성한다(스텝 S203). 또한, 화면 전개 정보(112)를 갱신하는 처리에 관해서는 후단에서 설명한다. 제어부(101)는 휘발성 메모리(106)에 격납된 제어 화면 데이터(113)에 기초하여, 디스플레이(102)에 변경 후의 화면을 표시한다.
화면 데이터 작성 장치(300)로부터 수신한 디버그용 제어 화면 데이터를 휘발성 메모리(106)에 격납한 상태에서는, 불휘발성 메모리(105)에 격납된 제어 화면 데이터(107)와 휘발성 메모리(106)에 격납된 제어 화면 데이터(113)가 다르지만, 실시 형태에 따른 프로그래머블 표시기(100)는, 휘발성 메모리(106)만을 참조하여 동작하기 때문에, 문제는 발생하지 않는다. 또, 디버그를 행할 때에, 프로그래머블 표시기(100)의 전원을 끊지 않기 때문에, 불휘발성 메모리(105)에 제어 화면 데이터(107)를 격납할 필요는 없다.
비교를 위해서, 화면 데이터 작성 장치로부터 수신한 디버그용 제어 화면 데이터를 불휘발성 메모리에 격납하는 프로그래머블 표시기에서의 화면 갱신 처리에 대해서 설명한다. 도 6은 디버그용 제어 화면 데이터를 불휘발성 메모리에 전송하여 디버그를 행하는 프로그래머블 표시기의 제어 화면 데이터의 갱신 처리에 관한 순서도이다. 프로그래머블 표시기의 제어부는 화면 작성 소프트웨어로부터, 주변 장치 통신 I/F를 통해서 취득한 디버그용 제어 화면 데이터를 불휘발성 메모리에 기입한다. 이때, 프로그래머블 표시기의 제어부는, 화면 데이터 정보를 작성한다(스텝 S101). 디버그용 제어 화면 데이터가 불휘발성 메모리에 기입된 후, 제어부는, 프로그래머블 표시기를 재기동한다(스텝 S102). 재기동 후, 프로그래머블 표시기의 제어부는, 화면 데이터 정보에 기초하여 불휘발성 메모리로부터 휘발성 메모리에 제어 화면 데이터를 전개하여 화면 전개 정보를 작성한다(스텝 S103). 프로그래머블 표시기의 제어부는, 휘발성 메모리에 전개한 제어 화면 데이터에 기초하여, 디스플레이에 디버그용 제어 화면 데이터에 따른 화면을 표시한다.
도 7은 화면 전개 정보의 갱신 처리의 순서도이다. 제어부(101)는 화면 데이터 작성 장치(300)로부터 주변 장치 통신 I/F(103)를 통해서 수신한 디버그용 제어 화면 데이터를 제어 화면 데이터(113)로서 휘발성 메모리(106)에 격납한다(스텝 S301). 그리고 제어 화면 데이터(113)의 데이터수 만큼의 루프 처리를 개시한다(스텝 S302, S302＇). 화면 작성 소프트웨어(301)로부터 취득한 변경 후의 화면 데이터의 화면 번호가 화면 전개 정보(112)에 존재하는 경우(스텝 S303/Yes), 해당하는 인덱스의 행의 격납처 어드레스와 격납 사이즈를 갱신한다(스텝 S304). 화면 작성 소프트웨어(301)로부터 취득한 변경 후의 화면 데이터의 화면 번호가 화면 전개 정보(112)에 존재하지 않는 경우(스텝 S303/No)는, 격납처 어드레스 및 격납 사이즈의 갱신은 행하지 않는다. 스텝 S303에서부터 S304까지의 처리를 제어 화면 데이터(113)의 데이터수 만큼 반복한 후, 제어부(101)는 화면 전개 정보(112)를 갱신했는지 여부를 확인한다(스텝 S305). 화면 전개 정보(112)를 갱신하고 있지 않은 경우(스텝 S305/No), 미사용의 인덱스에 격납처 어드레스와 격납 사이즈를 격납한다(스텝 S306). 화면 전개 정보(112)를 갱신했을 경우(스텝 S305/Yes), 처리를 종료한다. 이상의 동작에 의해, 변경 후의 화면에 해당하는 화면 번호가 화면 전개 정보(112)에 존재하는 경우에는, 해당하는 인덱스의 행의 격납처 어드레스와 격납 사이즈가 갱신되고, 변경 후의 화면에 해당하는 화면 번호가 화면 전개 정보(112)에 존재하지 않는 경우에는, 미사용의 인덱스의 행에 격납처 어드레스와 격납 사이즈가 격납된다. 변경 후의 제어 화면 데이터가 제어 화면 데이터(113)로서 휘발성 메모리(106)에 격납된 후는, 프로그래머블 표시기(100)는 변경 후의 제어 화면 데이터(113)에 기초하여 동작한다.
본 실시 형태에 의하면, 시스템을 구성하는 프로그래머블 표시기(100)는, 불휘발성 메모리(105) 내에 격납된 제어 화면 데이터(107)의 기입 처리, 판독 처리를 행하지 않고, 변경 후의 제어 화면 데이터(113)를 참조할 수 있기 때문에, 디버그에 필요로 하는 시간을 단축시키는 것이 가능해진다.
또, 화면 데이터 작성 장치(300)로부터 디버그용 제어 화면 데이터를 수신한 후는, 화면 데이터 작성 장치(300)와 분리되어, 프로그래머블 표시기(100)의 디버그 작업을 행할 수 있다. 따라서 실제 환경에 가까운 상태에서 디버그 작업을 행하는 것이 가능하다.
[산업상의 이용 가능성]
이상과 같이, 본 발명에 따른 프로그래머블 표시기는, 제어 화면 데이터를 디버그할 때에, 특히 화면 변경량이 많은 경우에 있어서, 제어 화면 데이터를 프로그래머블 표시기에 전송할 때의 변경 후의 화면이 표시될 때까지의 대기 시간을 단축시키는 것에 적합하다.
71~74: 화면 전환 스위치, 51, 61: 인덱스,
52, 62: 격납처 어드레스, 53, 63: 격납 사이즈,
100: 프로그래머블 표시기, 101: 제어부,
102: 디스플레이, 103: 주변 장치 통신 I/F,
104: 제어 장치 통신 I/F, 105: 불휘발성 메모리,
106: 휘발성 메모리, 107, 113: 제어 화면 데이터,
1091~109n, 1141~114n: 화면 데이터, 110: 터치 패널,
111: 화면 데이터 정보, 112: 화면 전개 정보,
200: 제어 장치, 300: 화면 데이터 작성 장치,
301: 화면 작성 소프트웨어.

Claims (2)

  1. 표시부와,
    휘발성 메모리와,
    복수의 화면 데이터를 포함하는 제어 화면 데이터를 격납하는 불휘발성 메모리와,
    기동시에 상기 불휘발성 메모리로부터 상기 휘발성 메모리에 상기 제어 화면 데이터를 전개(展開)하고, 그 휘발성 메모리에 전개한 상기 제어 화면 데이터에 기초하여, 상기 표시부에 상기 복수의 화면 데이터 중 어느 것에 따른 화면을 선택적으로 표시시키는 제어부를 구비한 프로그래머블 표시기로서,
    상기 제어부는 화면 데이터 작성 장치로부터 수신한 제어 화면 데이터가 디버그용이 아닌 경우에는, 수신한 제어 화면 데이터를 상기 불휘발성 메모리에 격납하고,
    화면 데이터 작성 장치로부터 수신한 제어 화면 데이터가 디버그용인 경우에는, 수신한 제어 화면 데이터에 포함되는 복수의 화면 데이터를 상기 휘발성 메모리에 전개하여, 상기 수신한 제어 화면 데이터를 상기 휘발성 메모리에 직접 격납하는 것을 특징으로 하는 프로그래머블 표시기.
  2. 삭제
KR1020157032413A 2013-05-08 2013-05-08 프로그래머블 표시기 KR101600253B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/062911 WO2014181395A1 (ja) 2013-05-08 2013-05-08 プログラマブル表示器

Publications (2)

Publication Number Publication Date
KR20150134436A KR20150134436A (ko) 2015-12-01
KR101600253B1 true KR101600253B1 (ko) 2016-03-04

Family

ID=50792131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157032413A KR101600253B1 (ko) 2013-05-08 2013-05-08 프로그래머블 표시기

Country Status (6)

Country Link
US (1) US9595076B2 (ko)
JP (1) JP5484641B1 (ko)
KR (1) KR101600253B1 (ko)
CN (1) CN105210142B (ko)
TW (1) TWI514370B (ko)
WO (1) WO2014181395A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007179112A (ja) 2005-12-26 2007-07-12 Digital Electronics Corp プログラマブル表示器、制御プログラムおよびそのプログラムを記録した記録媒体
JP2012027639A (ja) 2010-07-22 2012-02-09 Fuji Electric Co Ltd プログラマブルコントローラ、およびプログラマブルコントローラのデバッグ方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59111501A (ja) 1982-12-16 1984-06-27 Toshiba Corp シ−ケンスコントロ−ラ
JPS59149509A (ja) 1983-02-10 1984-08-27 Toshiba Corp プログラマブルコントロ−ラ
JPS60258604A (ja) 1984-06-05 1985-12-20 Mitsubishi Electric Corp 数値制御装置
JPH06274434A (ja) 1993-03-18 1994-09-30 Fujitsu Ltd コンピュータ周辺装置およびその制御方法
JPH08249016A (ja) 1995-03-09 1996-09-27 Koyo Electron Ind Co Ltd プログラマブルコントローラ
JPH0962537A (ja) 1995-08-28 1997-03-07 Matsushita Electric Works Ltd 表示装置の動作確認用シミュレーション装置
JPH1069303A (ja) * 1996-08-27 1998-03-10 Matsushita Electric Works Ltd 制御装置
KR100459055B1 (ko) 2000-06-14 2004-12-03 세이코 엡슨 가부시키가이샤 어플리케이션 프로그램 개발 시스템, 어플리케이션프로그램 개발 방법, 및 어플리케이션 프로그램 개발프로그램을 기억한 기억 매체
JP3853581B2 (ja) 2000-08-22 2006-12-06 株式会社デジタル 制御装置、および、そのプログラムが記録された記録媒体
US6615371B2 (en) * 2002-03-11 2003-09-02 American Arium Trace reporting method and system
KR101539778B1 (ko) * 2009-06-17 2015-07-27 엘지전자 주식회사 부팅 중에 사용자에게 정보를 제공할 수 있는 디스플레이 장치 및 그 구동 방법
CN102782596B (zh) * 2010-03-04 2015-03-25 三菱电机株式会社 具有可编程显示器的控制系统、可编程显示器及其绘图数据生成单元
WO2012093418A1 (ja) 2011-01-06 2012-07-12 三菱電機株式会社 プログラマブル表示器
TWI436278B (zh) * 2011-03-14 2014-05-01 Shuttle Inc 電腦快速開機系統及其方法
WO2013035203A1 (ja) 2011-09-09 2013-03-14 三菱電機株式会社 プログラマブル表示器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007179112A (ja) 2005-12-26 2007-07-12 Digital Electronics Corp プログラマブル表示器、制御プログラムおよびそのプログラムを記録した記録媒体
JP2012027639A (ja) 2010-07-22 2012-02-09 Fuji Electric Co Ltd プログラマブルコントローラ、およびプログラマブルコントローラのデバッグ方法

Also Published As

Publication number Publication date
JP5484641B1 (ja) 2014-05-07
KR20150134436A (ko) 2015-12-01
JPWO2014181395A1 (ja) 2017-02-23
TWI514370B (zh) 2015-12-21
CN105210142A (zh) 2015-12-30
TW201443870A (zh) 2014-11-16
CN105210142B (zh) 2017-04-12
WO2014181395A1 (ja) 2014-11-13
US20160005144A1 (en) 2016-01-07
US9595076B2 (en) 2017-03-14

Similar Documents

Publication Publication Date Title
JP5439591B2 (ja) スクリーンショット表示制御装置、スクリーンショット表示制御方法、スクリーンショット表示制御用集積回路、サーバ装置
JP5849592B2 (ja) プログラマブルコントローラシステム、そのプログラミング装置、プログラマブルコントローラ、プログラム、デバッグ方法
JP4709617B2 (ja) 画面データ作成装置
KR101600253B1 (ko) 프로그래머블 표시기
JP2009009323A (ja) 設定装置、電子機器、及び設定プログラム
US8359564B2 (en) Circuit design information generating equipment, function execution system, and memory medium storing program
JP6403919B1 (ja) 作画ソフトウェア、記憶媒体および作画装置
JP2017054379A (ja) プログラマブル表示器、通信端末、通信端末の制御プログラム、および画像作成システム
JP2007034055A (ja) 映像表示装置及び画像表示方法
JP2011081561A (ja) 情報処理装置
JP6067106B2 (ja) プログラマブル表示器
JP6149624B2 (ja) ファームウェア実行装置、ファームウェア実行方法、コンピュータ・プログラム、および、コンピュータ装置
JP2011039825A (ja) ファームウェア更新方法及びファームウェア更新装置
KR100744057B1 (ko) 임베디드 시스템 및 그 ｇｕｉ 디스플레이방법
JP5920243B2 (ja) 制御システム
JP2009260464A (ja) プログラマブルデバイス、電子機器およびプログラマブルデバイス制御方法
JP2017123017A (ja) 電子機器およびプログラム更新方法
JP2016081300A (ja) プログラマブル・ロジック・コントローラ、プログラム作成支援装置、制御方法およびプログラム
JP4873121B2 (ja) 処理システム、プロジェクタ、プログラム、情報記憶媒体および設定情報更新方法
CN103927202A (zh) 应用程序的桌面实现方法和装置
WO2012035632A1 (ja) 画像生成装置
JP2004126022A (ja) プレビュー機能を備えた表示装置
JP2008256965A (ja) 画像生成システム、プロジェクタ、プログラムおよび情報記憶媒体
JPWO2012169038A1 (ja) 電子機器、電源操作ログ記録方法およびプログラム
JP2007328437A (ja) ディジタル制御装置のブート方法及びディジタル制御

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 5