JPWO2014181395A1 - プログラマブル表示器 - Google Patents
プログラマブル表示器 Download PDFInfo
- Publication number
- JPWO2014181395A1 JPWO2014181395A1 JP2013549440A JP2013549440A JPWO2014181395A1 JP WO2014181395 A1 JPWO2014181395 A1 JP WO2014181395A1 JP 2013549440 A JP2013549440 A JP 2013549440A JP 2013549440 A JP2013549440 A JP 2013549440A JP WO2014181395 A1 JPWO2014181395 A1 JP WO2014181395A1
- Authority
- JP
- Japan
- Prior art keywords
- screen data
- screen
- control
- volatile memory
- programmable display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006870 function Effects 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 14
- 238000004891 communication Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 7
- 230000007704 transition Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13142—Debugging, tracing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1041—Resource optimization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/20—Employing a main memory using a specific memory technology
- G06F2212/205—Hybrid memory, e.g. using both volatile and non-volatile memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/026—Arrangements or methods related to booting a display
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Automation & Control Theory (AREA)
- Human Computer Interaction (AREA)
- Programmable Controllers (AREA)
- Debugging And Monitoring (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
図1は、本発明にかかるプログラマブル表示器の実施の形態の構成を示す図である。プログラマブル表示器100は、PLCなどの制御装置200と接続され、制御装置200の状態を表示する。制御装置200の状態を表示する制御画面データ107は、プログラマブル表示器100に接続された画面データ作成装置300の画面作成ソフトウェア301によって作成される。
Claims (2)
- 表示部と、
揮発性メモリと、
画面データを含む制御画面データを格納する不揮発性メモリと、
起動時に前記不揮発性メモリから前記揮発性メモリに前記制御画面データを展開し、該揮発性メモリに展開した前記制御画面データに基づいて前記表示部に画面を表示させる制御部とを備えたプログラマブル表示器であって、
前記制御部は、画面データ作成装置から受信した制御画面データを前記不揮発性メモリに格納する機能と、前記画面データ作成装置から受信した制御画面データを前記揮発性メモリに直接格納する機能とを有することを特徴とするプログラマブル表示器。 - 前記制御部は、画面データ作成装置から受信した制御画面データがデバッグ用でない場合には、受信した制御画面データを前記不揮発性メモリに格納し、
画面データ作成装置から受信した制御画面データがデバッグ用である場合には、受信した制御画面データを、前記揮発性メモリに直接格納することを特徴とする請求項1に記載のプログラマブル表示器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2013/062911 WO2014181395A1 (ja) | 2013-05-08 | 2013-05-08 | プログラマブル表示器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5484641B1 JP5484641B1 (ja) | 2014-05-07 |
JPWO2014181395A1 true JPWO2014181395A1 (ja) | 2017-02-23 |
Family
ID=50792131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013549440A Active JP5484641B1 (ja) | 2013-05-08 | 2013-05-08 | プログラマブル表示器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9595076B2 (ja) |
JP (1) | JP5484641B1 (ja) |
KR (1) | KR101600253B1 (ja) |
CN (1) | CN105210142B (ja) |
TW (1) | TWI514370B (ja) |
WO (1) | WO2014181395A1 (ja) |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59111501A (ja) | 1982-12-16 | 1984-06-27 | Toshiba Corp | シ−ケンスコントロ−ラ |
JPS59149509A (ja) | 1983-02-10 | 1984-08-27 | Toshiba Corp | プログラマブルコントロ−ラ |
JPS60258604A (ja) | 1984-06-05 | 1985-12-20 | Mitsubishi Electric Corp | 数値制御装置 |
JPH06274434A (ja) | 1993-03-18 | 1994-09-30 | Fujitsu Ltd | コンピュータ周辺装置およびその制御方法 |
JPH08249016A (ja) | 1995-03-09 | 1996-09-27 | Koyo Electron Ind Co Ltd | プログラマブルコントローラ |
JPH0962537A (ja) | 1995-08-28 | 1997-03-07 | Matsushita Electric Works Ltd | 表示装置の動作確認用シミュレーション装置 |
JPH1069303A (ja) * | 1996-08-27 | 1998-03-10 | Matsushita Electric Works Ltd | 制御装置 |
KR100459055B1 (ko) | 2000-06-14 | 2004-12-03 | 세이코 엡슨 가부시키가이샤 | 어플리케이션 프로그램 개발 시스템, 어플리케이션프로그램 개발 방법, 및 어플리케이션 프로그램 개발프로그램을 기억한 기억 매체 |
JP3853581B2 (ja) | 2000-08-22 | 2006-12-06 | 株式会社デジタル | 制御装置、および、そのプログラムが記録された記録媒体 |
US6615371B2 (en) * | 2002-03-11 | 2003-09-02 | American Arium | Trace reporting method and system |
JP4566904B2 (ja) * | 2005-12-26 | 2010-10-20 | 株式会社デジタル | システム、制御プログラムおよびそのプログラムを記録した記録媒体、ならびに画像データ作成プログラムおよびそのプログラムを記録した記録媒体 |
KR101539778B1 (ko) * | 2009-06-17 | 2015-07-27 | 엘지전자 주식회사 | 부팅 중에 사용자에게 정보를 제공할 수 있는 디스플레이 장치 및 그 구동 방법 |
CN102782596B (zh) * | 2010-03-04 | 2015-03-25 | 三菱电机株式会社 | 具有可编程显示器的控制系统、可编程显示器及其绘图数据生成单元 |
JP5636783B2 (ja) * | 2010-07-22 | 2014-12-10 | 富士電機株式会社 | プログラマブルコントローラ、およびプログラマブルコントローラのデバッグ方法 |
WO2012093418A1 (ja) | 2011-01-06 | 2012-07-12 | 三菱電機株式会社 | プログラマブル表示器 |
TWI436278B (zh) * | 2011-03-14 | 2014-05-01 | Shuttle Inc | 電腦快速開機系統及其方法 |
WO2013035203A1 (ja) | 2011-09-09 | 2013-03-14 | 三菱電機株式会社 | プログラマブル表示器 |
-
2013
- 2013-05-08 US US14/771,223 patent/US9595076B2/en active Active
- 2013-05-08 JP JP2013549440A patent/JP5484641B1/ja active Active
- 2013-05-08 WO PCT/JP2013/062911 patent/WO2014181395A1/ja active Application Filing
- 2013-05-08 CN CN201380076418.4A patent/CN105210142B/zh active Active
- 2013-05-08 KR KR1020157032413A patent/KR101600253B1/ko active IP Right Grant
- 2013-11-27 TW TW102143201A patent/TWI514370B/zh active
Also Published As
Publication number | Publication date |
---|---|
JP5484641B1 (ja) | 2014-05-07 |
KR20150134436A (ko) | 2015-12-01 |
TWI514370B (zh) | 2015-12-21 |
CN105210142A (zh) | 2015-12-30 |
KR101600253B1 (ko) | 2016-03-04 |
TW201443870A (zh) | 2014-11-16 |
CN105210142B (zh) | 2017-04-12 |
WO2014181395A1 (ja) | 2014-11-13 |
US20160005144A1 (en) | 2016-01-07 |
US9595076B2 (en) | 2017-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5623593B2 (ja) | ベーシック・インプット/アウトプット・システムを同時に更新するためのラックおよびその方法 | |
JPWO2011108026A1 (ja) | プログラマブル表示器を備えた制御システム及びプログラマブル表示器並びにその作画データ作成手段 | |
CN105718281A (zh) | 一种触摸屏固件升级方法及装置 | |
US20170269870A1 (en) | Memory controller, nonvolatile storage device, nonvolatile storage system, and memory control method | |
JP2013084153A (ja) | 情報処理装置、情報処理方法およびプログラム | |
JP6767896B2 (ja) | プログラマブルロジックコントローラシステム、プログラマブルロジックコントローラ、通信テスト支援装置、通信テスト支援方法、及び通信テスト支援装置で実行することが可能なコンピュータプログラム | |
JP5484641B1 (ja) | プログラマブル表示器 | |
JP2009009323A (ja) | 設定装置、電子機器、及び設定プログラム | |
JP6403919B1 (ja) | 作画ソフトウェア、記憶媒体および作画装置 | |
JP5545432B2 (ja) | Biosアップデート方法、biosアップデート装置及びbiosアップデートプログラム | |
JP6067106B2 (ja) | プログラマブル表示器 | |
JP7446537B1 (ja) | プログラマブルロジックコントローラ、制御方法及びプログラム | |
JP5774941B2 (ja) | コンフィグレーション装置及びコンフィグレーション方法 | |
US9658982B2 (en) | Data structure product and method for interface transmission | |
JP2009260464A (ja) | プログラマブルデバイス、電子機器およびプログラマブルデバイス制御方法 | |
JP5920243B2 (ja) | 制御システム | |
JP4873121B2 (ja) | 処理システム、プロジェクタ、プログラム、情報記憶媒体および設定情報更新方法 | |
WO2012169038A1 (ja) | 電子機器、電源操作ログ記録方法および記録媒体 | |
JP5552930B2 (ja) | 情報処理装置及び書換方法 | |
JP2011232804A (ja) | Biosシステム、及びこのbiosシステムを備えるpac | |
JP2004126022A (ja) | プレビュー機能を備えた表示装置 | |
JP2007328437A (ja) | ディジタル制御装置のブート方法及びディジタル制御 | |
JP2006331277A (ja) | Lsi検証システム及びlsi検証方法並びにプログラム | |
JP2016033789A (ja) | ソフトウェアの検証装置、プログラム及びコンピュータ可読記憶媒体 | |
JP2007026313A (ja) | 処理システム、プロジェクタ、プログラム、情報記憶媒体および設定情報更新方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5484641 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |