JPS59149509A - プログラマブルコントロ−ラ - Google Patents
プログラマブルコントロ−ラInfo
- Publication number
- JPS59149509A JPS59149509A JP1967783A JP1967783A JPS59149509A JP S59149509 A JPS59149509 A JP S59149509A JP 1967783 A JP1967783 A JP 1967783A JP 1967783 A JP1967783 A JP 1967783A JP S59149509 A JPS59149509 A JP S59149509A
- Authority
- JP
- Japan
- Prior art keywords
- program
- application program
- ram
- rom
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/056—Programming the PLC
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13013—Transferring ram to eprom see also prom burning
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はマイクロプロセッサで制御全行なうプログラマ
ブルコントローラに関する。
ブルコントローラに関する。
一般にプログラマブルコントローラが、第１図に示すよ
うに、プロセッサ１と、装置全体の制御を行なうプログ
ラムを記憶している制御メモリ２と、外部プラント機器
に対する信号の入出力を行なう入出力回路３と、この入
出力回路３を介して入力する信号を処理して出力するこ
とによりプラント機器を制御するだめのプログラムを記
憶しているアプリケーションプログラムメモリ４とから
構成されることは周知の通りである。
うに、プロセッサ１と、装置全体の制御を行なうプログ
ラムを記憶している制御メモリ２と、外部プラント機器
に対する信号の入出力を行なう入出力回路３と、この入
出力回路３を介して入力する信号を処理して出力するこ
とによりプラント機器を制御するだめのプログラムを記
憶しているアプリケーションプログラムメモリ４とから
構成されることは周知の通りである。
このうち、アプリケーションプログラムメモリ４は、入
出力回路３に接続されるプラント機器（図示せず）の制
御態様が変れば、それに伴ってプログラムも変える必要
があるので、プログラムの書き込みが可能外もので、か
つ、装置の電源を切ってもメモリの内容が保持されてい
るものでなければならない。
出力回路３に接続されるプラント機器（図示せず）の制
御態様が変れば、それに伴ってプログラムも変える必要
があるので、プログラムの書き込みが可能外もので、か
つ、装置の電源を切ってもメモリの内容が保持されてい
るものでなければならない。
従来は、このアプリケーションプログラムメモリ４とし
てＲＡＭ （ランダムアクセスメモリ）を使用する方法
と、メモリへの書き込みが必要なアプリケーションプロ
グラムのデバッグ時はＲＡＭを使い、デバッグ終了後に
このＲＡＭの内容と同一の内容を書き込んだＲＯＭ （
リードオンリメ鳴り）を使用する方法とが採用されてい
た。
てＲＡＭ （ランダムアクセスメモリ）を使用する方法
と、メモリへの書き込みが必要なアプリケーションプロ
グラムのデバッグ時はＲＡＭを使い、デバッグ終了後に
このＲＡＭの内容と同一の内容を書き込んだＲＯＭ （
リードオンリメ鳴り）を使用する方法とが採用されてい
た。
しかしながら、上記従来方法によると、前者の場合には
、ＲＡＭを使用するため、（］）、ノイズ、障害等によ
りメモリ内容が破壊され易い、（２λ電源断時メモリへ
バッテリーバックアップを行なう必要が生じる、（３）
、誤操作によりプログラムが書き換えられる、（４）、
また、書き換えられてもすぐに判らない等の問題点があ
った。一方、後者の場合には、（１）、アプリケーショ
ンプログラムを変更しようとするときにメモリをＲＯＭ
からＲＡＭ Ｋ取り替え、変更後、再度ＲＡＭからＲＯ
Ｍに取り替えねばならず、操作が煩雑になる。（２）、
また、この際には電源を切る必要があり、他のコントロ
ーラと電源を共用している場合、他のコントローラの動
作も停止してしまう、（３）、更に、ＲＯＭとＲＡＭと
の交換時に人体等に帯電した静電気でメモリ内容が電気
的に破簿されてしまう、（４１，Ｌ ７ｊ＞も、このと
きのメモリ内容の破債に気付き難い等の問題があった。
、ＲＡＭを使用するため、（］）、ノイズ、障害等によ
りメモリ内容が破壊され易い、（２λ電源断時メモリへ
バッテリーバックアップを行なう必要が生じる、（３）
、誤操作によりプログラムが書き換えられる、（４）、
また、書き換えられてもすぐに判らない等の問題点があ
った。一方、後者の場合には、（１）、アプリケーショ
ンプログラムを変更しようとするときにメモリをＲＯＭ
からＲＡＭ Ｋ取り替え、変更後、再度ＲＡＭからＲＯ
Ｍに取り替えねばならず、操作が煩雑になる。（２）、
また、この際には電源を切る必要があり、他のコントロ
ーラと電源を共用している場合、他のコントローラの動
作も停止してしまう、（３）、更に、ＲＯＭとＲＡＭと
の交換時に人体等に帯電した静電気でメモリ内容が電気
的に破簿されてしまう、（４１，Ｌ ７ｊ＞も、このと
きのメモリ内容の破債に気付き難い等の問題があった。
本発明は上記問題点を解消し７、アプリケーションプロ
グラムの変更が容易にできる一方、その内容が破壊され
難いプログラマブルコントローラを提供することを目的
とする。
グラムの変更が容易にできる一方、その内容が破壊され
難いプログラマブルコントローラを提供することを目的
とする。
このため、本発明は同一のプログラムがロードされるＲ
ＯＭとＲＡＭと切替器とを設けてアプリケーションプロ
グラムメモリ装置を構成し、プログラム変更時にはその
ＲＡＭを用いてプログラムの変ｋを行ない、デバッグ完
了後はメモリを切り換えてＲＯＭにより制御動作を行な
うようにしたことを特徴としたものである。
ＯＭとＲＡＭと切替器とを設けてアプリケーションプロ
グラムメモリ装置を構成し、プログラム変更時にはその
ＲＡＭを用いてプログラムの変ｋを行ない、デバッグ完
了後はメモリを切り換えてＲＯＭにより制御動作を行な
うようにしたことを特徴としたものである。
第２図は本発明の一実施例に係るプログラマブルコント
ローラの構成図を示したものである。図中、第１図と同
一符号は同−又は相当部分を示し、本実施例の場合には
アプリケーションプログラムメモリ４をＲＯＭ ４ ａ
と、ＲＡＭ ４ ｂと、切換回路４Ｃとで構成すると共
に、更に切換回路４Ｃを切換動作させる切換スイッチ５
を設けた点に特徴を有する。
ローラの構成図を示したものである。図中、第１図と同
一符号は同−又は相当部分を示し、本実施例の場合には
アプリケーションプログラムメモリ４をＲＯＭ ４ ａ
と、ＲＡＭ ４ ｂと、切換回路４Ｃとで構成すると共
に、更に切換回路４Ｃを切換動作させる切換スイッチ５
を設けた点に特徴を有する。
以上の構成で、ＲＯＭ４ａとＲＡＭ ４ ｂ−には同一
のアプリケーションプログラムが記憶されている。この
アプリケーションプログラムの変更が必要となった場合
は、切換スイッチ５を操作して切換回路４ｃを切り換え
、アプリケーションプログラムメモリ４ｉＲＡＭ４ｂと
して動作させる。このアプリケーションプログラムを変
更し、更にデバッグ完了後、そのプログラムをＲＯＭ４
ａに書き込む。また、書き込んだのちは切換回路４Ｃを
再度切り換えアプリケーションプログラムメモリ４をＲ
ＯＭ４１Ｌ トして動作させる。これにより、アプリ
ケーションプログラムの変更およびデ・々、ッグが簡単
に行なえると共に、プロセス制御はそのプログラムを書
き込んだＲＯＭ ４ ａを用いて行なわれるため、プロ
グラム内容の破壊されることない信頼性の高い制御７５
工行なわれる。
のアプリケーションプログラムが記憶されている。この
アプリケーションプログラムの変更が必要となった場合
は、切換スイッチ５を操作して切換回路４ｃを切り換え
、アプリケーションプログラムメモリ４ｉＲＡＭ４ｂと
して動作させる。このアプリケーションプログラムを変
更し、更にデバッグ完了後、そのプログラムをＲＯＭ４
ａに書き込む。また、書き込んだのちは切換回路４Ｃを
再度切り換えアプリケーションプログラムメモリ４をＲ
ＯＭ４１Ｌ トして動作させる。これにより、アプリ
ケーションプログラムの変更およびデ・々、ッグが簡単
に行なえると共に、プロセス制御はそのプログラムを書
き込んだＲＯＭ ４ ａを用いて行なわれるため、プロ
グラム内容の破壊されることない信頼性の高い制御７５
工行なわれる。
尚、ＲＡＭ４ｂを用いてアプリケーションプログラムを
変更し、デバッグ完了後、そのプログラムをＲＯＭ４ａ
に書き込む方法としては、ｆｉｌ、 ＲＡＭ ４ ｂに
記憶されているデバッグ完了後のアプリケーションプロ
グラムを順次取り出し、これをロムライタを用いてＲＯ
Ｍ Ｋ書き込み、その書き込んだＲＯＭをアプリケーシ
ョンプログラムメモリ４に実装する方法、あるいは、（
２）、 ＲＯＭ ４ ａをＦ ＲＯＭ構成とすると共に
、ロムライタを設け、ＲＡＭ ４ ｂから直接ＲＯＭ４
ａＫｆき込む方法等がある。
変更し、デバッグ完了後、そのプログラムをＲＯＭ４ａ
に書き込む方法としては、ｆｉｌ、 ＲＡＭ ４ ｂに
記憶されているデバッグ完了後のアプリケーションプロ
グラムを順次取り出し、これをロムライタを用いてＲＯ
Ｍ Ｋ書き込み、その書き込んだＲＯＭをアプリケーシ
ョンプログラムメモリ４に実装する方法、あるいは、（
２）、 ＲＯＭ ４ ａをＦ ＲＯＭ構成とすると共に
、ロムライタを設け、ＲＡＭ ４ ｂから直接ＲＯＭ４
ａＫｆき込む方法等がある。
また、前述したように同一のアプリケーションプログラ
ムをＲＯＭ ４ ａ 、 ＲＡＭ ４ ｂに持たせ、Ｒ
ＯＭ４ ｍによシプロセス制御を実行中、ＲＯＭ４ａの
メモリ異常をプロセッサ１が診断プログラム等によシ検
出した場合は、切換回路４ ｃ ヘＲＯＭ ４ ａから
ＲＡＭ ４ ｂへ切り換えるよう指令を出す回路を設け
て、異常を検出した後のマイクロ７０ａセツ＋ｊ１から
アプリケーションプログラムメモリ４へのアクセスは、
ＲＡＭ ４ ｂに対して行なわれるようにすることによ
り、アプリケーションプログラムメモリ４部分を二重化
構成として使用することもできる。
ムをＲＯＭ ４ ａ 、 ＲＡＭ ４ ｂに持たせ、Ｒ
ＯＭ４ ｍによシプロセス制御を実行中、ＲＯＭ４ａの
メモリ異常をプロセッサ１が診断プログラム等によシ検
出した場合は、切換回路４ ｃ ヘＲＯＭ ４ ａから
ＲＡＭ ４ ｂへ切り換えるよう指令を出す回路を設け
て、異常を検出した後のマイクロ７０ａセツ＋ｊ１から
アプリケーションプログラムメモリ４へのアクセスは、
ＲＡＭ ４ ｂに対して行なわれるようにすることによ
り、アプリケーションプログラムメモリ４部分を二重化
構成として使用することもできる。
以上のように本発明によれば、極めて簡単々操作で、ア
プリケーションプログラムの変更乃至デバッグができる
と共に、デバッグ完了後は７０ログラム内容が破壊され
ることのない信頼性の高いプロセス制御を保証するプロ
グラマブルコントローラが得られる。
プリケーションプログラムの変更乃至デバッグができる
と共に、デバッグ完了後は７０ログラム内容が破壊され
ることのない信頼性の高いプロセス制御を保証するプロ
グラマブルコントローラが得られる。
第１図は一般的なプログラマゾルコントローラのブロッ
ク構成図、第２図は本発明の一実施例に係るプログラマ
ブルコントローラのグロック構成図である。 １・・・マイクロプロセッサ、２・・・制御メモリ、３
・・・入出力回路、４・・・アプリケーションプログラ
ムメモリ、４ａ・・・ＲＯＭ、４ｂ・・・ＲＡＭ、４ｅ
・・・切換回路、５・・・切換スイッチ。
ク構成図、第２図は本発明の一実施例に係るプログラマ
ブルコントローラのグロック構成図である。 １・・・マイクロプロセッサ、２・・・制御メモリ、３
・・・入出力回路、４・・・アプリケーションプログラ
ムメモリ、４ａ・・・ＲＯＭ、４ｂ・・・ＲＡＭ、４ｅ
・・・切換回路、５・・・切換スイッチ。
Claims (1)
- （１） 少なくともアプリケーションプログラムを記
憶するメモリ装置と、このメモリ装置と接続して前記ア
プリケーションプログラムに基づく制御動作を行なうマ
イクロプロセッサとを備えたプログラマブルコントロー
ラにおいて、前記メモリ装置を前記アプリケーションプ
ログラムを記憶するＲＯＭおよびＲＡＭと、これらメモ
リの前記マイクロプロセッサへの接続を切シ換える切換
回路とを設けて構成し、前記アプリケーションプログラ
ムの変更乃至デバッグ時には前記メモリ装置をＲＡＭと
して動作させる一方、デバッグ完了後は前記メモリ装置
をＲＯＭとして動作させることを特徴とするプログラマ
ブルコントローラ。 （２、特許請求の範囲第１項記載において、前記マイク
ロプロセッサが前記ＲＯＭに記憶されている前記アプリ
ケーションプログラムを実行しているときに、そのＲＯ
Ｍに異常が生じた場合は前記ＲＡＭに切り換え、前記ア
プリケーションプログラムを継続実行することを特徴と
するプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1967783A JPS59149509A (ja) | 1983-02-10 | 1983-02-10 | プログラマブルコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1967783A JPS59149509A (ja) | 1983-02-10 | 1983-02-10 | プログラマブルコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59149509A true JPS59149509A (ja) | 1984-08-27 |
Family
ID=12005856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1967783A Pending JPS59149509A (ja) | 1983-02-10 | 1983-02-10 | プログラマブルコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59149509A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990000763A1 (en) * | 1988-07-08 | 1990-01-25 | Fanuc Ltd | Programmable controller |
| WO1995034848A1 (de) * | 1994-06-16 | 1995-12-21 | Robert Bosch Gmbh | Verfahren zur optimierung von daten und/oder programmteilen für programmierte steuergeräte und steuergerät |
| US9595076B2 (en) | 2013-05-08 | 2017-03-14 | Mitsubishi Electric Corporation | Programmable display configured to store screen data for debugging into volatile memory |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5344632A (en) * | 1976-10-05 | 1978-04-21 | Satoshi Takigawa | Deodrant |
| JPS54116588A (en) * | 1978-03-01 | 1979-09-10 | Omron Tateisi Electronics Co | Sequence controller |
| JPS56108108A (en) * | 1980-01-29 | 1981-08-27 | Mitsubishi Electric Corp | Sequence control system |
| JPS57185507A (en) * | 1981-05-11 | 1982-11-15 | Sharp Corp | Sequence controller |
| JPS57193805A (en) * | 1981-05-22 | 1982-11-29 | Yokogawa Hokushin Electric Corp | Parameter referring system for digital controller |
-
1983
- 1983-02-10 JP JP1967783A patent/JPS59149509A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5344632A (en) * | 1976-10-05 | 1978-04-21 | Satoshi Takigawa | Deodrant |
| JPS54116588A (en) * | 1978-03-01 | 1979-09-10 | Omron Tateisi Electronics Co | Sequence controller |
| JPS56108108A (en) * | 1980-01-29 | 1981-08-27 | Mitsubishi Electric Corp | Sequence control system |
| JPS57185507A (en) * | 1981-05-11 | 1982-11-15 | Sharp Corp | Sequence controller |
| JPS57193805A (en) * | 1981-05-22 | 1982-11-29 | Yokogawa Hokushin Electric Corp | Parameter referring system for digital controller |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990000763A1 (en) * | 1988-07-08 | 1990-01-25 | Fanuc Ltd | Programmable controller |
| US5168442A (en) * | 1988-07-08 | 1992-12-01 | Fanuc Ltd. | Programmable controller with modifiable ladder program |
| WO1995034848A1 (de) * | 1994-06-16 | 1995-12-21 | Robert Bosch Gmbh | Verfahren zur optimierung von daten und/oder programmteilen für programmierte steuergeräte und steuergerät |
| US9595076B2 (en) | 2013-05-08 | 2017-03-14 | Mitsubishi Electric Corporation | Programmable display configured to store screen data for debugging into volatile memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0113573B2 (ja) | ||
| JPS59133603A (ja) | プログラマブルコントロ−ラ | |
| JPS59149509A (ja) | プログラマブルコントロ−ラ | |
| JPS5822409A (ja) | シ−ケンス制御装置 | |
| JPS5860318A (ja) | プログラマブルコントロ−ラ | |
| JPS56140409A (en) | Processing system for power failure and power restoration in sequence control device | |
| WO1989005003A1 (en) | Method of editing a program for pc | |
| JP2760027B2 (ja) | Ｉ／ｏ装置 | |
| JPS61182103A (ja) | プログラマプルコントロ−ラ | |
| JP2575424B2 (ja) | プログラマブルコントローラ | |
| JPS5827219A (ja) | 給電装置 | |
| JPS61127002A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JP2754700B2 (ja) | Ｉ／ｏ装置 | |
| JPH07104822A (ja) | 数値制御システム | |
| JPH04177504A (ja) | プログラマブルコントローラのバックアップ装置 | |
| JPS60690B2 (ja) | 電源制御方式 | |
| WO1990011556A1 (en) | Input/output signal control system | |
| JPS58221405A (ja) | プログラマブル・コントロ−ラ | |
| JPS5854402A (ja) | プログラマブル・コントロ−ラ | |
| JPS62254251A (ja) | 不揮発性記憶装置の制御方式 | |
| JPH02226307A (ja) | 数値制御装置 | |
| JPS5916057A (ja) | マイクロコンピユ−タ | |
| JPS5852703A (ja) | 数値制御装置 | |
| JPH032902A (ja) | プログラマブルコントローラ | |
| JPS63311446A (ja) | 論理装置の電源切断投入機能試験方式 |