JPS5827219A - 給電装置 - Google Patents
給電装置Info
- Publication number
- JPS5827219A JPS5827219A JP56125012A JP12501281A JPS5827219A JP S5827219 A JPS5827219 A JP S5827219A JP 56125012 A JP56125012 A JP 56125012A JP 12501281 A JP12501281 A JP 12501281A JP S5827219 A JPS5827219 A JP S5827219A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- power supply
- power
- relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は入出力装置が接続された電子計算機の電源に
関するものである。
関するものである。
従来この種の装置として第1図に示すものがあった。図
において(1)はia#tプラグ、(2)は電源スィッ
チ、(3)は電源装置、(4)は入出力制御回路、(5
)は中央処理装置(以下CPUと略記するL(6)は入
出力装置である。電子計算機システム(二おけるCPU
(5)、入出力制御装置(4)、及び入出力袋#(6)
の動作はよく知られているので説明を省略する。電源装
置(3)は電源プラグ(1)、電源スィッチ(2)を経
て外部電源から受電し、入出力制御装置(4)、CPU
(5)に必要な種類の電力に変換してそれぞれの電力全
供給する。したがって電源スイッチ(2)全オフ状態に
すると入出力制御装置(4)へもCPU (5)へも電
力が供給されなくなる。
において(1)はia#tプラグ、(2)は電源スィッ
チ、(3)は電源装置、(4)は入出力制御回路、(5
)は中央処理装置(以下CPUと略記するL(6)は入
出力装置である。電子計算機システム(二おけるCPU
(5)、入出力制御装置(4)、及び入出力袋#(6)
の動作はよく知られているので説明を省略する。電源装
置(3)は電源プラグ(1)、電源スィッチ(2)を経
て外部電源から受電し、入出力制御装置(4)、CPU
(5)に必要な種類の電力に変換してそれぞれの電力全
供給する。したがって電源スイッチ(2)全オフ状態に
すると入出力制御装置(4)へもCPU (5)へも電
力が供給されなくなる。
したがって、第1図に示す従来の回路ではすべての入出
力装置(6)の動作が終了するまでは電源スィッチ(2
)ヲオフ状態C二してはならず、誤ってオフ状態にする
と入出力の情報を破壊してしまうという欠点があった。
力装置(6)の動作が終了するまでは電源スィッチ(2
)ヲオフ状態C二してはならず、誤ってオフ状態にする
と入出力の情報を破壊してしまうという欠点があった。
この発明は上記のような従来のものの欠点全除去するた
めになされたもので、入出力装置が動作中は電源スィッ
チが誤って開放されても入出力装置の動作に必要な電源
を保持することができる給電装#を提供することを目的
としている。
めになされたもので、入出力装置が動作中は電源スィッ
チが誤って開放されても入出力装置の動作に必要な電源
を保持することができる給電装#を提供することを目的
としている。
以下、この発明の実施例を図について説明する。
第2図はこの発明の一実施1+!l ’に示すブロック
図であって、図において第1図と同一符号は同−又は相
当部分を示し、(力はソリッドステートリレー、(8)
はリレー制御回路である。リレー制御回路(8)は入出
力制御装置(4)が動作中であることを検出した場合、
制御信号を送出してソリッドステートリレー(力全閉接
状態に制御する。但し、ソリッドステートリレー(7)
音用いずとも、入出力制御装置(4)が動作状態(二あ
ること全示す信号C二よって閉接されるどのようなリレ
ー装置を用いてもよい。
図であって、図において第1図と同一符号は同−又は相
当部分を示し、(力はソリッドステートリレー、(8)
はリレー制御回路である。リレー制御回路(8)は入出
力制御装置(4)が動作中であることを検出した場合、
制御信号を送出してソリッドステートリレー(力全閉接
状態に制御する。但し、ソリッドステートリレー(7)
音用いずとも、入出力制御装置(4)が動作状態(二あ
ること全示す信号C二よって閉接されるどのようなリレ
ー装置を用いてもよい。
次に第2図に示す回路の動作全説明する。′#L源スイ
ッチ(2)が閉接されて入出力装置(6)が入出力動作
を開始すると、そのことが入出力制御装置(4)の状態
によりリレー制御回路(8)により検知されて、リレー
制御回路(8)はソリッドステートリレー(力全閉接状
態にする。この状態は入出力装置(6)が動作を終了す
るまで保持される。したがって、このような状態におい
て誤って電源スィッチ12)全開放しても、電源はソリ
ッドステートリレー(力を経て電源装置(3)に供給さ
れる。そして、入出力動作がすべて終了するとリレー制
御回路(8)が動作終了全検出し、ソリッドステートリ
レー(力を開放状態にし、電源装#(3)への給電を切
断する。
ッチ(2)が閉接されて入出力装置(6)が入出力動作
を開始すると、そのことが入出力制御装置(4)の状態
によりリレー制御回路(8)により検知されて、リレー
制御回路(8)はソリッドステートリレー(力全閉接状
態にする。この状態は入出力装置(6)が動作を終了す
るまで保持される。したがって、このような状態におい
て誤って電源スィッチ12)全開放しても、電源はソリ
ッドステートリレー(力を経て電源装置(3)に供給さ
れる。そして、入出力動作がすべて終了するとリレー制
御回路(8)が動作終了全検出し、ソリッドステートリ
レー(力を開放状態にし、電源装#(3)への給電を切
断する。
なお、上記実施例は入出力装置の入出力動作中の場合ζ
二ついて説明したが入出力装#が接続された計算機のシ
ステムで途中で電源が切断されると入出力装置に影響を
与える場合にも、上記実施例と同様の効果會得ることが
できる。
二ついて説明したが入出力装#が接続された計算機のシ
ステムで途中で電源が切断されると入出力装置に影響を
与える場合にも、上記実施例と同様の効果會得ることが
できる。
以上のようにこの発明によれば、入出力装置が動作中、
誤って電源スイツチ全開放しても電源が切断されないた
め入出力情報全保護することができる。すなわち、操作
の誤りに対しても安全性の高い装置を得ることができる
。
誤って電源スイツチ全開放しても電源が切断されないた
め入出力情報全保護することができる。すなわち、操作
の誤りに対しても安全性の高い装置を得ることができる
。
第1図は従来の装置金示すブロック図、第2図はこの発
明の一実施例を示すブロック図である。 (1)・・・電源プラグ、(2)・・・電源スィッチ、
(3)・・・電源装置、(4)・・・入出力制御装置、
(5)・・・cpu z (61・・・入出力装置、(
力・・・ソリッドステートリレー、(8)・・・リレー
制御回路。 なお、図中同一符号は同−又は相当部分を示す。 代理人 為 野 信 − 第1図
明の一実施例を示すブロック図である。 (1)・・・電源プラグ、(2)・・・電源スィッチ、
(3)・・・電源装置、(4)・・・入出力制御装置、
(5)・・・cpu z (61・・・入出力装置、(
力・・・ソリッドステートリレー、(8)・・・リレー
制御回路。 なお、図中同一符号は同−又は相当部分を示す。 代理人 為 野 信 − 第1図
Claims (1)
- 計算機システムに属する入出力装置と、これら入出力装
置の入出力動作全制御する入出力制御装置と、上記計算
機システムの中央処理装置と、外部電源から受電して上
記中央処理装置及び上記入出力制御装置C二必要な種類
の電力を供給する電源装置と、この電源装置と上記外部
′tkL源との間に挿入される電源スィッチと、上記入
出力制御装置が動作状態にあるか否か全検出し動作状態
にあるときは制御値−@を送出する手段と、上記電源ス
ィッチに並列に接続され上記制御信号が存在する間は導
通状感奮保持するように上記制御信号によって制御され
るリレー装置とを備え友給電装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56125012A JPS5827219A (ja) | 1981-08-10 | 1981-08-10 | 給電装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56125012A JPS5827219A (ja) | 1981-08-10 | 1981-08-10 | 給電装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5827219A true JPS5827219A (ja) | 1983-02-17 |
Family
ID=14899671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56125012A Pending JPS5827219A (ja) | 1981-08-10 | 1981-08-10 | 給電装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5827219A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61166615A (ja) * | 1985-01-19 | 1986-07-28 | Fuji Xerox Co Ltd | 電源保護装置 |
JPS6242215A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | 遠隔電源制御方式 |
JPS63159913A (ja) * | 1986-12-24 | 1988-07-02 | Hitachi Ltd | 電源制御方式 |
-
1981
- 1981-08-10 JP JP56125012A patent/JPS5827219A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61166615A (ja) * | 1985-01-19 | 1986-07-28 | Fuji Xerox Co Ltd | 電源保護装置 |
JPS6242215A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | 遠隔電源制御方式 |
JPS63159913A (ja) * | 1986-12-24 | 1988-07-02 | Hitachi Ltd | 電源制御方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS57117027A (en) | Signal sending and receiving circuit | |
JPS5827219A (ja) | 給電装置 | |
JPS55157022A (en) | Output circuit for microcomputer | |
JPS58189728A (ja) | キ−入力装置 | |
JPS6116978B2 (ja) | ||
KR920002107Y1 (ko) | 컴퓨터 시스템의 리세트 방지회로 | |
JPS58214934A (ja) | 入力回路 | |
JPH0236487A (ja) | マイクロプロセッサ | |
JP3346318B2 (ja) | パッケージ切替回路 | |
JPH0811084A (ja) | 非常停止装置 | |
JPS63266515A (ja) | キ−ボ−ド | |
KR100385454B1 (ko) | 컨트롤시스템에있어서오동작방지회로 | |
JP2754700B2 (ja) | I/o装置 | |
JPS62184554A (ja) | メモリ保護回路 | |
KR20010056419A (ko) | 컴퓨터용 전원제어회로 | |
JPH04372539A (ja) | 端末機の電源断制御装置 | |
JPS595304A (ja) | シ−ケンス制御における外部メモリ書き込み確認方法 | |
JPH04186440A (ja) | マイクロコンピュータ | |
JP2000090043A (ja) | コンピュータの周辺機器検出方法 | |
JPS6278616A (ja) | 電源断時におけるスタンバイ制御方式 | |
JPS6110343A (ja) | 誤り発生装置 | |
JPH02128260A (ja) | 電源オン/オフ時のメモリデータチェック方式 | |
JPH03164955A (ja) | 割込み制御方式 | |
KR970076200A (ko) | 범용의 데이터입력/출력장치 | |
JPH0383143A (ja) | エミュレーション回路装置 |