JPS58214934A - 入力回路 - Google Patents
入力回路Info
- Publication number
- JPS58214934A JPS58214934A JP57097691A JP9769182A JPS58214934A JP S58214934 A JPS58214934 A JP S58214934A JP 57097691 A JP57097691 A JP 57097691A JP 9769182 A JP9769182 A JP 9769182A JP S58214934 A JPS58214934 A JP S58214934A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- input
- microcomputer
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マイクロコンピュータ制御の制御装置におけ
る入力口□路に関するものである。
る入力口□路に関するものである。
近年、制御装置もマイクロコンピュータ制御化すしつつ
あす、インタフェースもマイクロコンピュータ制御装置
との絶縁を計るために、インタフェース用電源を用意す
る場合が多くなってきている。
あす、インタフェースもマイクロコンピュータ制御装置
との絶縁を計るために、インタフェース用電源を用意す
る場合が多くなってきている。
しかしながら、このようなインタフェース電源が何らか
の要因によシ喪失した場合のインタフェース情報を確実
に捕えて、マイクロコンピュータ制御装置の正常動作に
反映する必要がある。すなわち、インタフェース電源が
喪失したときの無効なインタフェース情報を取り込み、
その後の一連の動作が無効なインタフェース情報を基に
継続されるようなことをなくす必要がある。
の要因によシ喪失した場合のインタフェース情報を確実
に捕えて、マイクロコンピュータ制御装置の正常動作に
反映する必要がある。すなわち、インタフェース電源が
喪失したときの無効なインタフェース情報を取り込み、
その後の一連の動作が無効なインタフェース情報を基に
継続されるようなことをなくす必要がある。
第１図は従来の入力回路の構成を示すもので、１けマイ
クロコンピュータ、２は入力回路、３はインタフェース
電源、４はスタンダードインタフェースを示す。また、
入力回路２において、２１けアクセスコントローラ、２
２は入力メモリ、２３はインバータゲート、２４はフォ
トカブラ、２５Ｆｉ抵抗を示す。また、ＩＮＩ〜ＩＮｒ
ｌは入力情報、ＡＤはアドレス信号、ＳＴはステータス
信号、几Ｙはレディ信号、ＤＡはデータ信号、ＧＤけグ
ランドを示す。
クロコンピュータ、２は入力回路、３はインタフェース
電源、４はスタンダードインタフェースを示す。また、
入力回路２において、２１けアクセスコントローラ、２
２は入力メモリ、２３はインバータゲート、２４はフォ
トカブラ、２５Ｆｉ抵抗を示す。また、ＩＮＩ〜ＩＮｒ
ｌは入力情報、ＡＤはアドレス信号、ＳＴはステータス
信号、几Ｙはレディ信号、ＤＡはデータ信号、ＧＤけグ
ランドを示す。
このような構成におｈて、入力情報ＩＮＩ〜ＩＮｎｆ：
入力回路２の７オトカプラ２４およびイ、 ンバートゲ
ート２３を介して入力メモリ２２に取り込む。
入力回路２の７オトカプラ２４およびイ、 ンバートゲ
ート２３を介して入力メモリ２２に取り込む。
一方、マイクロコンピュータ１へ入力回路２の入力メモ
リ２２の内容を読み出す場合は、マイクロコンピュータ
１から、アドレス信号ＡＤとリードアクセスを示すステ
ータス信号ＳＴとを入力回路２のアクセスコントローラ
２１に送シ、アクセスコントローラ２１では、マイクロ
コンピュータ１からのリードアクセスを認識し、レディ
信号几Ｙをマイクロコンピュータ１に送り返し、さらに
、入力メモリ２２のデータ信号ＤＡ金読み出し、マイク
ロコンピュータ１に送る。
リ２２の内容を読み出す場合は、マイクロコンピュータ
１から、アドレス信号ＡＤとリードアクセスを示すステ
ータス信号ＳＴとを入力回路２のアクセスコントローラ
２１に送シ、アクセスコントローラ２１では、マイクロ
コンピュータ１からのリードアクセスを認識し、レディ
信号几Ｙをマイクロコンピュータ１に送り返し、さらに
、入力メモリ２２のデータ信号ＤＡ金読み出し、マイク
ロコンピュータ１に送る。
そして、入力情報ＩＮＩ〜ＩＮｎ’に入力回路２に入力
するためのインタフェース１１源３け、７オトカプラ２
４により入力回路２から絶縁されている。
するためのインタフェース１１源３け、７オトカプラ２
４により入力回路２から絶縁されている。
ところで、上述し念ように入力情報がマイクロコンピュ
ータ１に取り込まれる過程でインタフェース電源３が喪
失した場合、従来の回路では、インタフェース電源３の
喪失を入力ＩＮｎ’に用いてマイクロコンピュータエに
知らせるようになっている。すなわち、入力情報ＺＮｎ
Ｆｉインタフェース電源３が活きている間は常時オン信
号としてとらえ、マイクロコンピュータ１は入力情報Ｉ
Ｎｎを監視することにより、インタフェース電源３の有
効性、すなわち、入力情報ＩＮＩ、ＩＮ２等の入力デー
タの有効性全知ることになる。
ータ１に取り込まれる過程でインタフェース電源３が喪
失した場合、従来の回路では、インタフェース電源３の
喪失を入力ＩＮｎ’に用いてマイクロコンピュータエに
知らせるようになっている。すなわち、入力情報ＺＮｎ
Ｆｉインタフェース電源３が活きている間は常時オン信
号としてとらえ、マイクロコンピュータ１は入力情報Ｉ
Ｎｎを監視することにより、インタフェース電源３の有
効性、すなわち、入力情報ＩＮＩ、ＩＮ２等の入力デー
タの有効性全知ることになる。
しかしながら、このような従来の回路では、インタフェ
ース電源３の喪失時の過渡期間におりては、入力情報Ｉ
ＮＩ、ＩＮ２．・・・・・・、ＩＮｎの間の動作ばらつ
き、または、人力情報の数がマイクロコンピュータ１の
一度のアクセスにて読み出しできる範囲を越えた時は、
マイクロコンピュータｌのリードアクセスタイミングに
より、インタフェース電源３の有効性すなわち入力情報
ＩＮの有効性は不確実なものとなる。
ース電源３の喪失時の過渡期間におりては、入力情報Ｉ
ＮＩ、ＩＮ２．・・・・・・、ＩＮｎの間の動作ばらつ
き、または、人力情報の数がマイクロコンピュータ１の
一度のアクセスにて読み出しできる範囲を越えた時は、
マイクロコンピュータｌのリードアクセスタイミングに
より、インタフェース電源３の有効性すなわち入力情報
ＩＮの有効性は不確実なものとなる。
本発明の目的は、上述した従来の欠点に鑑み、インタフ
ェース電源３が喪失した時、不確定なデータ取り込みを
しないようにした入力回路を提供することにある。
ェース電源３が喪失した時、不確定なデータ取り込みを
しないようにした入力回路を提供することにある。
このような目的を達成するために、本発明では、マイク
ロコンピュータ等の処理装置からのアクセスに対する処
理装置への応答を、インタフェース電源が有効であるこ
とを条件とすることにより、入力情報の有効性を知らせ
るようにしたことに特徴がある。
ロコンピュータ等の処理装置からのアクセスに対する処
理装置への応答を、インタフェース電源が有効であるこ
とを条件とすることにより、入力情報の有効性を知らせ
るようにしたことに特徴がある。
以下、本発明の実施例を第２図により詳ＮＢに説明する
。
。
第２図に示す、本発明の実施例では、入力回路２にアン
ドゲート２６を追加し、入力情報ＩＮｎに対応するフォ
トカプラ２４、インバートゲート２３の出力をアンドゲ
ート２６の一方の入力とし、アンドグー ） ２６の他
方の入力をアクセスコントローラ１工からの応答信号と
し、さらに、アンドゲート２５の出力をレディ信号ＢＹ
としてマイクロコンピュータ１に入力している。
ドゲート２６を追加し、入力情報ＩＮｎに対応するフォ
トカプラ２４、インバートゲート２３の出力をアンドゲ
ート２６の一方の入力とし、アンドグー ） ２６の他
方の入力をアクセスコントローラ１工からの応答信号と
し、さらに、アンドゲート２５の出力をレディ信号ＢＹ
としてマイクロコンピュータ１に入力している。
その他の構成は、第１図と同じである。
マイクロコンピュータ１からのリードアクセスに相当す
るステータス信号ＳＴに対する入力回路２からのマイク
ロコンピュータ１に対する応答は、レディ信号Ｒ，Ｙに
より行なわれる。マイクロコンピュータ１では、このレ
ディ信号Ｒ，Ｙが返されるとその時点の入力メモリ２２
のデータ信号ＤＡｔ−取シ込むようになっている。
るステータス信号ＳＴに対する入力回路２からのマイク
ロコンピュータ１に対する応答は、レディ信号Ｒ，Ｙに
より行なわれる。マイクロコンピュータ１では、このレ
ディ信号Ｒ，Ｙが返されるとその時点の入力メモリ２２
のデータ信号ＤＡｔ−取シ込むようになっている。
いま、インタフェース電源３が喪失した場合、フォトカ
プラ２４、インバートゲ−）２３′ｆｃ介してアンドゲ
ート２６に入力される信号がオフとなり、その結果、ア
ンドゲート２６の出力であるレディ信号Ｒ，Ｙはオフと
なり、マイクロコンピュータ１は入力回路２の異常と認
識し、入力データＤＡの取り込みを停止（ロック）する
。
プラ２４、インバートゲ−）２３′ｆｃ介してアンドゲ
ート２６に入力される信号がオフとなり、その結果、ア
ンドゲート２６の出力であるレディ信号Ｒ，Ｙはオフと
なり、マイクロコンピュータ１は入力回路２の異常と認
識し、入力データＤＡの取り込みを停止（ロック）する
。
このように、インタフェース電源３が有効であることを
条件にしてアクセスに対するレディ信号をマイクロコン
ピュータＩＶｃ送出することにより、レディ信号がない
場合は入力回路側の異盾と認識し、不確定データによる
一連の動作を継続するといったことが回避できる。
条件にしてアクセスに対するレディ信号をマイクロコン
ピュータＩＶｃ送出することにより、レディ信号がない
場合は入力回路側の異盾と認識し、不確定データによる
一連の動作を継続するといったことが回避できる。
以上述べたように、本発明によれば、インタフェース電
源が喪失した時の不確定な入力情報を１収り込むような
ことをなくシ、人力情報を確実かつ正確に取り込むこと
ができるという効果がある。
源が喪失した時の不確定な入力情報を１収り込むような
ことをなくシ、人力情報を確実かつ正確に取り込むこと
ができるという効果がある。
第１図は従来の入力回路の構成図、第２図は本発明によ
る入力回路の一実施例の構成図である。 工・・・マイクロコンピュータ、２・・・入力回路、３
・・・インタフェースｉｌ［，２１・・アクセスコント
ローラ、２２・・・入力メモリ、２６・・・アンドゲー
ト。 千 １図
る入力回路の一実施例の構成図である。 工・・・マイクロコンピュータ、２・・・入力回路、３
・・・インタフェースｉｌ［，２１・・アクセスコント
ローラ、２２・・・入力メモリ、２６・・・アンドゲー
ト。 千 １図
Claims (1)
- １、内部電源と絶縁されたインタフェース電源により入
力情報音一旦メモリに取シ込み、処理装置からのアクセ
ス要求に対して、応答を返すとともに、上記メモリのデ
ータを上記処理装置に送る入力回路において、上記イン
タフェース電源が有効であることを条件として、上記処
理装置からのアクセス要求に対する上記処理装置への応
答を行なう手段を設けたことを特徴とする入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57097691A JPS58214934A (ja) | 1982-06-09 | 1982-06-09 | 入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57097691A JPS58214934A (ja) | 1982-06-09 | 1982-06-09 | 入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58214934A true JPS58214934A (ja) | 1983-12-14 |
Family
ID=14198973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57097691A Pending JPS58214934A (ja) | 1982-06-09 | 1982-06-09 | 入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58214934A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63143935U (ja) * | 1987-03-10 | 1988-09-21 |
-
1982
- 1982-06-09 JP JP57097691A patent/JPS58214934A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63143935U (ja) * | 1987-03-10 | 1988-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS57117027A (en) | Signal sending and receiving circuit | |
| US5033050A (en) | Operation control system | |
| US5767694A (en) | Information processing apparatus with a mode setting circuit | |
| JPS58214934A (ja) | 入力回路 | |
| CA1270576A (en) | Ic device compatible with input signals in the formats for two-line and four-line type bus lines | |
| JPS5995662A (ja) | メモリアクセス選択回路 | |
| JPH02500692A (ja) | マルチプロセッサコンピュータにおける演算要素の統合 | |
| JPS5827219A (ja) | 給電装置 | |
| US6430630B1 (en) | Direct data access between input and output ports | |
| JPS60114050A (ja) | デ−タ受信監視装置 | |
| JP2760027B2 (ja) | Ｉ／ｏ装置 | |
| JPS61151746A (ja) | デ−タエラ−の処理方法 | |
| JPS6214866B2 (ja) | ||
| JPS6190250A (ja) | インタ−フエイス回路 | |
| JPS58169274A (ja) | マイクロコンピユ−タ相互間に於けるデ−タ伝送方式 | |
| JPS56168256A (en) | Data processor | |
| JPS6252341B2 (ja) | ||
| JPS6034146B2 (ja) | １対ｎ伝送制御系におけるオンライン端末試験方法 | |
| JPS59157735A (ja) | デ−タバス制御方式 | |
| JPS61251943A (ja) | デ−タ処理装置 | |
| JPH03125535A (ja) | 制御バス接続回路 | |
| JPH05120201A (ja) | データ処理装置 | |
| JPH04372539A (ja) | 端末機の電源断制御装置 | |
| JPH04320511A (ja) | マイクロコンピュータシステム | |
| JPS5729161A (en) | Diagnostic system |