JPS60114050A - デ−タ受信監視装置 - Google Patents
デ−タ受信監視装置Info
- Publication number
- JPS60114050A JPS60114050A JP58221508A JP22150883A JPS60114050A JP S60114050 A JPS60114050 A JP S60114050A JP 58221508 A JP58221508 A JP 58221508A JP 22150883 A JP22150883 A JP 22150883A JP S60114050 A JPS60114050 A JP S60114050A
- Authority
- JP
- Japan
- Prior art keywords
- face
- reception
- buffer memory
- data
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）１発明の技術分野
本発明はＤＭＡモードによるデータ送受信に於けるデー
タ受信監視装置に係り、特に複数面の受信バ・７フア・
メモリを有するデータ送受信装置に於けるデータ受信監
視装置に関するものである。
タ受信監視装置に係り、特に複数面の受信バ・７フア・
メモリを有するデータ送受信装置に於けるデータ受信監
視装置に関するものである。
（ｂｌ、従来技術と問題点
データ通信に於いて単位時間内に多量のデータを授受す
る場合に記憶装置に対し直接アクセスするＤＭＡ （ダ
イレクト・メモリ・アクセス）モードが利用され、ファ
クシミリ信号の伝送等に利用されている。
る場合に記憶装置に対し直接アクセスするＤＭＡ （ダ
イレクト・メモリ・アクセス）モードが利用され、ファ
クシミリ信号の伝送等に利用されている。
第１図はＤＭＡモードによりデータ送受信制御を行うプ
ログラム制御装置の一実施例を説明するブロック図であ
る。
ログラム制御装置の一実施例を説明するブロック図であ
る。
図中、Ａ、Ｂは夫々受信バッファ・メモリ、１はＤＭＡ
Ｃ，２ｊば受信ＤＭＡ制御装置、３はデータ解析装置で
ある。
Ｃ，２ｊば受信ＤＭＡ制御装置、３はデータ解析装置で
ある。
以下図に従ってＤＭＡモードににリデータ送受信制御を
行う従来のプログラム制御装置の動作概要を説明する。
行う従来のプログラム制御装置の動作概要を説明する。
第１図に示す様にＡ、Ｂ二個の受信ノ＼・７フア・メモ
リを用怠し、例えば最初受信バ・ノファ・メモＵ Ａに
よりデータを受信し、１ブロツクのデータ受信を終了す
ると受信バッファ・メモリ八より受信完了信号が発信さ
れ、受信ＤＭＡ制御装置２に入力される。
リを用怠し、例えば最初受信バ・ノファ・メモＵ Ａに
よりデータを受信し、１ブロツクのデータ受信を終了す
ると受信バッファ・メモリ八より受信完了信号が発信さ
れ、受信ＤＭＡ制御装置２に入力される。
受信ＤＭ、Ａ制御装置２は受信完了信号を受信するとＤ
ＭＡＣｌに受信バッファ・メモリ面の切り換え信号を出
し、ＤＭＡＣｌは受信バッファ・メモリＢが受信態勢に
入る様に切り替える。
ＭＡＣｌに受信バッファ・メモリ面の切り換え信号を出
し、ＤＭＡＣｌは受信バッファ・メモリＢが受信態勢に
入る様に切り替える。
又受（電Ｄ Ｍ Ａ制御装置２は受信バッファ・メモリ
Ａを検索しデータを取り込み、データ解析装置３に入力
する。
Ａを検索しデータを取り込み、データ解析装置３に入力
する。
データ解析装置３は此の受信データ中のコマンド・フレ
ーム等が所定のフォーマ７１・に合致するか否か等を検
査する。
ーム等が所定のフォーマ７１・に合致するか否か等を検
査する。
此の様に受信バッファ・メモリを交ＩＬに切り換えなが
ら順次データを受信して行くが、若し外部ノイズ等の原
因に依る゛誤動作により上記の面切り換え（受信バッフ
ァ・メモリの切り換え）が正しく行われない状態が発生
するとデータ受信完了時に受信ＤＭＡ制御装置２が受信
バッファ・メモリのデータを誤って検出し、受信データ
を誤認識する恐れがあると云う欠点があった。
ら順次データを受信して行くが、若し外部ノイズ等の原
因に依る゛誤動作により上記の面切り換え（受信バッフ
ァ・メモリの切り換え）が正しく行われない状態が発生
するとデータ受信完了時に受信ＤＭＡ制御装置２が受信
バッファ・メモリのデータを誤って検出し、受信データ
を誤認識する恐れがあると云う欠点があった。
（Ｃ）９発明の目的
本発明の、目的は従来技術の有する上記の欠点を除去し
、面切り換えが正しく行われない状態に発生する受信デ
ータの誤認識を除去出来るデータ受信監視装置を提供す
ることである。
、面切り換えが正しく行われない状態に発生する受信デ
ータの誤認識を除去出来るデータ受信監視装置を提供す
ることである。
（ｄ）１発明の構成
上記の目的は本発明によれば、複数面の受信バッファ・
メモリを有するＤＭＡモードによるデータ送受信装置に
於いて、現在何れの該受信バッファ・メモリが使用中で
あるかを記憶する機能を有する面切替監視装置を具備し
、該受信バッファ・メモリからの受信完了信号により受
信ＤＭＡ制御装置は該受信バッファ・メモリに収容され
た受信データを取り込み、該面切替監視装置が記憶して
いる情報を基に次に使用すべき該受信バ・ノファ・メモ
リを指定してＤＭＡＣに該受信バ・ノファ・メモリの切
り替え信号を発信し、該ＤＭＡＣから何れの該受信バッ
ファ・メモリに切り替えたかの応答信号を受信し、該面
切替監視装置に於いて前記応答信号と前記切り替え信号
を照合し、一致した時は取り込んだ前記受信データを正
しいと判定し、不一致の時は取り込んだ前記受信データ
を廃棄することを特徴とするデータ受信監視装置を提供
することにより達成される。
メモリを有するＤＭＡモードによるデータ送受信装置に
於いて、現在何れの該受信バッファ・メモリが使用中で
あるかを記憶する機能を有する面切替監視装置を具備し
、該受信バッファ・メモリからの受信完了信号により受
信ＤＭＡ制御装置は該受信バッファ・メモリに収容され
た受信データを取り込み、該面切替監視装置が記憶して
いる情報を基に次に使用すべき該受信バ・ノファ・メモ
リを指定してＤＭＡＣに該受信バ・ノファ・メモリの切
り替え信号を発信し、該ＤＭＡＣから何れの該受信バッ
ファ・メモリに切り替えたかの応答信号を受信し、該面
切替監視装置に於いて前記応答信号と前記切り替え信号
を照合し、一致した時は取り込んだ前記受信データを正
しいと判定し、不一致の時は取り込んだ前記受信データ
を廃棄することを特徴とするデータ受信監視装置を提供
することにより達成される。
（ｅ）１発明の実施例
第２図は本発明に依るＤＭＡモードのヤータ送受信制御
を行うプログラム制御装置の一実施例を示すブロック図
である。
を行うプログラム制御装置の一実施例を示すブロック図
である。
図中、４は面切替監視装置で、其の他の記号、数字は第
１図の場合と同じである。
１図の場合と同じである。
本発明に於いては、受信ＤＭＡ制御装置２に面切替監視
装置４を付加し、面切替監？！、！典能を付与。
装置４を付加し、面切替監？！、！典能を付与。
する。
従来技術と問題点の項での説明に於いて受信ＤＭＡ制御
装置２が受信完了信号を受信した時、受信ＤＭＡ制御装
置２は面切替監視装置４に記憶されている設定面情報に
基づき、次に使用する受信バッファ・メモリを指定して
ＤＭＡＣｌに面切り換２えを指示し、指示通り実施され
たか否かを検査する。即ち今仮に受信バッファ・メモリ
Ａ面を使用中であるとする。面切替監視装置４は受信バ
ッファ・メモリＡ面が使用中である事を記１，０シてい
る。従って受信完了信号を受信すると、受信ＤＭＡ制御
装置２を才面切替監視装置４の記↑α内容に基づき、受
信バッファ・メモ９３面に切り換えることをＤＭＡＣｌ
に指示し、ＤＭＡＣｌは此の指示に従い受信バッファ・
メモ９３面に切り換えて受信態勢にする。切り換えを完
了するとＤＭＡＣｌは受信バッファ・メモ９３面に切り
換えたこと全面切替監視装置４に回答する。面切替監視
装置４ば先に受信ＤＭＡ制御装置２が指示した面と回答
されて来た面とを対比し、若し不一致の時は受信バッフ
ァ・メモリＡ面から取り込んだデータを廃棄し、一致し
た時は正常動作と見なしデータ解１１Ｔ装置３に入力し
、所定のデータ解析に移る。
装置２が受信完了信号を受信した時、受信ＤＭＡ制御装
置２は面切替監視装置４に記憶されている設定面情報に
基づき、次に使用する受信バッファ・メモリを指定して
ＤＭＡＣｌに面切り換２えを指示し、指示通り実施され
たか否かを検査する。即ち今仮に受信バッファ・メモリ
Ａ面を使用中であるとする。面切替監視装置４は受信バ
ッファ・メモリＡ面が使用中である事を記１，０シてい
る。従って受信完了信号を受信すると、受信ＤＭＡ制御
装置２を才面切替監視装置４の記↑α内容に基づき、受
信バッファ・メモ９３面に切り換えることをＤＭＡＣｌ
に指示し、ＤＭＡＣｌは此の指示に従い受信バッファ・
メモ９３面に切り換えて受信態勢にする。切り換えを完
了するとＤＭＡＣｌは受信バッファ・メモ９３面に切り
換えたこと全面切替監視装置４に回答する。面切替監視
装置４ば先に受信ＤＭＡ制御装置２が指示した面と回答
されて来た面とを対比し、若し不一致の時は受信バッフ
ァ・メモリＡ面から取り込んだデータを廃棄し、一致し
た時は正常動作と見なしデータ解１１Ｔ装置３に入力し
、所定のデータ解析に移る。
此の様にして受信データの誤認識を除くことが出来る。
又本発明によると、制御データがり１−ライ手順を有す
るデータ転送方式、或いはＡＣＫ−ＮＡＫ（１！ｉ定応
答−否定応答）に依るデータ転送制御方式で管理される
様な装置で有る場合には伝送手順の安定化を図ることが
可能である。
るデータ転送方式、或いはＡＣＫ−ＮＡＫ（１！ｉ定応
答−否定応答）に依るデータ転送制御方式で管理される
様な装置で有る場合には伝送手順の安定化を図ることが
可能である。
（ｆ）０発明のシＪ果
以上詳細に説明した様に本発明によれば、面切り換えが
正しく行われない状態に発生する受信データの誤認識を
除去出来るデータ受信監視装置を実現出渠るだけでなく
、リトライ手順を有するデータ転送方式等に対する有効
な制御手段を提供出来ると云う大きい効果がある。
正しく行われない状態に発生する受信データの誤認識を
除去出来るデータ受信監視装置を実現出渠るだけでなく
、リトライ手順を有するデータ転送方式等に対する有効
な制御手段を提供出来ると云う大きい効果がある。
第１図はＤＭＡモードによりデータ送受信制御を行うプ
ログラム制御装置の一実施例を説明するブロック図であ
る。 第２図は本発明に依るＤＭＡモードのデータ送受信制御
を行うプログラム制御装置の一実施例を示すブロック図
である。 図中、Ａ、Ｂは夫々受信バッファ・メモリ、１はＤＭＡ
Ｃ１２は受信ＤＭＡ制御装置、３はデータ解析装置、４
は本発明に依る面ＩＩ：°監視装置である。
ログラム制御装置の一実施例を説明するブロック図であ
る。 第２図は本発明に依るＤＭＡモードのデータ送受信制御
を行うプログラム制御装置の一実施例を示すブロック図
である。 図中、Ａ、Ｂは夫々受信バッファ・メモリ、１はＤＭＡ
Ｃ１２は受信ＤＭＡ制御装置、３はデータ解析装置、４
は本発明に依る面ＩＩ：°監視装置である。
Claims (1)
- 複数面の受信バッファ・メモリを有するＤＭ＝Ａモード
によるデータ送受信装置に於い°ζ、現在何れの該受信
バッファ・メモリが使用中であるかを記憶する機能を有
する面切替監視装置を具備し、該受信バッファ・メモリ
からの受信完了信号により受信ＤＭＡ制御装置は該受信
バッファ・メモリに収容された受信データを取り込み、
該面切替監視装置が記憶している情報を基に次に使用す
べき該受信バッファ・メモリを指定してＤＭＡＣに該受
信バッファ・メモリの切り替え信号を発信し、ｒ５ｏＭ
Ａｃから何れの該受信バッファ・メモリに切り替えたか
の応答信号を受信し、該面切替監視装置に於いて前記応
答信号と前記切り替え信号を照合し、一致した時は取り
込んだ前記受信データを正しいと“Ｐ１定し、不一致の
時は取り込んだ前記受信データを廃棄することを特徴と
するデータ受信監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58221508A JPS60114050A (ja) | 1983-11-25 | 1983-11-25 | デ−タ受信監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58221508A JPS60114050A (ja) | 1983-11-25 | 1983-11-25 | デ−タ受信監視装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60114050A true JPS60114050A (ja) | 1985-06-20 |
| JPH024182B2 JPH024182B2 (ja) | 1990-01-26 |
Family
ID=16767807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58221508A Granted JPS60114050A (ja) | 1983-11-25 | 1983-11-25 | デ−タ受信監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60114050A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6420757A (en) * | 1987-07-15 | 1989-01-24 | Kanebo Ltd | Unidirectional synchronizing communication equipment |
-
1983
- 1983-11-25 JP JP58221508A patent/JPS60114050A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6420757A (en) * | 1987-07-15 | 1989-01-24 | Kanebo Ltd | Unidirectional synchronizing communication equipment |
| JPH0529180B2 (ja) * | 1987-07-15 | 1993-04-28 | Kanebo Ltd |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH024182B2 (ja) | 1990-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4428044A (en) | Peripheral unit controller | |
| JPH0258823B2 (ja) | ||
| US5033050A (en) | Operation control system | |
| EP0525736B1 (en) | Data storing system for a communication control circuit | |
| JPS60114050A (ja) | デ−タ受信監視装置 | |
| AU609791B2 (en) | Improvements in or relating to data communication systems | |
| JP2723604B2 (ja) | データ処理装置 | |
| JPS626269B2 (ja) | ||
| JP2900364B2 (ja) | 通信制御装置 | |
| JP2755998B2 (ja) | データ転送装置 | |
| JPH0234518B2 (ja) | ||
| JPH05324545A (ja) | バス制御装置 | |
| JP2508982B2 (ja) | 装置内制御方式 | |
| JPS61151746A (ja) | デ−タエラ−の処理方法 | |
| JPH0342741B2 (ja) | ||
| JPS63268053A (ja) | バス制御装置 | |
| JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
| JPS581235A (ja) | 通信バスデ−タ転送方式 | |
| JPS61100854A (ja) | 信号処理回路 | |
| JPH104410A (ja) | 通信制御システム | |
| JPS6074847A (ja) | 一斉ポ−リング方式 | |
| JPH0736739A (ja) | データ処理装置 | |
| JPH06133008A (ja) | 二重化装置における障害収集方式 | |
| JPH03156552A (ja) | ダイレクトメモリアクセス制御回路方式 | |
| JPS58214934A (ja) | 入力回路 |