JPH024182B2 - - Google Patents
Info
- Publication number
- JPH024182B2 JPH024182B2 JP58221508A JP22150883A JPH024182B2 JP H024182 B2 JPH024182 B2 JP H024182B2 JP 58221508 A JP58221508 A JP 58221508A JP 22150883 A JP22150883 A JP 22150883A JP H024182 B2 JPH024182 B2 JP H024182B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer memory
- reception
- monitoring device
- dma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 36
- 238000012806 monitoring device Methods 0.000 claims description 23
- 230000004044 response Effects 0.000 claims description 5
- 230000006870 function Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 description 9
- 238000007405 data analysis Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 102100035587 Distal membrane-arm assembly complex protein 1 Human genes 0.000 description 3
- 101000930299 Homo sapiens Distal membrane-arm assembly complex protein 1 Proteins 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明はDMAモードによるデータ送受信に於
けるデータ受信監視装置に係り、特に複数面の受
信バツフア・メモリを有するデータ送受信装置に
於けるデータ受信監視装置に関するものである。
けるデータ受信監視装置に係り、特に複数面の受
信バツフア・メモリを有するデータ送受信装置に
於けるデータ受信監視装置に関するものである。
(b) 従来技術と問題点
データ通信に於いて単位時間内に多量のデータ
を授受する場合に記憶装置に対し直接アクセスす
るDMA（ダイレクト・メモリ・アクセス）モー
ドが利用され、フアクシミリ信号の伝送等に利用
されている。
を授受する場合に記憶装置に対し直接アクセスす
るDMA（ダイレクト・メモリ・アクセス）モー
ドが利用され、フアクシミリ信号の伝送等に利用
されている。
第１図はDMAモードによりデータ送受信制御
を行うプログラム制御装置の一実施例を説明する
ブロツク図である。
を行うプログラム制御装置の一実施例を説明する
ブロツク図である。
図中、Ａ，Ｂは夫々受信バツフア・メモリ、１
はDMAコントローラ（DMAC）、２はDMA指示
装置、３はデータ解析装置、５はマイクロプロセ
ツサ（MPU）、ａはアドレスバス、ｂはデータバ
スである。
はDMAコントローラ（DMAC）、２はDMA指示
装置、３はデータ解析装置、５はマイクロプロセ
ツサ（MPU）、ａはアドレスバス、ｂはデータバ
スである。
以下図に従つてDMAモードによりデータ送受
信制御を行う従来のプログラム制御装置の動作概
要を説明する。
信制御を行う従来のプログラム制御装置の動作概
要を説明する。
第１図に示す様Ａ，Ｂ二個の受信バツフア・メ
モリを用意し、例えば最初受信バツフア・メモリ
ＡがDMAC１の制御によりバスを介してデータ
を受信し、１ブロツクのデータ受信を終了すると
受信バツフア・メモリＡより受信完了信号が発信
され、DMA指示装置２に入力される。
モリを用意し、例えば最初受信バツフア・メモリ
ＡがDMAC１の制御によりバスを介してデータ
を受信し、１ブロツクのデータ受信を終了すると
受信バツフア・メモリＡより受信完了信号が発信
され、DMA指示装置２に入力される。
前記DMA指示装置２は受信完了信号を受信す
るとDMAC１に使用受信バツフア・メモリ面の
切り替えを指示する切替指示信号を出し、
DMAC１は受信バツフア・メモリＢが受信態勢
に入る様に切り替える。
るとDMAC１に使用受信バツフア・メモリ面の
切り替えを指示する切替指示信号を出し、
DMAC１は受信バツフア・メモリＢが受信態勢
に入る様に切り替える。
又DMA指示装置２はMPU５の制御に基づき
バスを介して受信バツフア・メモリＡを検索しデ
ータを取り込み、データ解析装置３に入力する。
バスを介して受信バツフア・メモリＡを検索しデ
ータを取り込み、データ解析装置３に入力する。
データ解析装置３は此の受信データ中のコマン
ド・フレーム等が所定のフオーマツトに合致する
か否か等を検査する。
ド・フレーム等が所定のフオーマツトに合致する
か否か等を検査する。
此の様に受信バツフア・メモリを交互に切り替
えながら順次データを受信して行くが、若し外部
ノイズ等の原因に依る誤動作により上記の面切り
替え（受信バツフア・メモリの切り替え）が正し
く行われない状態が発生するとデータ受信完了時
にDMA指示装置２が受信バツフア・メモリのデ
ータを誤つて検出し、受信データを誤認識する恐
れがあるという云う欠点があつた。
えながら順次データを受信して行くが、若し外部
ノイズ等の原因に依る誤動作により上記の面切り
替え（受信バツフア・メモリの切り替え）が正し
く行われない状態が発生するとデータ受信完了時
にDMA指示装置２が受信バツフア・メモリのデ
ータを誤つて検出し、受信データを誤認識する恐
れがあるという云う欠点があつた。
(c) 発明の目的
本発明の目的は従来技術の有する上記の欠点を
除去し、面切り替えが正しく行われない状態に発
生する受信データの誤認識を除去出来るデータ受
信監視装置を提供することにある。
除去し、面切り替えが正しく行われない状態に発
生する受信データの誤認識を除去出来るデータ受
信監視装置を提供することにある。
(d) 発明の構成
上記目的は本発明によれば、複数面の受信バツ
フア・メモリを有するDMAモードによるデータ
送受信装置に於いて、現在何れの該受信バツフ
ア・メモリが使用中であるかを記憶する機能を有
する面切替監視装置を具備し、該受信バツフア・
メモリからのデータを受信完了信号によりDMA
指示装置は該受信バツフア・メモリに収容された
受信データを取り込み、該面切替監視装置が記憶
している情報を基に次に使用すべき該受信バツフ
ア・メモリを指定してDMAコントローラに該受
信バツフア・メモリの切替え信号を発信し、前記
面切替監視装置は該切替え信号を記憶するととも
に、前記DMAコントローラから何れの該受信バ
ツフア・メモリに切り替えたかの応答信号を受信
し、前記応答信号と前記切替え信号を照合し、一
致した時は取り込んだ前記受信データを正しいと
判定し、不一致の時は取り込んだ前記受信データ
を廃棄することを特徴とするデータ受信監視装置
を提供することにより達成される。
フア・メモリを有するDMAモードによるデータ
送受信装置に於いて、現在何れの該受信バツフ
ア・メモリが使用中であるかを記憶する機能を有
する面切替監視装置を具備し、該受信バツフア・
メモリからのデータを受信完了信号によりDMA
指示装置は該受信バツフア・メモリに収容された
受信データを取り込み、該面切替監視装置が記憶
している情報を基に次に使用すべき該受信バツフ
ア・メモリを指定してDMAコントローラに該受
信バツフア・メモリの切替え信号を発信し、前記
面切替監視装置は該切替え信号を記憶するととも
に、前記DMAコントローラから何れの該受信バ
ツフア・メモリに切り替えたかの応答信号を受信
し、前記応答信号と前記切替え信号を照合し、一
致した時は取り込んだ前記受信データを正しいと
判定し、不一致の時は取り込んだ前記受信データ
を廃棄することを特徴とするデータ受信監視装置
を提供することにより達成される。
(e) 発明の実施例
第２図に本発明に依るDMAモードのデータ送
受信制御を行うプログラム制御装置の一実施例を
示すブロツク図である。
受信制御を行うプログラム制御装置の一実施例を
示すブロツク図である。
図中、４は面切替監視装置で、其の他の記号、
数字は第１図の場合と同じである。
数字は第１図の場合と同じである。
本発明に於いては、DMA指示装置２に面切替
監視装置４を付加し、面切替監視機能を付与する
ものである。
監視装置４を付加し、面切替監視機能を付与する
ものである。
従来技術と問題点の項での説明に於いてDMA
指示装置２が受信完了信号を受信した時、DMA
指示装置２は面切替監視装置４に記憶されている
設定面情報に基づき、次に使用する受信バツフ
ア・メモリを指定してDMAC１に面切り替えを
指示する切替指示信号を出力し、指示通り実施さ
れたか否かを検査する。即ち今仮に受信バツフ
ア・メモリＡ面の使用中であるとする。面切替監
視装置４は受信バツフア・メモリＡ面が使用中で
ある事を記憶している。従つて受信完了信号を受
信すると、DMA指示装置２は面切替監視装置４
の記憶内容に基づき、受信バツフア・メモリＢ面
に切り替えることをDMAC１に指示し、DMAC
１は此の指示に従い受信バツフア・メモリＢ面に
切り替えて受信態勢にする。切り替えを完了する
とDMAC１は受信バツフア・メモリＢ面に切り
替えたことを面切替監視装置４に回答する。面切
替監視装置４は先にDMA指示装置２が指示した
面と回答されてきた面とを対比し、若し不一致の
時はMPU５の制御により受信バツフア・メモリ
Ａ面から取り込んだデータを廃棄し、一致した時
は正常動作と見なしデータ解析装置３に入力し、
所定のデータ解析に移る。
指示装置２が受信完了信号を受信した時、DMA
指示装置２は面切替監視装置４に記憶されている
設定面情報に基づき、次に使用する受信バツフ
ア・メモリを指定してDMAC１に面切り替えを
指示する切替指示信号を出力し、指示通り実施さ
れたか否かを検査する。即ち今仮に受信バツフ
ア・メモリＡ面の使用中であるとする。面切替監
視装置４は受信バツフア・メモリＡ面が使用中で
ある事を記憶している。従つて受信完了信号を受
信すると、DMA指示装置２は面切替監視装置４
の記憶内容に基づき、受信バツフア・メモリＢ面
に切り替えることをDMAC１に指示し、DMAC
１は此の指示に従い受信バツフア・メモリＢ面に
切り替えて受信態勢にする。切り替えを完了する
とDMAC１は受信バツフア・メモリＢ面に切り
替えたことを面切替監視装置４に回答する。面切
替監視装置４は先にDMA指示装置２が指示した
面と回答されてきた面とを対比し、若し不一致の
時はMPU５の制御により受信バツフア・メモリ
Ａ面から取り込んだデータを廃棄し、一致した時
は正常動作と見なしデータ解析装置３に入力し、
所定のデータ解析に移る。
此の様にして受信データの誤認識を除くことが
出来る。
出来る。
又本発明によると、制御データがリトライ手順
を有するデータ転送方式、或いはACK−NAK
（肯定応答−否定応答）に依るデータ転送制御方
式で管理される様な装置である場合には伝送手順
の安定化を図ることができる。
を有するデータ転送方式、或いはACK−NAK
（肯定応答−否定応答）に依るデータ転送制御方
式で管理される様な装置である場合には伝送手順
の安定化を図ることができる。
(f) 発明の効果
以上詳細に説明てた様に本発明によれば、面切
り替えが正しく行われない状態に発生する受信デ
ータの誤認識を除去出来るデータ受信監視装置を
実現できるだけでなく、リトライ手順を有するデ
ータ転送方式等に対する有効な制御手段を提供出
来ると云う大きい効果がある。
り替えが正しく行われない状態に発生する受信デ
ータの誤認識を除去出来るデータ受信監視装置を
実現できるだけでなく、リトライ手順を有するデ
ータ転送方式等に対する有効な制御手段を提供出
来ると云う大きい効果がある。
第１図はDMAモードによりデータ送受信制御
を行うプログラム制御装置の一実施例を説明する
ブロツク図である。第２図は本発明に依るDMA
モードのデータ送受信制御を行うプログラム制御
装置の一実施例を示すブロツク図である。 図中、Ａ，Ｂは夫々受信バツフア・メモリ、１
はDMAC、２は受信DMA制御装置、３はデータ
解析装置、４は本発明に依る面切替監視装置、５
はMPU、ａはアドレスバス、ｂはデータバスで
ある。
を行うプログラム制御装置の一実施例を説明する
ブロツク図である。第２図は本発明に依るDMA
モードのデータ送受信制御を行うプログラム制御
装置の一実施例を示すブロツク図である。 図中、Ａ，Ｂは夫々受信バツフア・メモリ、１
はDMAC、２は受信DMA制御装置、３はデータ
解析装置、４は本発明に依る面切替監視装置、５
はMPU、ａはアドレスバス、ｂはデータバスで
ある。
Claims (1)
- 【特許請求の範囲】 １ 複数面の受信バツフア・メモリを有する
DMAモードによるデータ送受信装置に於いて、 現在何れの該受信バツフア・メモリが使用中で
あるかを記憶する機能を有する面切替監視装置を
具備し、 該受信バツフア・メモリからのデータ受信完了
信号によりDMA指示装置は該受信バツフア・メ
モリに収容された受信データを取り込み、該面切
替監視装置が記憶している情報を基に次に使用す
べき該受信バツフア・メモリを指定してDMAコ
ントローラに該受信バツフア・メモリの切替え信
号を発信し、前記面切替監視装置は該切替え信号
を記憶するとともに、前記DMAコントローラか
ら何れの該受信バツフア・メモリに切り替えたか
の応答信号を受信し、前記応答信号と前記切替え
信号を照合し、一致した時は取り込んだ前記受信
データを正しいと判定し、不一致の時は取り込ん
だ前記受信データを廃棄することを特徴とするデ
ータ受信監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58221508A JPS60114050A (ja) | 1983-11-25 | 1983-11-25 | デ−タ受信監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58221508A JPS60114050A (ja) | 1983-11-25 | 1983-11-25 | デ−タ受信監視装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60114050A JPS60114050A (ja) | 1985-06-20 |
| JPH024182B2 true JPH024182B2 (ja) | 1990-01-26 |
Family
ID=16767807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58221508A Granted JPS60114050A (ja) | 1983-11-25 | 1983-11-25 | デ−タ受信監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60114050A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6420757A (en) * | 1987-07-15 | 1989-01-24 | Kanebo Ltd | Unidirectional synchronizing communication equipment |
-
1983
- 1983-11-25 JP JP58221508A patent/JPS60114050A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60114050A (ja) | 1985-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0258823B2 (ja) | ||
| JPH024182B2 (ja) | ||
| US6700887B1 (en) | Packet transfer apparatus which generates access reject command during a DMA transfer | |
| US6838974B2 (en) | Security system | |
| JP3134256B2 (ja) | プリンタの双方向通信方法 | |
| AU609791B2 (en) | Improvements in or relating to data communication systems | |
| JPS626269B2 (ja) | ||
| JP2859060B2 (ja) | プリンタの受信装置 | |
| EP1179907A2 (en) | Data communication apparatus and method with error correction mode | |
| JP2507772B2 (ja) | バスタイミング制御方式 | |
| JPH0471224B2 (ja) | ||
| JPH0234518B2 (ja) | ||
| US20050012116A1 (en) | Method for a first semiconductor device to determine if it is coupled to a second semiconductor device | |
| JPH0828747B2 (ja) | データ転送切り替え制御装置 | |
| JPH0438618Y2 (ja) | ||
| JPS6074847A (ja) | 一斉ポ−リング方式 | |
| JP2663713B2 (ja) | バス接続装置 | |
| JPH0342741B2 (ja) | ||
| JP2001117726A (ja) | 双方向通信方法 | |
| JP2523264Y2 (ja) | タイマー予約プログラム設定装置 | |
| JPH03156552A (ja) | ダイレクトメモリアクセス制御回路方式 | |
| JPH07110794A (ja) | プロセッサ間バスの送受信同時制御インターフェース回路 | |
| JPH04314157A (ja) | 通信装置 | |
| JPS6053348A (ja) | デ−タ転送装置におけるデ−タ再送方式 | |
| JPS60137A (ja) | 伝送装置の送受信デ−タの転送方式 |