JP2900364B2 - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JP2900364B2 JP2900364B2 JP63038151A JP3815188A JP2900364B2 JP 2900364 B2 JP2900364 B2 JP 2900364B2 JP 63038151 A JP63038151 A JP 63038151A JP 3815188 A JP3815188 A JP 3815188A JP 2900364 B2 JP2900364 B2 JP 2900364B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- layer
- frame
- address pointer
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Interface Circuits In Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ISDNの基本インタフェースを利用する通信
制御装置に関する。
制御装置に関する。
従来の技術 第３図は従来の通信制御装置の構成を示す。各構成要
素の符号説明は後述の第１図の説明を準用し、ここで第
３図の従来例の動作を説明する。
素の符号説明は後述の第１図の説明を準用し、ここで第
３図の従来例の動作を説明する。
CPU9は、Ｄチャネルレイヤ２フレームを送信するに際
し、バッファメモリ12に一時記憶されている送信データ
を送信FIFOメモリ13へバッファ転送するようDMAコント
ローラ11に指示し、送信制御手段８に送信開始を指示す
る。上記と並行して、受信回路１によって受信されたレ
イヤ１フレームは、レイヤ１フレーム分解手段２によっ
て受信レイヤ１フレーム中のＥビットデータが抽出さ
れ、Ｄチャネル空き状態検出手段３に通知される。Ｄチ
ャネル空気状態検出手段３は、送信制御手段８によって
起動されレイヤ１フレーム分解手段２から通知されるＥ
ビットデータに従って送信回線のＤチャネルの空き状態
を検出し、送信制御手段８に通知する。送信制御手段８
は、CPU9からの送信指示後、Ｄチャネル空き状態検出手
段３を起動して、Ｄチャネルの空き状態を示す通知を待
っており、それに同期してレイヤ２フレーム組立て手段
４を起動する。以降、１フレーム分の送信データがなく
なるまで送信回路７を経由して自動的に送信回線に送出
する。送信完了は、レイヤ２フレーム組立て手段４とDM
Aコントローラ11からの割込みによって、割込みコント
ローラ10を介してCPU9に通知される。CPU9は、割込みコ
ントローラ10からの割込みに従って、送信制御手段８に
送信停止を通知し、次フレームの送信準備が整った後、
再び送信再開を送信制御手段８に通知する。
し、バッファメモリ12に一時記憶されている送信データ
を送信FIFOメモリ13へバッファ転送するようDMAコント
ローラ11に指示し、送信制御手段８に送信開始を指示す
る。上記と並行して、受信回路１によって受信されたレ
イヤ１フレームは、レイヤ１フレーム分解手段２によっ
て受信レイヤ１フレーム中のＥビットデータが抽出さ
れ、Ｄチャネル空き状態検出手段３に通知される。Ｄチ
ャネル空気状態検出手段３は、送信制御手段８によって
起動されレイヤ１フレーム分解手段２から通知されるＥ
ビットデータに従って送信回線のＤチャネルの空き状態
を検出し、送信制御手段８に通知する。送信制御手段８
は、CPU9からの送信指示後、Ｄチャネル空き状態検出手
段３を起動して、Ｄチャネルの空き状態を示す通知を待
っており、それに同期してレイヤ２フレーム組立て手段
４を起動する。以降、１フレーム分の送信データがなく
なるまで送信回路７を経由して自動的に送信回線に送出
する。送信完了は、レイヤ２フレーム組立て手段４とDM
Aコントローラ11からの割込みによって、割込みコント
ローラ10を介してCPU9に通知される。CPU9は、割込みコ
ントローラ10からの割込みに従って、送信制御手段８に
送信停止を通知し、次フレームの送信準備が整った後、
再び送信再開を送信制御手段８に通知する。
上記に示すようなレイヤ１フレームの送信中に送信回
線のＤチャネルで競合が発生すると以下のような過程で
競合が検出され、再送される。即ちＤチャネル競合検出
手段５は、レイヤ１フレーム分解手段２が表示する受信
レイヤ１フレーム中のＥビットデータとＤチャネル送信
レイヤ２フレーム組立て手段４の表示するＤチャネルデ
ータを比較し、比較結果が不一致となった時点で競合が
発生したと判断し、送信制御手段８に通知する。通知を
うけた送信制御手段８は、レイヤ２フレーム組立て手段
４にＤチャネルレイヤ２フレームの送信中止を指示し、
更に、割込みコントローラ10を介して、CPU9にＤチャネ
ルの競合が発生したことを通知する。Ｄチャネル競合の
通知をうけたCPU9は、DMAコントローラ11にDMA転送の中
止を指示し、更に、送信FIFOメモリ13をリセットした
後、再送の準備を整え、新たに装置内の各構成要素を再
起動させる。
線のＤチャネルで競合が発生すると以下のような過程で
競合が検出され、再送される。即ちＤチャネル競合検出
手段５は、レイヤ１フレーム分解手段２が表示する受信
レイヤ１フレーム中のＥビットデータとＤチャネル送信
レイヤ２フレーム組立て手段４の表示するＤチャネルデ
ータを比較し、比較結果が不一致となった時点で競合が
発生したと判断し、送信制御手段８に通知する。通知を
うけた送信制御手段８は、レイヤ２フレーム組立て手段
４にＤチャネルレイヤ２フレームの送信中止を指示し、
更に、割込みコントローラ10を介して、CPU9にＤチャネ
ルの競合が発生したことを通知する。Ｄチャネル競合の
通知をうけたCPU9は、DMAコントローラ11にDMA転送の中
止を指示し、更に、送信FIFOメモリ13をリセットした
後、再送の準備を整え、新たに装置内の各構成要素を再
起動させる。
発明が解決しようとする課題 しかしながら、上記従来の通信制御装置では、Ｄチャ
ネル競合が発生すると、送信開始後Ｄチャネル競合が検
出されるまでの間に送信回線に送出されたデータが、バ
ッファメモリ以外のどこにも保持されていない。その為
Ｄチャネル競合に起因する再送は、CPUによるバッファ
転送の再起動なしには再送できないという問題があっ
た。本発明はこのような従来の問題を解決するものであ
り、Ｄチャネル競合が発生しても、CPUの制御を介さず
に自動的に再送できる優れた通信制御装置を提供するこ
とを目的とするものである。
ネル競合が発生すると、送信開始後Ｄチャネル競合が検
出されるまでの間に送信回線に送出されたデータが、バ
ッファメモリ以外のどこにも保持されていない。その為
Ｄチャネル競合に起因する再送は、CPUによるバッファ
転送の再起動なしには再送できないという問題があっ
た。本発明はこのような従来の問題を解決するものであ
り、Ｄチャネル競合が発生しても、CPUの制御を介さず
に自動的に再送できる優れた通信制御装置を提供するこ
とを目的とするものである。
課題を解決するための手段 本発明は、上記目的を達成する為に、Ｄチャネルデー
タを一時記憶するバッファメモリを、レイヤ１フレーム
組立て手段とレイヤ２フレーム組立て手段の間に設け、
更に、上記バッファメモリのアドレスポインタと、アド
レスポインタの一時記憶手段と、アドレスポインタの値
とアドレスポインタ一時記憶手段の内容を比較する手段
と、送信するＤチャネルデータの転送経路を切換える手
段と、上記の各手段を監視／制御するＤチャネルデータ
バッファ管理手段を備えたものである。
タを一時記憶するバッファメモリを、レイヤ１フレーム
組立て手段とレイヤ２フレーム組立て手段の間に設け、
更に、上記バッファメモリのアドレスポインタと、アド
レスポインタの一時記憶手段と、アドレスポインタの値
とアドレスポインタ一時記憶手段の内容を比較する手段
と、送信するＤチャネルデータの転送経路を切換える手
段と、上記の各手段を監視／制御するＤチャネルデータ
バッファ管理手段を備えたものである。
作 用 本発明は上記のような構成により次のような作用を有
する。送信回線への送信開始とともに、レイヤ１フレー
ム組立て手段は、レイヤ２フレーム組立て手段から直接
Ｄチャネル送信データが転送されるようＤチャネルデー
タバッファ管理手段がＤチャネルデータ転送の経路切換
手段を制御する。同時に、Ｄチャネルデータバッファ管
理手段はＤチャネルデータバッファにも保持できるよう
アドレスポインタを更新していき、その値はアドレスポ
インタ一時記憶手段に随時保持される。Ｄチャネル競合
に伴う再送を行う際にはＤチャネルデータバッファ管理
手段は、Ｄチャネルデータ転送の経路切換手段とアドレ
スポインタを制御して、レイヤ１フレーム組立て手段へ
のＤチャネルデータが最初にＤチャネルデータバッファ
の先頭から転送されるようにする。アドレスポインタと
アドレスポインタ一時記憶手段の内容比較手段によって
Ｄチャネルデータバッファに保持されているデータがす
べて送信されたことが確認されると、再度Ｄチャネルデ
ータ転送の経路切換手段を制御して、データ転送経路を
レイヤ２フレーム組立て手段側に切換え、Ｄチャネルデ
ータの残りがＤチャネルデータバッファに保持されるよ
うにする。
する。送信回線への送信開始とともに、レイヤ１フレー
ム組立て手段は、レイヤ２フレーム組立て手段から直接
Ｄチャネル送信データが転送されるようＤチャネルデー
タバッファ管理手段がＤチャネルデータ転送の経路切換
手段を制御する。同時に、Ｄチャネルデータバッファ管
理手段はＤチャネルデータバッファにも保持できるよう
アドレスポインタを更新していき、その値はアドレスポ
インタ一時記憶手段に随時保持される。Ｄチャネル競合
に伴う再送を行う際にはＤチャネルデータバッファ管理
手段は、Ｄチャネルデータ転送の経路切換手段とアドレ
スポインタを制御して、レイヤ１フレーム組立て手段へ
のＤチャネルデータが最初にＤチャネルデータバッファ
の先頭から転送されるようにする。アドレスポインタと
アドレスポインタ一時記憶手段の内容比較手段によって
Ｄチャネルデータバッファに保持されているデータがす
べて送信されたことが確認されると、再度Ｄチャネルデ
ータ転送の経路切換手段を制御して、データ転送経路を
レイヤ２フレーム組立て手段側に切換え、Ｄチャネルデ
ータの残りがＤチャネルデータバッファに保持されるよ
うにする。
したがって本発明によれば、Ｄチャネル競合によって
送信を中断する迄に送信回線に出力されたＤチャネルデ
ータがＤチャネルデータバッファに保持される為、CPU
によるバッファ転送を必要とせずに再送できるという効
果を有する。
送信を中断する迄に送信回線に出力されたＤチャネルデ
ータがＤチャネルデータバッファに保持される為、CPU
によるバッファ転送を必要とせずに再送できるという効
果を有する。
実施例 第１図は本発明の一実施例の構成を示すものである。
第１図において、１は受信回線からの入力データから抽
出した受信タイミングに従ってレイヤ１フレームを抽出
する受信回路である。２は、受信回路１によって抽出さ
れた受信レイヤ１フレームを、２つのＢチャネルと１つ
のＤチャネルのデータビットや、送信回線上のＤチャネ
ルのデータを表すＥビット、更にフレーム同期を維持す
る為の制御ビットに分解して表示するレイヤ１フレーム
分解手段である。３は、レイヤ１フレーム分解手段２が
表示するＥビットのデータに基づいて、送信回線上のＤ
チャネルの空き状態を検出するＤチャネル空き検出手段
である。４は、Ｄチャネルレイヤ２フレーム組立て手段
であり、Ｄチャネルを介して送信するデータをHDLC形式
に従うＤチャネルレイヤ２フレーム形式に組立てる。５
は、レイヤ１フレーム分解手段２からのＥビットデータ
と後述するデータ経路切換手段16からのＤチャネル送信
データを比較し、送信回線のＤチャネルの競合を検出す
るＤチャネル競合検出手段である。６はデータ経路切換
手段16からのＤチャネルデータビットを含む送信レイヤ
１フレームを組立てる手段である。７は、送信回線への
送信回路である。８はＤチャネル空き検出手段３とＤチ
ャネル競合検出手段５からの通知に基づいて送信回線へ
のフレーム送信の許可または禁止を判断する送信制御手
段である。９はCPUであり、割込みコントローラ10に一
括管理されている装置内の各部受からの割込み通知に従
って、装置全体で果たす通信制御を実行する。11はDMA
コントローラ、12は送信データを一時記憶する為のバッ
ファメモリであり、13はＤチャネルレイヤ２フレーム組
立て手段４の送信速度と、DMAコントローラ11による送
信データのバッファ転送速度の差を吸収する為のFIFOメ
モリである。14はパラレル／シリアル変換回路である。
15はレイヤ２フレーム組立て手段４から転送されるＤチ
ャネルデータのバッファメモリである。16はレイヤ１フ
レーム組立て手段６へ送信するＤチャネルデータをレイ
ヤ２フレーム組立て手段４から直接転送するか、Ｄチャ
ネルデータのバッファメモリ15から転送するかを切換え
るためのデータ経路切換手段であり、さらにＤチャネル
競合を検出するため、Ｄチャネル競合検出手段５にも転
送データを伝送する。17,18,19はそれぞれ、Ｄチャネル
データバッファ15にデータを書き込んだり、そこから送
信するＤチャネルデータを読み出したりする際のアドレ
スポインタ17、その内容を一時記憶するアドレスポイン
タ一時記憶手段18、ならびにアドレスポインタ17の内容
とアドレスポインタ一時記憶手段18の内容を比較するア
ドレスポインタ比較手段19である。20はバッファメモリ
15、データ経路切換手段16、アドレスポインタ17、アド
レスポインタ一時記憶手段18およびアドレスポインタ比
較手段19を監視、制御し、アクセス競合の際にＤチャネ
ル上で送信が無効になった場合でも、再送の際には送信
レイヤ２フレームを完全に組み立てて再現して送信でき
るようにするＤチャネルデータバッファ管理手段であ
る。
第１図において、１は受信回線からの入力データから抽
出した受信タイミングに従ってレイヤ１フレームを抽出
する受信回路である。２は、受信回路１によって抽出さ
れた受信レイヤ１フレームを、２つのＢチャネルと１つ
のＤチャネルのデータビットや、送信回線上のＤチャネ
ルのデータを表すＥビット、更にフレーム同期を維持す
る為の制御ビットに分解して表示するレイヤ１フレーム
分解手段である。３は、レイヤ１フレーム分解手段２が
表示するＥビットのデータに基づいて、送信回線上のＤ
チャネルの空き状態を検出するＤチャネル空き検出手段
である。４は、Ｄチャネルレイヤ２フレーム組立て手段
であり、Ｄチャネルを介して送信するデータをHDLC形式
に従うＤチャネルレイヤ２フレーム形式に組立てる。５
は、レイヤ１フレーム分解手段２からのＥビットデータ
と後述するデータ経路切換手段16からのＤチャネル送信
データを比較し、送信回線のＤチャネルの競合を検出す
るＤチャネル競合検出手段である。６はデータ経路切換
手段16からのＤチャネルデータビットを含む送信レイヤ
１フレームを組立てる手段である。７は、送信回線への
送信回路である。８はＤチャネル空き検出手段３とＤチ
ャネル競合検出手段５からの通知に基づいて送信回線へ
のフレーム送信の許可または禁止を判断する送信制御手
段である。９はCPUであり、割込みコントローラ10に一
括管理されている装置内の各部受からの割込み通知に従
って、装置全体で果たす通信制御を実行する。11はDMA
コントローラ、12は送信データを一時記憶する為のバッ
ファメモリであり、13はＤチャネルレイヤ２フレーム組
立て手段４の送信速度と、DMAコントローラ11による送
信データのバッファ転送速度の差を吸収する為のFIFOメ
モリである。14はパラレル／シリアル変換回路である。
15はレイヤ２フレーム組立て手段４から転送されるＤチ
ャネルデータのバッファメモリである。16はレイヤ１フ
レーム組立て手段６へ送信するＤチャネルデータをレイ
ヤ２フレーム組立て手段４から直接転送するか、Ｄチャ
ネルデータのバッファメモリ15から転送するかを切換え
るためのデータ経路切換手段であり、さらにＤチャネル
競合を検出するため、Ｄチャネル競合検出手段５にも転
送データを伝送する。17,18,19はそれぞれ、Ｄチャネル
データバッファ15にデータを書き込んだり、そこから送
信するＤチャネルデータを読み出したりする際のアドレ
スポインタ17、その内容を一時記憶するアドレスポイン
タ一時記憶手段18、ならびにアドレスポインタ17の内容
とアドレスポインタ一時記憶手段18の内容を比較するア
ドレスポインタ比較手段19である。20はバッファメモリ
15、データ経路切換手段16、アドレスポインタ17、アド
レスポインタ一時記憶手段18およびアドレスポインタ比
較手段19を監視、制御し、アクセス競合の際にＤチャネ
ル上で送信が無効になった場合でも、再送の際には送信
レイヤ２フレームを完全に組み立てて再現して送信でき
るようにするＤチャネルデータバッファ管理手段であ
る。
本実施例の動作を第２図に観念的に示す。各Phaseも
レイヤ２フレーム組立て手段からレイヤ１フレーム組立
て手段の方向にＤチャネルデータが転送される。Ｄチャ
ネルデータバッファに対してＰは読み出し／書き込みア
ドレスを示す第１図のアドレスポインタ17の保持する内
容であり、ｑはアドレスポインタ一時記憶手段18が保持
する内容である。〜はＤチャネルデータを示してお
り、順番にフレーム２組立て手段からフレーム１組立て
手段に転送される。送信開始後Ｄチャネル競合が生じる
までの間はPhase2で示すようにレイヤ２フレーム組立て
手段からレイヤ１フレーム組立て手段に転送されるＤチ
ャネルデータはＤチャネルデータバッファに蓄積され、
p,qとも更新される。Ｄチャネル競合が発生すると、Pha
se3に示すようにｐが先頭アドレスを指示するようリセ
ットされ、再送されるＤチャネルデータはＤチャネルデ
ータバッファの先頭からレイヤ１フレーム組立て手段に
転送される。Ｄチャネルデータバッファの保持している
Ｄチャネルデータがすべてレイヤ１フレーム組立て手段
に転送されたかどうかはｐとｑが一致したときに検出さ
れ、以後のデータは、Phase5に示すようにレイヤ２フレ
ーム組立て手段から直接レイヤ１フレーム組立て手段に
転送されると同時にＤチャネルデータバッファに書き加
えられる。
レイヤ２フレーム組立て手段からレイヤ１フレーム組立
て手段の方向にＤチャネルデータが転送される。Ｄチャ
ネルデータバッファに対してＰは読み出し／書き込みア
ドレスを示す第１図のアドレスポインタ17の保持する内
容であり、ｑはアドレスポインタ一時記憶手段18が保持
する内容である。〜はＤチャネルデータを示してお
り、順番にフレーム２組立て手段からフレーム１組立て
手段に転送される。送信開始後Ｄチャネル競合が生じる
までの間はPhase2で示すようにレイヤ２フレーム組立て
手段からレイヤ１フレーム組立て手段に転送されるＤチ
ャネルデータはＤチャネルデータバッファに蓄積され、
p,qとも更新される。Ｄチャネル競合が発生すると、Pha
se3に示すようにｐが先頭アドレスを指示するようリセ
ットされ、再送されるＤチャネルデータはＤチャネルデ
ータバッファの先頭からレイヤ１フレーム組立て手段に
転送される。Ｄチャネルデータバッファの保持している
Ｄチャネルデータがすべてレイヤ１フレーム組立て手段
に転送されたかどうかはｐとｑが一致したときに検出さ
れ、以後のデータは、Phase5に示すようにレイヤ２フレ
ーム組立て手段から直接レイヤ１フレーム組立て手段に
転送されると同時にＤチャネルデータバッファに書き加
えられる。
次に第１図の動作を説明する。CPU9からＤチャネルに
レイヤ２フレームを送信する為に、DMAコントローラ11
と送信制御手段８を起動する。送信制御手段８からの通
知に従ってＤチャネルデータバッファ管理手段20は、ア
ドレスポインタ17とアドレスポインタ一時記憶手段18を
リセットし、更に、レイヤ２フレーム組立て手段４から
レイヤ１フレーム組立て手段６へＤチャネルデータが直
接転送されるよう経路切換手段16を制御する。送信制御
手段８からの起動によってＤチャネル空き検出手段３が
Ｄチャネルの空きを送信制御手段８に通知し、送信制御
手段８が送信回線へのフレーム送信の許可をＤチャネル
バッファ管理手段20に通知すると、Ｄチャネルデータバ
ッファ管理手段20はレイヤ２フレーム組立て手段４を起
動しＤチャネルへのレイヤ２フレームデータの送信が開
始される。レイヤ１フレーム組立て手段６の供給するタ
イミングに従って、Ｄチャネルデータはレイヤ２フレー
ム組立て手段４から経路切換手段16を経由してレイヤ１
フレーム組立て手段６に転送され送信回路７を経由して
送信回線に出力されると同時にＤチャネルデータバッフ
ァ15に順次保持されていく。この際アドレスポインタ1
7、アドレスポインタ一時記憶手段18もレイヤ１フレー
ム組立て手段６の供給するタイミングに従って更新され
る。
レイヤ２フレームを送信する為に、DMAコントローラ11
と送信制御手段８を起動する。送信制御手段８からの通
知に従ってＤチャネルデータバッファ管理手段20は、ア
ドレスポインタ17とアドレスポインタ一時記憶手段18を
リセットし、更に、レイヤ２フレーム組立て手段４から
レイヤ１フレーム組立て手段６へＤチャネルデータが直
接転送されるよう経路切換手段16を制御する。送信制御
手段８からの起動によってＤチャネル空き検出手段３が
Ｄチャネルの空きを送信制御手段８に通知し、送信制御
手段８が送信回線へのフレーム送信の許可をＤチャネル
バッファ管理手段20に通知すると、Ｄチャネルデータバ
ッファ管理手段20はレイヤ２フレーム組立て手段４を起
動しＤチャネルへのレイヤ２フレームデータの送信が開
始される。レイヤ１フレーム組立て手段６の供給するタ
イミングに従って、Ｄチャネルデータはレイヤ２フレー
ム組立て手段４から経路切換手段16を経由してレイヤ１
フレーム組立て手段６に転送され送信回路７を経由して
送信回線に出力されると同時にＤチャネルデータバッフ
ァ15に順次保持されていく。この際アドレスポインタ1
7、アドレスポインタ一時記憶手段18もレイヤ１フレー
ム組立て手段６の供給するタイミングに従って更新され
る。
送信回線上でＤチャネルデータ送出中にＤチャネル競
合が発生するとＤチャネル競合検出手段５によってＤチ
ャネルデータバッファ管理手段20に通知されると、Ｄチ
ャネルデータバッファ管理手段20は、直ちにレイヤ２フ
レーム組立て手段４にＤチャネルデータの送信中断を通
知し、経路切換手段16に対して、レイヤ１フレーム組立
て手段６へのＤチャネルデータ転送経路をＤチャネルデ
ータバッファ15側へ切換えるよう指示し、経路が切換え
ると同時に、アドレスポインタ17をＤチャネルデータバ
ッファの先頭を指すようにリセット指示を出し、更に、
アドレスポインタ比較手段19に対してアドレスポインタ
17とアドレスポインタ記憶手段18の保持するデータの比
較起動を指示し、アドレスポインタ記憶手段18の更新を
据え置くことを指示する。
合が発生するとＤチャネル競合検出手段５によってＤチ
ャネルデータバッファ管理手段20に通知されると、Ｄチ
ャネルデータバッファ管理手段20は、直ちにレイヤ２フ
レーム組立て手段４にＤチャネルデータの送信中断を通
知し、経路切換手段16に対して、レイヤ１フレーム組立
て手段６へのＤチャネルデータ転送経路をＤチャネルデ
ータバッファ15側へ切換えるよう指示し、経路が切換え
ると同時に、アドレスポインタ17をＤチャネルデータバ
ッファの先頭を指すようにリセット指示を出し、更に、
アドレスポインタ比較手段19に対してアドレスポインタ
17とアドレスポインタ記憶手段18の保持するデータの比
較起動を指示し、アドレスポインタ記憶手段18の更新を
据え置くことを指示する。
再び送信制御手段８によって送信回線へのフレーム送
信許可がＤチャネルデータバッファ管理手段20に通知さ
れると、レイヤ１フレーム組立て手段６から供給される
タイミングに従ってＤチャネルデータバッファ15に保持
されているＤチャネルデータから送信されるようアドレ
スポインタ17の更新を指示する。Ｄチャネルデータバッ
ファ15に保持されているＤチャネルデータがすべて送信
されると、アドレスポインタ17とアドレスポインタ一時
記憶手段18の保持する内容が一致する為、アドレスポイ
ンタ比較手段19からＤチャネルデータ管理手段20にその
旨が通知される。Ｄチャネルデータバッファ管理手段20
はその通知によってアドレスポインタ比較手段19の動作
を停止し、アドレスポインタ一時記憶手段18の更新を再
開させ、また経路切換手段16に対して、レイヤ２フレー
ム組立て手段４からレイヤ１フレーム組立て手段６への
転送経路を再びレイヤ２フレーム組立て手段４側へ切換
えることを指示し、レイヤ２フレーム組立て手段４の送
信再開を指示する。以降レイヤ２フレーム組立て手段４
からレイヤ１フレーム組立て手段６に直接転送されるＤ
チャネルデータはＤチャネルデータバッファ15に書き加
える為、アドレスポインタ17、アドレスポインタ一時記
憶手段18共に更新される。
信許可がＤチャネルデータバッファ管理手段20に通知さ
れると、レイヤ１フレーム組立て手段６から供給される
タイミングに従ってＤチャネルデータバッファ15に保持
されているＤチャネルデータから送信されるようアドレ
スポインタ17の更新を指示する。Ｄチャネルデータバッ
ファ15に保持されているＤチャネルデータがすべて送信
されると、アドレスポインタ17とアドレスポインタ一時
記憶手段18の保持する内容が一致する為、アドレスポイ
ンタ比較手段19からＤチャネルデータ管理手段20にその
旨が通知される。Ｄチャネルデータバッファ管理手段20
はその通知によってアドレスポインタ比較手段19の動作
を停止し、アドレスポインタ一時記憶手段18の更新を再
開させ、また経路切換手段16に対して、レイヤ２フレー
ム組立て手段４からレイヤ１フレーム組立て手段６への
転送経路を再びレイヤ２フレーム組立て手段４側へ切換
えることを指示し、レイヤ２フレーム組立て手段４の送
信再開を指示する。以降レイヤ２フレーム組立て手段４
からレイヤ１フレーム組立て手段６に直接転送されるＤ
チャネルデータはＤチャネルデータバッファ15に書き加
える為、アドレスポインタ17、アドレスポインタ一時記
憶手段18共に更新される。
このように実施例では、Ｄチャネル競合が再度生じて
も送信回線に送信済みＤチャネルデータが確実にＤチャ
ネルデータバッファ15に保持される為、CPU9によるDMAC
11の再起動を含む再送制御を行なわないでCPU9の制御を
介さずとも自動的に行なえる為、Ｄチャネル競合に伴う
CPU9のオーバーヘッドを低減できることはもちろん、再
送制御を高速に行えるという効果を有する。
も送信回線に送信済みＤチャネルデータが確実にＤチャ
ネルデータバッファ15に保持される為、CPU9によるDMAC
11の再起動を含む再送制御を行なわないでCPU9の制御を
介さずとも自動的に行なえる為、Ｄチャネル競合に伴う
CPU9のオーバーヘッドを低減できることはもちろん、再
送制御を高速に行えるという効果を有する。
発明の効果 本発明は上記実施例より明らかなように、Ｄチャネル
競合時でも再送するべきＤチャネルを保持できる記憶手
段とそのリード／ライト制御手段を備えることによっ
て、CPUの制御を介さずに再送処理を自動的に行えると
いう利点を有する。
競合時でも再送するべきＤチャネルを保持できる記憶手
段とそのリード／ライト制御手段を備えることによっ
て、CPUの制御を介さずに再送処理を自動的に行えると
いう利点を有する。
第１図は本発明の一実施例の構成を示す図、第２図は、
本発明の動作を観念的に示した図、第３図は、従来の通
信制御装置の構成図である。 ２……レイヤ１フレーム分解手段、３……Ｄチャネル空
き状態検出手段、４……レイヤ２フレーム組立て手段、
５……Ｄチャネル競合検出手段、６……レイヤ１フレー
ム組立て手段、８……送信制御手段、15……Ｄチャネル
データバッファ、16……経路切換手段、17……アドレス
ポインタ、18……アドレスポインタ一時記憶手段、19…
…アドレスポインタ比較手段、20……Ｄチャネルデータ
バッファ管理手段。
本発明の動作を観念的に示した図、第３図は、従来の通
信制御装置の構成図である。 ２……レイヤ１フレーム分解手段、３……Ｄチャネル空
き状態検出手段、４……レイヤ２フレーム組立て手段、
５……Ｄチャネル競合検出手段、６……レイヤ１フレー
ム組立て手段、８……送信制御手段、15……Ｄチャネル
データバッファ、16……経路切換手段、17……アドレス
ポインタ、18……アドレスポインタ一時記憶手段、19…
…アドレスポインタ比較手段、20……Ｄチャネルデータ
バッファ管理手段。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04M 11/00 - 11/10 H04M 3/00 H04Q 3/42 104 H04L 12/02 - 12/26
Claims (1)
- 【請求項１】ISDN基本インタフェースに準拠した受信信
号から抽出されたレイヤ１フレームを分解するレイヤ１
フレーム分解手段と、上記レイヤ１フレーム分解手段か
らの出力情報に基づいて、Ｄチャネルの空き状態を検出
するＤチャネル空き検出手段と、上記レイヤ１フレーム
分解手段からの出力情報とＤチャネル送信データの比較
に基づいて、Ｄチャネルの競合を検出するＤチャネル競
合検出手段と、Ｄチャネルを通じて送信するデータをレ
イヤ２フレームに組立てるレイヤ２フレーム組立て手段
と、上記レイヤ２フレーム組立て手段の出力データを一
時記憶するＤチャネルデータバッファと、回線へのＤチ
ャネルデータの送信タイミングに同期して更新される、
上記Ｄチャネルデータバッファに対するアドレスポイン
タと、上記アドレスポインタの内容を一時記憶するアド
レスポインタ一時記憶手段と、上記アドレスポインタの
内容と上記アドレスポインタ一時記憶手段の保持する内
容を比較するアドレスポインタ比較手段と、送信回線に
送信するＤチャネルデータを含むレイヤ１フレームを組
立てるレイヤ１フレーム組立て手段と、上記レイヤ１フ
レーム組立て手段に転送するＤチャネルデータを、上記
Ｄチャネルデータバッファから転送するか、上記レイヤ
２フレーム組立て手段から直接転送するかを切換える経
路切換手段と、上記Ｄチャネル競合検出手段が、Ｄチャ
ネルの競合を検出した場合、上記レイヤ２フレーム組立
て手段に対してＤチャネルデータの送信中断を通知し、
上記経路切換手段に対して、上記レイヤ１フレーム組立
て手段へのＤチャネルデータ転送経路を上記Ｄチャネル
データバッファ側へ切り換えるように指示すると共に、
上記アドレスポインタに対し、上記Ｄチャネルデータバ
ッファの先頭を指すようにリセット指示を出し、上記ア
ドレスポインタ比較手段に対し、上記アドレスポインタ
と上記アドレスポインタ一時記憶手段の比較起動を指示
し、上記アドレスポインタ一時記憶手段の更新を停止
し、送信制御手段から送信回線へのフレーム送信許可が
通知された場合、上記アドレスポインタの更新を指示
し、上記アドレスポインタと上記アドレスポインタ一時
記憶手段の保持する内容の一致通知を受けると、上記ア
ドレスポインタ比較手段の比較動作を停止し、上記アド
レスポインタ一時記憶手段の更新の再開を指示し、上記
経路切換手段にＤチャネルデータ転送経路を上記レイヤ
２フレーム組立て手段側へ切り換えるように指示し、上
記レイヤ２フレーム組立て手段に送信再開を指示するＤ
チャネルデータバッファ管理手段と、上記Ｄチャネル空
き検出手段およびＤチャネル競合検出手段からの通知に
基づいて送信回線へのフレーム送信の許可または禁止を
判断して上記Ｄチャネルデータバッファ管理手段に通知
する送信制御手段とを備えた通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63038151A JP2900364B2 (ja) | 1988-02-19 | 1988-02-19 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63038151A JP2900364B2 (ja) | 1988-02-19 | 1988-02-19 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01212994A JPH01212994A (ja) | 1989-08-25 |
| JP2900364B2 true JP2900364B2 (ja) | 1999-06-02 |
Family
ID=12517415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63038151A Expired - Fee Related JP2900364B2 (ja) | 1988-02-19 | 1988-02-19 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2900364B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08137773A (ja) * | 1994-11-11 | 1996-05-31 | Nippon Denki Ido Tsushin Kk | 移動通信システムのデータ送受信方式 |
| JPH0964936A (ja) * | 1995-08-23 | 1997-03-07 | Nec Corp | インタフェースコントローラ |
-
1988
- 1988-02-19 JP JP63038151A patent/JP2900364B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01212994A (ja) | 1989-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2900364B2 (ja) | 通信制御装置 | |
| US4327409A (en) | Control system for input/output apparatus | |
| JPH01208049A (ja) | 通信制御装置 | |
| JPH0358217B2 (ja) | ||
| JPH0234518B2 (ja) | ||
| JP2976456B2 (ja) | プロトコルトレース装置 | |
| JP2504241B2 (ja) | 計算機システム | |
| JP2863250B2 (ja) | ファクシミリ装置 | |
| JP3146864B2 (ja) | 単方向ループ型伝送回路 | |
| JPH0122300Y2 (ja) | ||
| JP2941005B2 (ja) | 記憶制御装置 | |
| JPH05292555A (ja) | スイッチの制御方法およびスイッチシステム | |
| JPH1023048A (ja) | 通信制御方法 | |
| JPS61277241A (ja) | 無線通信ネツトワ−クシステムの通信方式 | |
| JP2833782B2 (ja) | 通信制御装置 | |
| JPH05114891A (ja) | 新同期網用装置のパツケージ立上げ処理方式 | |
| JPH10116245A (ja) | Ｄｍａ制御装置 | |
| JP2674886B2 (ja) | データ救済方式 | |
| JPH0235500B2 (ja) | ||
| JPH0883243A (ja) | データ転送方法及びｉスクウエアｃバスシステム | |
| JPS60114050A (ja) | デ−タ受信監視装置 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JPS5857955B2 (ja) | 遠隔局の初期プログラムロ−ド方式 | |
| JPS62291236A (ja) | コンピユ−タシステムの周辺機器制御装置 | |
| JPS62249543A (ja) | デ−タ同報方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |