JPH01208049A - 通信制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、Ｉ　Ｓ　Ｄ　Ｎ　（ｉｎｔｒ４ｒａｔｅｄ　
５ｅｒｖｊ、ｃｅｄｉｇ−ｉｔａｌ　ｎｅｔｗ。ｒｋ）
の基本インタフェースを利用する通信制御装置に関する
。

（従来の技術） 第３図は、従来の通信制御装置の構成を示している。

１は受信回線からレイヤ１フレームを受信してタイミン
グを抽出する受信回路である。２はレイヤ１フレームの
分解手段であり、受信回線のＤチャネルの状態を表示す
る。３はレイヤ１フレーム分解手段２の表示に基づいて
Ｄチャネルの空きを検出するチャネル空き検出手段であ
る。４はレイヤ１フレーム分解手段２の表示に基づいて
Ｄチャネルの競合を検出する競合検出手段である。５は
チャネル空き検出手段３．競合検出手段４からの通知に
基づいて送信回線へのフレーム送信の開始／中断を制御
する送信制御手段である。６はレイヤ２のフレーム組立
て手段であり、レイヤ２のプロトコルデータ単位をＨＤ
　Ｌ　Ｃ（ｈｉｇｈ　１ｅｖｅｌ　ｄａｔａｌｉｎｋ　
ｃｏｎｔｒｏｌ）形式のフレームに組み立てる。７はレ
イヤ１のフレーム組立て手段であり、レイヤ２フレーム
組立て手段６から送られてくるＤチャネルのレイヤ２フ
レームデータをレイヤ１フレームの当該領域に挿入する
。

８は送信回線への送信回路である。９はＣＰＵであり、
１０は割込みコントローラ（ｉｎｔｅｒｒｕｐｔｃｏｎ
ｔｒｏｌｌｅｒ）で、割込みコントローラ１０に一括管
理されている装置内各部からの割込みにしたがって装置
全体の制御を行う。１１はＤ　Ｍ　Ａ　（ｄｉｒｅｃｔ
ｍｅｍｏｒｙ　ａｃｃｅｓｓ）コントローラ、１２はレ
イヤ２の送信データを一時記憶するためのバッファメモ
リ、１３はレイヤ２フレーム組立て手段６のフレームデ
ータの送信速度と１３ＭＡコントローラ１１によるバッ
ファ転送速度の違いを吸収するためのト’　ｌ　ＦＯ（
ｆｉｒｓｔ−ｉｎ　ｆｉｒｓｔ−ｏｕｔ）メモリである
。１４はパラレル／シリアル変換回路である。

次に、従来例の動作について説明する。ＣＰＵ９は、レ
イヤ２フレームを送信するに際し、バッファメモリ１２
に一時記憶されている該フレームデータの送信Ｆ　Ｉ　
ＦＯメモリ１３へのバッファ転送を１）　Ｍ　Ａコント
ローラ１１に指示し、送信制御手段５に送信起動を指示
する。受信回路１によって受信されたレイヤ１の受信フ
レームは、レイヤ１フレーム分解手段２によって分解さ
れ、特定の領域（ト；ビットという）の内容がチャネル
空き検出手段３に通知される。該チャネル空き検出手段
３は、レイヤ［フレーム分解手段２からの通知にしたが
って送信回線の空きを検出し、送信制御手段５に通知す
る。該送信制御手段５は、ＣＰＵ９からの送信起動後、
チャネル空き検出手段３からの通知を待っており、チャ
ネル空き検出手段３からの通知に同期して、レイヤ１フ
レーム組立て手段７とレイヤ２フレーム組立て手段６と
に各レイヤのフレーム組立てとフレームの送出を指示し
、以降、フレーム送信が完！するまでレイヤ１フレーム
組立て手段７．レイヤ２フレーム組立て手段６．Ｌ）Ｍ
Ａコントローラ１１によって自動的にフレームが送信回
線に送出される。送信完了は、レイヤ２フレーム組立て
手段６とｆ）　Ｍ　Ａコントローラ１１による割込みに
よって、Ｉ　Ｎ　Ｔコントローラ１０を経てＣＰＵ９に
通知される。

競合検出手段４によって送信回線ｌ〕チャネルの競合が
レイヤ１フレーム分解手段２からの通知とレイヤ２フレ
ーム組立て手段６とからの送信フレームデータの比較結
果として送信制御手段５に通知されると、送信制御手段
５は即刻レイヤ１フレーム組立て手段７とレイヤ２フレ
ーム組立て手段６とに各レイヤのフレーム組立て／送信
動作の中止を指示する。

さらに、競合検出手段４からＩ　Ｎ　Ｔコントローラ１
０を経てＣＰＵ９に通知されたいチャネル競合通知にし
たがって、Ｃ１−’Ｕ９はＩ）ＭＡコントローラ１１に
対しｌ）　Ｍ　Ａ転送を停止させ、新たにレイヤ２のフ
レームデータの先頭から再送するために。

送信１−’　ｌ　ｌ＝”○■３をリセットしてｌ）ＭＡ
コントローラ１１を再起動し、送信制御手段５に対して
再送を指示する。

（発明が解決しようとする課題） しかしながら、上記従来の通信制御装置では、［〕チャ
ネルアクセス競合が発生すると、送信ト′１１−’Ｏメ
モリには送信開始後アクセス競合検出までの既送信デー
タが保持されていないため、ＣＰＵによるバッファ転送
の再起動なしには再送することができないという問題が
あった。

本発明は、このような従来の問題を解決するものであり
、Ｄチャネルのアクセス競合の際にも、フレームの再送
を（：　Ｉ）　Ｕの制御を介さずに自動的に行うことの
できる優れた通信制御装置ｉ’ｆｔ１−提供することを
目的とするものである。

（課題を解決するための手段） 本発明は、上記目的を達成するために、ＩＳｌ）Ｎ基本
インタフェースに準する通信制御装置において、回線の
Ｄチャネルで生じたアクセス競合に伴い、レイヤ２送信
フレームを再送するためにレイヤ２送信フレームをバッ
ファリングする２ポートメモリと、該２ポートメモリに
対するリード要求にしたがって２ポートメモリの読出し
アドレスを更新するレイヤ１読出しポインタと、このレ
イヤ１読出しポインタの内容をコピーして一時記憶する
レイヤ１読出しポインタ記憶手段と、２ポートメモリに
対するライト要求にしたがってレイヤ１読出しポインタ
記憶手段の書込みアドレスを更新するレイヤ２書込みポ
インタと、上記レイヤ１読出しポインタが誤ってレイヤ
フレームデータが格納されていない領域を指し、あるい
はレイヤ２書込みポインタが送信を完了していないレイ
ヤ２フレームデータが格納されている領域を誤って指し
たりすることのないように監視し、Ｄチャネルアクセス
競合後の該フレーム再送時には、レイヤ］読出しポイン
タにレイヤ１読出しポインタ記憶手段の保持している内
容を再設定することができるポインタ監視手段とを有し
、Ｄチャネルへのレイヤ２送信フレームを自動再送でき
るように構成する。

（作　用） 本発明は、上記のような構成により、次のような作用を
有する。すなわち、レイヤ２フレーム組立て手段から２
ポートメモリに対するレイヤ２フレームデータの書込み
要求にしたがって２ポートメモリの書込みポインタが更
新され、送信終了後も２ポートメモリの書込みポインタ
の値が保持される。同様に、レイヤ１フレーム組立て手
段から２ポートメモリへの読出し要求にしたがって２ポ
ートメモリの読出しポインタが更新され、送信路ｒ後も
その値が保持されるが、読出しポインタの記憶手段には
送信開始時のポインタの初期値がコピーされる。Ｄチャ
ネルアクセス競合が発生しなかった場合、次フレーム送
信開始時には読出しポインタは保持されている値がその
まま使用されるが、アクセス競合が発生した場合には、
ポインタ監視手段により再送開始時に読出しポインタ記
憶手段にコピーされているレイヤ２再送フレームの先頭
を示すアドレスが読出しポインタに再設定されるため、
ＣＰ　Ｕによるバッファ転送の再起動を必要とせずに再
送できるという効果を有する。さらに、２ポートメモリ
上でレイヤ２フレーム組立て手段からフレー１１データ
が書き込まれていない領域を読出しポインタが指示した
り、レイヤ１フレーム組立て手段によってフレームデー
タの送信が完！していない領域を書込みポインタが指示
したりしないようポインタ監視手段が制御するため、不
正なレイヤ２フレームデータが２ポートメモリに保持さ
れることを回避できる。

（実施例） 第１図は本発明の一実施例の構成を示すものであり、構
成要素の符号は第３図の説明を準用する。

まず、本発明は、機能的に前述した第３図の従来例とは
次の点が異なっている。

すなわち、（ａ）レイヤ２フレーム組立て手段６とレイ
ヤ１フレーム組立て手段７との間に、それらの双方から
同時に独立してアクセスできる２ポートメモリ１５を備
えている。（ｂ）２ポートメモリ１５に対するレイヤ２
フレーム組立て手段６からの書込み要求にしたがって更
新されるレイヤ２の書込みポインタ１６と、同じく２ポ
ートメモリ１５に対するレイヤ１フレーム組立て手段７
からの読出し要求にしたがって更新されるレイヤ１読出
しポインタ１７とを備えている。（ｃ）送信制御手段５
からの送信開始／停止指示にしたがってレイヤ２書込み
ポインタ１６．レイヤ１読出しポインタ１７の起動／停
止を通知したり、レイヤ２書込みポインタ１６とレイヤ
１読出しポインタ１７との内容を常時比較し、レイヤ２
書込みポインタ１６が２ポートメモリ１５上において送
信が完了していないデータの格納されている領域を誤っ
て指示しないよう、あるいはレイヤ１読出しポインタ１
７が２ポートメモリ１５上においてフレームデータが格
納されていない領域を誤って指示したりすることのない
ように監視したり、さらには、Ｖチャネルアクセス競合
後の再送時に送信開始の度にレイヤ１読出しポインタ１
７の内容をコピーして記憶するために有するレイヤ１読
出しポインタ記憶手段１９からレイヤ１読出しポインタ
１７に初期値を再設定することを指示したりするポイン
タ監視手段１８を備えている。

次に、２ポートメモリ１５の管理方式として、観念的に
″環状バッファメモリ方式″を採用した場合の本発明の
詳細な説明する。

第２図は、それにアクセスする時の動作シーケンスであ
る。

まず、（ａ）図は＃０から４ｍ−１までｍ個のメモリセ
ルを環状に有するバッファメモリを示しており、ハツチ
ングをしたものは占有、つまり書き込まれているセグメ
ントであり、Ｐｙ　ｑはそれぞれ初期値を０とするポイ
ンタであり、ｐはデータ書き込み側がデータを書き込む
領域を、また、ｑはデータ読み出し側がデータを読み出
す領域を示すものである。

また、（ｂ）図において、例えば左図のフローチャート
は書込みの場合で、バッファメモリ上でメモリセルの数
がｎよりも書込みの数（Ｆｕｌｌ）が小さい時（ステッ
プ１）、つまり書込み領域がある時は、上記（ａ）図で
示した環状バッファメモリのポインタｐにより指示され
るメモリセルに１ビット分のデータを書き込み（ステッ
プ２）、ポインタＰを更新させるとともに、書き込まれ
ているメモリセルの数（Ｆｕｌｌ）を１つ増加させる（
ステップ３）。

右図は読出しの場合であるが、考え方は全く上述した左
図の場合と同じであるので、詳しい説明は省略する。

第２図のシーケンスに基づいて本発明の動作を以下に詳
述する。

ＣＰＵ９がｌ）ＭＡコントローラ１１および送信制御手
段５を起動すると、送信制御手段５がらの通知にしたが
って、ポインタ監視手段１８は、レイヤ２書込みポイン
タ１６に対してレイヤ２フレーム組立て手段６からのレ
イヤ２フレームデータ書込み要求の度に、第２図のシー
ケンスにしたがってポインタを更新することを指示する
と同時に、第２図で示されたシーケンス通りに更新され
ているがどうかを監視する。さらに、チャネル空き検出
手段３からの通知にしたがって、ポインタ監視手段１８
は、レイヤ１読出しポインタ１７に対して、まずその初
期値をレイヤ１読出しポインタ記憶手段１９に退避させ
た後、レイヤ１フレーム組立て手段７からのレイヤ２フ
レームデータ読出し要求の度に、第２図のシーケンスに
したがってポインタを更新することを指示すると同時に
、そのシーケンスが正しいかどうかを監視する６１）チ
ャネルのアクセス競合なしに送信を完了した場合は、レ
イヤ２フレーム組立て手段６からのＣＰＵ９にＩＮ”ｌ
’コントローラ１０を経由して通知される送信終了割込
み　゛に同期して、ポインタ監視手段１８がレイヤ２書
込みポインタ１６とレイヤ１読出しポインタ１７にリセ
ットを指示し、次のフレーム送信に備える。

送信開始後、競合検出手段４によってＤチャネルアクセ
ス競合が検出され、送信を中断する旨がポインタ監視手
段１８に通知されると、ポインタ監視手段１８はレイヤ
１読出しポインタ１７に対してその更新の中断を指示し
、レイヤ１読出しポインタ記憶手段１９からアクセス競
合検出前の送信開始時のレイヤ１読出しポインタ１７の
値を獲得した後、再起動する旨を指示する。上記のポイ
ンタ監視手段１８の制御によって、Ｃ）’Ｕ９は送信１
−’　Ｉ　ＦＣｌ２のリセットとＩ）ＭＡコントローラ
１１の再起動を行う必要がないため、ＣＩ−’Ｕ９は、
Ｄチャネルのアクセス競合が発生してフレームの再送が
必要な場合でも、フレーム再送のために特に処理を必要
としない。

なお、第２図の動作シーケンスにおいて、定数Ｑは、フ
レームの送信開始後アクセス競合が検出されるまでの間
に回線に送出されるｕｆ能性のある最大ビット数よりも
大きな自然数であるため、アクセス競合時に、レイヤ２
フレーム組立て手段６が未再送フレームの先頭部分に誤
って次データを重複して書き込むことはない。

（発明の効果） 本発明は、上記実施例より明らかなように、１つチャネ
ルアクセス競合発生時でも、再送フレームを保持したま
ま自動的に再送できるために必要な記憶手段と、その記
憶手段に対して再送制御に必要なり−ド／ライト制御手
段とを備えることにょって、ＣＩ）　Ｕによる再送処理
を不要にすることができ、速やかなフレームの再送が行
えるという利点を有する。

【図面の簡単な説明】

第１図は本発明の一実施例における通信制御装置の概略
ブロック図、第２図（ａ）および（ｂ）は本発明の動作
シーケンス図、第３図は従来の通信制御装置の構成を示
す図である。 １５・・・２ポートメモリ、１６・・・レイヤ２書込み
ポインタ、　１７・・・レイヤ１読出しポインタ、　１
８・・・ポインタ監視手段、　１９・・・レイヤ１読出
しポインタ記憶手段。 特許出願人　松下電器産業株式会社 第２図

Claims (1)

【特許請求の範囲】
1. ＩＳＤＮ基本インタフェースに準する通信制御装置にお
   いて、回線のＤチャネルで生じたアクセス競合に伴い、
   レイヤ２送信フレームを再送するためにレイヤ２送信フ
   レームをバッファリングする２ポートメモリと、該２ポ
   ートメモリに対するリード要求にしたがって２ポートメ
   モリの読出しアドレスを更新するレイヤ１読出しポイン
   タと、このレイヤ１読出しポインタの内容をコピーして
   一時記憶するレイヤ１読出しポインタ記憶手段と、２ポ
   ートメモリに対するライト要求にしたがってレイヤ１読
   出しポインタ記憶手段の書込みアドレスを更新するレイ
   ヤ２書込みポインタと、上記レイヤ１読出しポインタが
   誤ってレイヤフレームデータが格納されていない領域を
   指し、あるいはレイヤ２書込みポインタが送信を完了し
   ていないレイヤ２フレームデータが格納されている領域
   を誤って指したりすることのないよう監視し、Ｄチャネ
   ルアクセス競合後の該フレーム再送時には、レイヤ１読
   出しポインタにレイヤ１読出しポインタ記憶手段の保持
   している内容を再設定することができるポインタ監視手
   段とを有し、Ｄチャネルへのレイヤ２送信フレームを自
   動再送できることを特徴とする通信制御装置。